JPH0472784A - Manufacture of semiconductor light emitting element - Google Patents

Manufacture of semiconductor light emitting element

Info

Publication number
JPH0472784A
JPH0472784A JP18568990A JP18568990A JPH0472784A JP H0472784 A JPH0472784 A JP H0472784A JP 18568990 A JP18568990 A JP 18568990A JP 18568990 A JP18568990 A JP 18568990A JP H0472784 A JPH0472784 A JP H0472784A
Authority
JP
Japan
Prior art keywords
layer
current blocking
blocking layer
inp
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18568990A
Other languages
Japanese (ja)
Other versions
JP2999520B2 (en
Inventor
Yoji Hosoi
細井 洋治
Masao Kobayashi
正男 小林
Akihiro Matoba
的場 昭大
Yasumasa Kashima
保昌 鹿島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP18568990A priority Critical patent/JP2999520B2/en
Publication of JPH0472784A publication Critical patent/JPH0472784A/en
Application granted granted Critical
Publication of JP2999520B2 publication Critical patent/JP2999520B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To enable a radiation beam to be oscillated in a basic mode and to make a light emitting diode high in emission efficiency and low in threshold current by a method wherein a semiconductor layer which is made to serve as a current blocking layer is made to grow on a board-like region where a protrusion is not provided, the semiconductor layer to serve as a first current blocking layer is subjected to a melt etching process to be thin as prescribed into a first current blocking layer, and a second current blocking layer is provided onto the first current blocking layer. CONSTITUTION:An N-InP layer is formed on the region of a P-InP substrate where a mesa stripe 6 is not provided. The N-InP layer is melt-etched using an SiO2. thin film 5 as a mask to form a first current blocking layer 7a. In succession, a P-InP layer is grown on the first current blocking layer 7a to form a second current blocking layer 8. The second current blocking layer 8 is formed so as to come into contact with a new plane 4b of a second clad layer 4 which is formed by removing a part 4a of a second clad layer 4 in contact with an N-InP layer 7.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はレーザ発振に用いられる半導体発光素子の製造
方法に関するものであり、さらに詳しくは長距離光通信
、光計測機器等に用いる埋込み型半導体発光素子の製造
方法に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor light emitting device used for laser oscillation, and more specifically to an embedded semiconductor used for long distance optical communication, optical measurement equipment, etc. The present invention relates to a method for manufacturing a light emitting element.

[従来の技術] 第2図(a)乃至(d)は、従来の埋込み型半導体発光
素子の製造方法を示す工程図である。
[Prior Art] FIGS. 2(a) to 2(d) are process diagrams showing a conventional method for manufacturing a buried semiconductor light emitting device.

上記埋込み型半導体発光素子は、まず第2図(a)に示
すように、例えばp−InP基板21上にp−InPか
らなる第一のクラッド層22、p−InGaAsPから
なる活性層23及び、n−InPからなる第二のクラッ
ド層24を液相結晶成長により順次成長させてダブルヘ
テロ接合を形成し、次いで第2図(b)に示すように、
上記ダブルヘテロ接合を形成する各層をエツチングして
メサストライプ状の突出部25を形成したのち、第2図
(e)に示すように、上記基板21上の上記突出部25
の形成されていない領域に第一の電流阻止層26、及び
、第二の電流阻止層27を液相結晶成長により順次成長
させることによって製造されていた。上記埋込み型半導
体発光素子は、さら第2図(d)に示すように、上記構
成の上下に金属電極層28a及び28bを形成すること
により完成する。
As shown in FIG. 2(a), the embedded semiconductor light emitting device includes, for example, a first cladding layer 22 made of p-InP on a p-InP substrate 21, an active layer 23 made of p-InGaAsP, and A second cladding layer 24 made of n-InP is sequentially grown by liquid phase crystal growth to form a double heterojunction, and then, as shown in FIG. 2(b),
After etching each layer forming the double heterojunction to form a mesa stripe-shaped projection 25, as shown in FIG. 2(e), the projection 25 on the substrate 21 is etched.
The first current blocking layer 26 and the second current blocking layer 27 are sequentially grown in a region where the current blocking layer 26 is not formed by liquid phase crystal growth. The embedded semiconductor light emitting device is further completed by forming metal electrode layers 28a and 28b above and below the above structure, as shown in FIG. 2(d).

第2図(d)に示す構成を有する上記埋込み型半導体発
光素子では、上記金属電極層28a及び28b間に電圧
を印加すると、メサストライプ25の形成されて(、)
る部分では、基板21から第一のクラッド層22、活性
層23、第二のクラッド層24の順に電流が流れて活性
層23にて発光が得られ、メサストライプ25以外の領
域では第一の電流阻止層26と第二の電流阻止層27と
が逆バイアスになって電流が流れない様に設計されてい
る。
In the embedded semiconductor light emitting device having the configuration shown in FIG. 2(d), when a voltage is applied between the metal electrode layers 28a and 28b, mesa stripes 25 are formed (,).
In the area where the current flows from the substrate 21 to the first cladding layer 22, the active layer 23, and the second cladding layer 24, the active layer 23 emits light. The current blocking layer 26 and the second current blocking layer 27 are designed so that they are reverse biased and no current flows.

[発明が解決しようとする課題] しかしながら、上記従来の製造方法により得られる半導
体発光素子では、n−1nPからなる第一の電流阻止層
を液相結晶成長させる際に第二のクラッド層の側面にも
InP融液が付着し、そのまま第二の電流阻止層を成長
させるために、メサストライプ側面に沿った界面を通じ
て第一の電流阻止層と第二のクラッド層との間で電流が
リークするとの問題がある。メサストライプ以外の領域
に電流がリークすると、発光効率が低下したり、閾値電
流が増大することにな2る。
[Problems to be Solved by the Invention] However, in the semiconductor light emitting device obtained by the above-mentioned conventional manufacturing method, when the first current blocking layer made of n-1nP is grown in liquid phase, the side surface of the second cladding layer is The InP melt adheres to the layer, and in order to directly grow the second current blocking layer, current leaks between the first current blocking layer and the second cladding layer through the interface along the side surface of the mesa stripe. There is a problem. If current leaks to a region other than the mesa stripe, the luminous efficiency will decrease or the threshold current will increase.

アイ、イー、イー、イー、ジャーナル オンクアンタン
 エレクトロニクス、N015.1985、p、452
〜453 (Y、Nakano et、al、”1.3
μmBuried−Heterostructure 
La5era on p−type InPSubst
rates”、IEEE JOURNAL OF QU
ANTUM EL、ECTR0NIC3,VOL、QE
−21、No、5 、MAY、pp、452−453 
、 (1985))には、上記問題を解決する構成を有
するとされる半導体発光素子が記載されている。上記刊
行物記載の半導体発光素子の構成を第3図に示す。第3
図において、第2図と同一の構成要素には同一の符号を
付して、詳しい説明を省略する。
I, E, E, E, Journal Onkuantan Electronics, N015.1985, p, 452
~453 (Y, Nakano et al, “1.3
μmBuried-Heterostructure
La5era on p-type InPSubst
IEEE JOURNAL OF QU
ANTUM EL, ECTR0NIC3, VOL, QE
-21, No, 5, MAY, pp, 452-453
, (1985)) describes a semiconductor light emitting device that is said to have a structure that solves the above problem. FIG. 3 shows the structure of the semiconductor light emitting device described in the above publication. Third
In the figure, the same components as in FIG. 2 are denoted by the same reference numerals, and detailed description thereof will be omitted.

上記刊行物記載の半導体発光素子は、p−1nPからな
る第一のクラッド層22を厚くしてn−InPからなる
第一の電流阻止層26と第二のクラッド層24との接触
を防ぐとともに、第一のクラッド層22をp−InPか
らなる第二の電流阻止層27と接触させる構成となって
いる。そして、上記刊行物の記載によれば、p−型半導
体を基板とした場合にはn−型半導体同士であるクラッ
ド層と電流阻止層とが接触しているよりも、p−型半導
体同士であるクラッド層と電流阻止層とが接触している
方が抵抗が高くなり、電流のリーグを低減できるとされ
ている。
The semiconductor light emitting device described in the above publication thickens the first cladding layer 22 made of p-1nP to prevent contact between the first current blocking layer 26 made of n-InP and the second cladding layer 24, and , the first cladding layer 22 is in contact with the second current blocking layer 27 made of p-InP. According to the above publication, when a p-type semiconductor is used as a substrate, the p-type semiconductors are in contact with each other rather than the cladding layer and current blocking layer, which are n-type semiconductors, are in contact with each other. It is said that when a certain cladding layer and a current blocking layer are in contact with each other, the resistance becomes higher and the current league can be reduced.

ところが、上記刊行物記載の半導体発光素子では、活性
層23の幅(第3図横方向の長さ)が広くなるため、発
振される放射ビームパターンが高次モードになる傾向が
ある。
However, in the semiconductor light emitting device described in the above publication, since the width of the active layer 23 (the length in the lateral direction in FIG. 3) is increased, the oscillated radiation beam pattern tends to be in a higher order mode.

そこで、本発明は上記従来技術の課題を解決するために
なされたものであり、□その目的とするところは、放射
ビームが基本モードで発振され、高い発光効率と低い閾
値電流が得られる半導体発光素子の製造方法を提供する
ことにある。
Therefore, the present invention has been made to solve the above-mentioned problems of the prior art, and its purpose is to provide a semiconductor light emitting device in which a radiation beam is oscillated in the fundamental mode and high luminous efficiency and low threshold current can be obtained. An object of the present invention is to provide a method for manufacturing an element.

[課題を解決するための手段] 本発明に係わる半導体発光素子の製造方法は、半導体基
板上に第一のクラッド層、活性層及び、第二のクラッド
層をダブルヘテロ接合させた半導体発光素子の製造方法
において、上記基板上に第一のクラッド層、活性層及び
、第二のクラッド層を順次成長させダブルヘテロ接合を
形成する工程と、上記ダブルヘテロ接合を形成する各層
をエツチングしてメサストライプ状の突出部を形成する
工程と、上記基板状の上記突出部の形成されていない領
域に第一の電流阻止層を形成する半導体層を成長させる
工程と、上記第一の電流阻止層を形成する半導体層を所
定の厚さまでメルトエツチングして第一の電流阻止層を
形成したのち該第一の電流阻止層上に第二の電流阻止層
を成長させる工程と、を含むことを特徴としている。
[Means for Solving the Problems] A method for manufacturing a semiconductor light emitting device according to the present invention is a method for manufacturing a semiconductor light emitting device in which a first cladding layer, an active layer, and a second cladding layer are formed into a double heterojunction on a semiconductor substrate. The manufacturing method includes a step of sequentially growing a first cladding layer, an active layer, and a second cladding layer on the substrate to form a double heterojunction, and etching each layer forming the double heterojunction to form a mesa stripe. a step of forming a protrusion in the form of a shape, a step of growing a semiconductor layer forming a first current blocking layer in a region of the substrate where the protrusion is not formed, and forming the first current blocking layer. forming a first current blocking layer by melt etching the semiconductor layer to a predetermined thickness, and then growing a second current blocking layer on the first current blocking layer. .

[作用] 本発明の製造方法によれば、第一の電流阻止層を形成す
る半導体層−を−旦メサスドライブ状突出部と同じ高さ
まで成長させたのち、メルトエツチングにより所定の厚
さまでメルトバックする。このとき、第二のクラッド層
は上記第一の電流阻止層を形成する半導体層と同じ型の
半導体で形成されているので、上記メルトエツチングに
ともない、第二のクラッド層の第一の電流阻止層を形成
する半導体層に接している面が同時にエツチングを受け
る。
[Function] According to the manufacturing method of the present invention, the semiconductor layer forming the first current blocking layer is first grown to the same height as the mesa drive-like protrusion, and then melted to a predetermined thickness by melt etching. Back up. At this time, since the second cladding layer is formed of the same type of semiconductor as the semiconductor layer forming the first current blocking layer, the first current blocking layer of the second cladding layer is The surface in contact with the semiconductor layer forming the layer is etched at the same time.

従って、第一の電流阻止層の上面が第二のクラッド層の
下面よりも低くなるようにメルトバックされて形成され
ることにより、第二のクラッド層の側面の第一の電流阻
止層を形成する半導体層と接していた部分が除去される
。次いで、上記第一の電流阻止層及び第二のクラッド層
とは異なる型の半導体からなる第二の電流阻止層を上記
第一の電流阻止層上に成長させることにより、第iの電
流阻止層と第二のクラッド層とがより完全に分離された
構成の半導体発光素子が得られる。
Therefore, the first current blocking layer is formed by melting back so that the top surface of the first current blocking layer is lower than the bottom surface of the second cladding layer, thereby forming the first current blocking layer on the side surface of the second cladding layer. The portion that was in contact with the semiconductor layer is removed. Next, a second current blocking layer made of a semiconductor of a different type from the first current blocking layer and the second cladding layer is grown on the first current blocking layer, thereby forming the i-th current blocking layer. A semiconductor light-emitting device having a structure in which the second cladding layer and the second cladding layer are more completely separated can be obtained.

また、上記メルトエツチングによれば、第一の電流阻止
層の表面が空気に曝されることがないので、第一の電流
阻止層の形成に連続して、第二の電流阻止層が形成され
る。
Furthermore, according to the above-mentioned melt etching, the surface of the first current blocking layer is not exposed to air, so the second current blocking layer is formed subsequent to the formation of the first current blocking layer. Ru.

[実施例] 以下に本発明を図示の実施例に基づいて説明する。[Example] The present invention will be explained below based on illustrated embodiments.

第1図(a)乃至(f)は、本発明に係わる半導体発光
阻止の製造方法を示す工程図である。
FIGS. 1(a) to 1(f) are process diagrams showing a method of manufacturing a semiconductor light emission blocker according to the present invention.

本実施例では、先ず、第1図(a)に示すように、p−
1nP基板1上に液相結晶成長によりp−InP、p−
InGaAsP、及び、n−InPを順次成長させ、第
一のクラッド層2、活性層3、及び、第二のクラッド層
4をそれぞれ形成する。本実施例の半導体発光素子では
、上記第一のクラッド層2、活性層3、及び、第二のク
ラッド層4の各層によりダブルヘテロ接合が形成されて
いる。次いで、第二のクラッド層4上にエツチングマス
クとなる5iO8などの誘電体薄膜5をCVD法または
スパッタリング法などにより所定のパターンに形成する
。上記Sin、薄膜5は、第二のクラッド層4上に幅2
μm程度のストライブ状にバターニングされている。
In this example, first, as shown in FIG. 1(a), p-
p-InP and p-InP are grown on a 1nP substrate 1 by liquid phase crystal growth.
InGaAsP and n-InP are sequentially grown to form a first cladding layer 2, an active layer 3, and a second cladding layer 4, respectively. In the semiconductor light emitting device of this example, a double heterojunction is formed by each of the first cladding layer 2, the active layer 3, and the second cladding layer 4. Next, a dielectric thin film 5 of 5iO8 or the like is formed on the second cladding layer 4 to serve as an etching mask in a predetermined pattern by CVD or sputtering. The Sin thin film 5 has a width of 2 on the second cladding layer 4.
It is patterned into stripes of approximately μm size.

次に、第1図(b)に示すように、臭素メタノール溶液
を用いSin、薄膜5をエツチングマスクとして、上記
第一のクラッド層2、活性層3、及び、第二のクラッド
層4の各層をエツチングしメサストライプ6を形成する
。このようにしてメサストライプ6を形成することによ
り、メサストライプ6の高さは約1.5μm1活性層3
の幅が約1.5μmとなる。活性層3の幅が1.5μm
程度であれば、放射ビームは基本モードで発振され、高
次モードにはならない。なお、この工程は従来技術と同
様にして行えばよく電流のリーク抑制には無関係である
ので、活性層3は基本モード発振に好ましい幅になるよ
うに任意に設定することができる。
Next, as shown in FIG. 1(b), each layer of the first cladding layer 2, active layer 3, and second cladding layer 4 is etched using a bromine methanol solution and the thin film 5 as an etching mask. is etched to form mesa stripes 6. By forming the mesa stripe 6 in this way, the height of the mesa stripe 6 is approximately 1.5 μm1 active layer 3
The width is approximately 1.5 μm. The width of active layer 3 is 1.5 μm
If so, the radiation beam will be oscillated in the fundamental mode and not in the higher order modes. Note that this step can be carried out in the same manner as in the prior art and has nothing to do with current leakage suppression, so the active layer 3 can be arbitrarily set to have a width suitable for fundamental mode oscillation.

次に、第1図(C)に示すように、p−InP基板1上
のメサストライプ6が形成されていない領域に、液層結
晶成長によりn−InP層7を形成する。ここで、n−
InP層7は、第二のクラッド層4の上面と同じ高さま
で成長させる。
Next, as shown in FIG. 1C, an n-InP layer 7 is formed by liquid layer crystal growth in a region on the p-InP substrate 1 where the mesa stripe 6 is not formed. Here, n-
The InP layer 7 is grown to the same height as the upper surface of the second cladding layer 4.

次に、InP未飽和融液を用い5ins薄膜5をエツチ
ングマスクとしてn−InP層7をメルトエツチングし
、第1図(d)に示すように、第一の電流阻止層7aを
形成する。n−InP層7はその上面が第二のクラッド
層4の下面よりも低くなる厚さまでメルトバックされる
ことが好ましい。n−InP層7を上記のようにメルト
バックさせることにより、第二のクラッド層4はn−I
nP層7と同一の組成であるので同時にメルトエツチン
グを受け、n−InP層7と接触していた部分4aが除
去される。
Next, the n-InP layer 7 is melt-etched using the InP unsaturated melt using the 5-ins thin film 5 as an etching mask to form a first current blocking layer 7a as shown in FIG. 1(d). It is preferable that the n-InP layer 7 is melted back to a thickness such that its upper surface is lower than the lower surface of the second cladding layer 4. By melting back the n-InP layer 7 as described above, the second cladding layer 4 is made of n-I
Since it has the same composition as the nP layer 7, it undergoes melt etching at the same time, and the portion 4a that was in contact with the n-InP layer 7 is removed.

次に、第1図(e)に示すように、第一の電流阻止層7
a上にp−InP層を成長させ、第二の電流阻止層8を
形成する。
Next, as shown in FIG. 1(e), the first current blocking layer 7
A p-InP layer is grown on a to form a second current blocking layer 8.

上記第二の電流阻止層8は、第二のクラッド層のn−I
nP層7と接触していた部分4aが除去されてできた第
二のクラッド層4の新しい面4bと接触するように形成
されるので、第一のクラッド層7aと第二のクラッド層
4との分離がより完全になり、電流のリークが低減され
る。
The second current blocking layer 8 is an n-I layer of the second cladding layer.
Since the portion 4a that was in contact with the nP layer 7 is removed and is formed in contact with the new surface 4b of the second cladding layer 4, the first cladding layer 7a and the second cladding layer 4 are separation is more complete and current leakage is reduced.

本発明の製造方法においては、上記第一の電流阻止層7
aの形成に連続して第二の電流阻止層8の形成を行うこ
とができる。一般に一度空気中に露出されたInP層上
に再びInP層を液相結晶成長させることは困難である
が、上記したようにInP未飽和融液によるメルトエツ
チングを用いると、メルトエツチング直後に再びInP
層を液相結晶成長させることが可能になる。
In the manufacturing method of the present invention, the first current blocking layer 7
The second current blocking layer 8 can be formed following the formation of the second current blocking layer 8. Generally, it is difficult to grow an InP layer again in a liquid phase on an InP layer that has been exposed to air once, but if melt etching using an unsaturated InP melt is used as described above, the InP layer can be grown again in the liquid phase immediately after melt etching.
It becomes possible to liquid phase crystal grow the layer.

最後に、第1図(f)に示すように、5ins薄膜5を
除去し金属電極9a及び9bを形成することにより半導
体発光素子が得られる。上記SiO2薄膜5の除去は、
例えばフッ酸によるウェットエツチングなどにより行う
ことができる。また、金属電極9a及び9bの形成は、
従来公知の方法により行うことができる。
Finally, as shown in FIG. 1(f), the 5-ins thin film 5 is removed and metal electrodes 9a and 9b are formed to obtain a semiconductor light emitting device. The removal of the SiO2 thin film 5 is as follows:
For example, wet etching using hydrofluoric acid can be used. Further, the formation of the metal electrodes 9a and 9b is as follows:
This can be done by a conventionally known method.

[発明の効果] 以上詳しく説明したように、本発明の製造方法によれば
、第一の電流阻止層を形成するためのメルトエツチング
により第二のクラッド層の側面が同時にエツチングを受
け、その後に第二の電流阻止層が形成されるので、第一
の電流阻止層と第二のクラッド層がより完全に分離され
、メサストライプ以外の領域への電流のリークを低減す
ることができる。従って、発光効率が高められるととも
に閾値電流が低減された半導体発光素子が得られる。
[Effects of the Invention] As explained in detail above, according to the manufacturing method of the present invention, the side surface of the second cladding layer is simultaneously etched by the melt etching for forming the first current blocking layer, and then the side surface of the second cladding layer is etched. Since the second current blocking layer is formed, the first current blocking layer and the second cladding layer are more completely separated, and leakage of current to regions other than the mesa stripe can be reduced. Therefore, a semiconductor light emitting device with improved luminous efficiency and reduced threshold current can be obtained.

また、本発明の製造方法では、InP層をメルトエツチ
ングして第一の電流阻止層を形成するので、第一の電流
阻止層の形成と第二の電流阻止層の形成とを連続して行
うことができる。
Furthermore, in the manufacturing method of the present invention, since the first current blocking layer is formed by melt etching the InP layer, the formation of the first current blocking layer and the formation of the second current blocking layer are performed successively. be able to.

さらに、本発明の製造方法では、活性層の形成はメサス
トライプ以外の領域への電流のリークを避けるための工
程と無関係であるので、活性層の幅は基本モード発振に
有利になるよう任意に設定することができる。
Furthermore, in the manufacturing method of the present invention, since the formation of the active layer is unrelated to the process for avoiding current leakage to regions other than the mesa stripe, the width of the active layer can be arbitrarily adjusted to favor fundamental mode oscillation. Can be set.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)乃至(f)は本発明に係わる半導体発光素
子の製造方法の一実施例の工程を示す−゛部部面面図あ
り、 第2図(a)乃至(d)は従来の半導体発光素子の製造
方法の一例の工程を示す一部断面図であり、 第3図は他の従来の半導体発光素子の他の例の構成を示
す一部断面図である。 ・・・p−InP基板、 ・・・活性層 ・・・第二のクラッド層、 a・・・エツチングによる除去部分、 ・・・第一の電流阻止層。
1(a) to 1(f) show the steps of an embodiment of the method for manufacturing a semiconductor light emitting device according to the present invention. FIG. 3 is a partial cross-sectional view showing the steps of an example of a method for manufacturing a semiconductor light-emitting device according to the present invention, and FIG. 3 is a partial cross-sectional view showing the structure of another example of another conventional semiconductor light-emitting device. ...p-InP substrate, ...active layer...second cladding layer, a...portion removed by etching, ...first current blocking layer.

Claims (1)

【特許請求の範囲】 半導体基板上に第一のクラッド層、活性層及び、第二の
クラッド層をダブルヘテロ接合させた半導体発光素子の
製造方法において、 上記基板上に第一のクラッド層、活性層及び、第二のク
ラッド層を順次成長させダブルヘテロ接合を形成する工
程と、 上記ダブルヘテロ接合を形成する各層をエッチングして
メサストライプ状の突出部を形成する工程と、 上記基板状の上記突出部の形成されていない領域に第一
の電流阻止層を形成する半導体層を成長させる工程と、 上記第一の電流阻止層を形成する半導体層を所定の厚さ
までメルトエッチングして第一の電流阻止層を形成した
のち該第一の電流阻止層上に第二の電流阻止層を成長さ
せる工程と、 を含むことを特徴とする半導体発光素子の製造方法。
[Claims] A method for manufacturing a semiconductor light emitting device in which a first cladding layer, an active layer, and a second cladding layer are formed into a double heterojunction on a semiconductor substrate, comprising: a first cladding layer, an active layer, and a second cladding layer on the substrate; a step of sequentially growing layers and a second cladding layer to form a double heterojunction; a step of etching each layer forming the double heterojunction to form a mesa stripe-shaped protrusion; A step of growing a semiconductor layer forming a first current blocking layer in a region where no protrusion is formed, and melt etching the semiconductor layer forming the first current blocking layer to a predetermined thickness to form a first current blocking layer. A method for manufacturing a semiconductor light emitting device, comprising: forming a current blocking layer and then growing a second current blocking layer on the first current blocking layer.
JP18568990A 1990-07-13 1990-07-13 Method for manufacturing semiconductor light emitting device Expired - Fee Related JP2999520B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18568990A JP2999520B2 (en) 1990-07-13 1990-07-13 Method for manufacturing semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18568990A JP2999520B2 (en) 1990-07-13 1990-07-13 Method for manufacturing semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JPH0472784A true JPH0472784A (en) 1992-03-06
JP2999520B2 JP2999520B2 (en) 2000-01-17

Family

ID=16175143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18568990A Expired - Fee Related JP2999520B2 (en) 1990-07-13 1990-07-13 Method for manufacturing semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP2999520B2 (en)

Also Published As

Publication number Publication date
JP2999520B2 (en) 2000-01-17

Similar Documents

Publication Publication Date Title
JP2935415B2 (en) Semiconductor structure
JP3053357B2 (en) Manufacturing method of planar buried laser diode
JPH0472784A (en) Manufacture of semiconductor light emitting element
US5360763A (en) Method for fabricating an optical semiconductor device
JPH09162484A (en) Planar electrode semiconductor optical element and fabrication thereof
US5323412A (en) Semiconductor laser device
JPH0716081B2 (en) Semiconductor light emitting device
JP4164248B2 (en) Semiconductor element, manufacturing method thereof, and semiconductor optical device
JPS6077486A (en) Manufacturing method of semiconductor laser device
JPS6318874B2 (en)
JP5310441B2 (en) Manufacturing method of semiconductor laser
JPS6361793B2 (en)
KR19980084828A (en) Semiconductor laser diode and manufacturing method thereof
JPS6132587A (en) Semiconductor laser and its manufacturing method
JPH0548209A (en) Semiconductor optical device and manufacturing method thereof
JPH06188507A (en) Quantum wire semiconductor laser and manufacturing method thereof
JPH0479275A (en) edge light emitting diode
JPH04225292A (en) Manufacture of semiconductor light-emitting device
JPS61276284A (en) Manufacture of buried type semiconductor laser
JPH11233880A (en) Semiconductor laser device
JPH01111393A (en) Semiconductor laser
JPH039590A (en) Buried-type semiconductor laser device and manufacture thereof
JPH0415965A (en) Electrode formation method in mesa type semiconductor device
JPH0680861B2 (en) Method for manufacturing semiconductor light emitting device
JPS63111687A (en) Manufacture of optical semiconductor element

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees