JPH0473295B2 - - Google Patents

Info

Publication number
JPH0473295B2
JPH0473295B2 JP58186079A JP18607983A JPH0473295B2 JP H0473295 B2 JPH0473295 B2 JP H0473295B2 JP 58186079 A JP58186079 A JP 58186079A JP 18607983 A JP18607983 A JP 18607983A JP H0473295 B2 JPH0473295 B2 JP H0473295B2
Authority
JP
Japan
Prior art keywords
semiconductor device
recess
manufacturing
layer
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58186079A
Other languages
English (en)
Other versions
JPS5987832A (ja
Inventor
Yakobusu Maria Yosefu Yosukuin Uiruherumusu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS5987832A publication Critical patent/JPS5987832A/ja
Publication of JPH0473295B2 publication Critical patent/JPH0473295B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
    • H10W10/0124—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves the regions having non-rectangular shapes, e.g. rounded
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】 本発明は、出発材料を半導体本体とし、その主
表面をその一部を露出する腐食マスクにより被覆
し、前記の一部に異方性腐食処理を行ない、これ
による材料の除去により凹所を形成し、この凹所
の底部および側壁部を酸化物層およびこの酸化物
層上に位置する耐酸化材料の層で被覆し、次にこ
れらの層を凹所の底部から除去し、その後に半導
体装置に選択酸化処理を行なつて凹所に酸化物を
充填することにより、互いに誘電的に絶縁された
半導体領域を有する半導体装置を製造する方法に
関するものである。
上述した種類の方法は、“I.E.E.E.
Transactions on Electron Devices”，Vol.
ED.29，No.４，April1982の第536〜540頁の章
“Ａ Bird′s Beak Free Local Oxidation
Technology Feasible for VLSI Circuits
Frabrication”（K.Y.Chiu氏等著）に記載されて
おり既知である。
この場合、露出された半導体表面（この場合珪
素より成る）内に、ほぼ垂直な側壁部を有する溝
が腐食形成されている。このような溝の壁部およ
び底部は酸化物−窒化物の層で被覆され、次にこ
の層は底部の領域で腐食除去され、その後に半導
体装置に局部酸化処理が行なわれる。これによ
り、溝は少くとも部分的に酸化物で充填される
も、壁部上には窒化物が存在する為、活性半導体
領域の有効表面領域は減少しない。
活性半導体領域を酸化物により互いに絶縁する
他の方法は英国特許第1437112号明細書に記載さ
れている。この場合、等方性の腐食処理により溝
が得られ、後にこれら溝の壁部に窒化物が被覆さ
れる。しかしこの場合アンダーエツチング（下側
腐食）の為に、活性半導体表面領域の損失、従つ
て集積密度の損失を伴なう。
K.Y.Chiu氏等の前述した文献による方法では、
上述した半導体表面領域の損失は無くなるが、局
部酸化後に得られる表面は平坦にならない。従つ
て、この場合には、追加の工程として低圧で気相
から酸化物を堆積し、これにより残存する空所を
充填し、その後に酸化物を再び部分的に腐食除去
している。
更にこの方法では、いわゆるチヤネルストツパ
領域を活性半導体領域間に設ける必要がある場合
に、ある問題が生じるおそれがある。これらのチ
ヤネルストツパ領域は、例えば、酸化物−窒化物
の層を設ける前に、第１の耐酸化マスクを同時に
イオン注入マスクとして作用させて硼素イオン注
入を行なうことにより設けられる。この場合、注
入されたイオンは凹所の底部付近に存在する。し
かし、後の加熱処理中に拡散が行なわれ、従つ
て、これらのチヤネルストツパ領域が活性半導体
領域内に延在し、これにより、活性半導体領域内
に形成されるトランジスタの作動に悪影響を及ぼ
すおそれがある。
本発明の目的は、前述した文献に記載された方
法に比べて著しく簡単化した半導体装置の製造方
法を提供せんとするにある。
本発明は、側壁部を覆う耐酸化材料の層を、こ
の層が被覆されている薄肉酸化物の層内に酸化剤
をわずかな範囲ではあるが浸入させることによ
り、凹所内に成長する酸化物とともに上方に持ち
上げうるという事実を確かめ、かかる認識を基に
成したものである。
本発明半導体装置の製造方法は、出発材料を半
導体本体とし、その主表面をその一部を露出する
腐食マスクにより被覆し、前記の一部に異方性腐
食処理を行ない、これによる材料の除去により凹
所を形成し、この凹所の底部および側壁部を酸化
物層およびこの酸化物層上に位置する耐酸化材料
の層で被覆し、次にこれらの層を凹所の底部から
除去し、その後に半導体装置に選択酸化処理を行
なつて凹所に酸化物を充填することにより、互い
に誘電的に絶縁された半導体領域を有する半導体
装置を製造するに当り、酸化処理前に、凹所の底
部付近の耐酸化材料の層の縁部の下側で凹所の側
壁部上に位置する酸化物層の一部をアンダーエツ
チングにより除去することを特徴とする。
本発明によれば、凹所の側壁部が耐酸化材料、
例えば窒化珪素で被覆されているという事実の為
に、これらの側壁部はほぼ完全に酸化から保護さ
れるとともに、耐酸化材料の層を成長中の酸化物
と相俟つていわば持ち上げるのに充分にオキシダ
ントがこの耐酸化材料の層の下側に浸入し得る。
一方、最終的な酸化物の幅はもとの凹所の幅を全
く或いは殆んど越えない為、この酸化物の幅は凹
所を画成するマスクの寸法によつて完全に決ま
る。
上述した凹所は垂直な壁部を有するようにする
ことができる。これらの壁部は、イオン腐食或い
はプラズマ腐食により凹所を形成することにより
得られる。
電気絶縁性のストリツプの下側にチヤネルスト
ツパを設ける必要がある場合に特に適した本発明
方法の好適例では、主表面を〈100〉面とする。
半導体本体を珪素本体とし、異方性腐食処理用の
腐食剤が水酸化カリウムを有するようにした場合
には、この腐食処理により凹所は斜めの壁部を有
するようになる。この場合、半導体本体が凹所の
底部の領域でのみドーピングされるようにチヤネ
ルストツパ領域に対するイオン注入を行なうこと
ができるという利点が得られる。この場合、注入
された不純物は後の加熱処理中に活性半導体領域
内に殆んど入り込まず、特に回路素子を形成する
為の有効表面領域を全く或いは殆んど減少せしめ
ない。
図面につき本発明を説明する。
図面は線図的なものであり、各部の寸法は実際
のものに正比例するものではなく、断面図におい
て特に厚さ方向の寸法を誇張して示した。
同一導電型の半導体領域には一般に同じ方向の
斜線を付し、対応する部分には一般に同じ符号を
付した。
第１図の半導体装置１は本例の場合ｐ型珪素よ
り成る半導体本体２を有し、この半導体本体２は
主表面３を有する。半導体本体２はその主表面に
おいて活性領域４が設けられており、これら活性
領域は、例えば酸化珪素の厚肉層より成る誘電体
５により互いに分離されている。第１図の活性領
域４は、酸化珪素層６と窒化珪素層７とより成る
二重層６，７が被覆されている。この二重層６，
７は、厚肉酸化物５上に位置する窒化物部分９の
ように半導体本体２の他の処理の前に表面３から
除去する。このような半導体装置では、例えば金
属化パターンの被着のような他の処理に適したほ
ぼ平坦な主表面３が得られる。
更に、本例の半導体装置１にはチヤネルストツ
パ８が設けられており、これらチヤネルストツパ
は半導体本体２と同様にｐ型であるが、半導体本
体よりも高いアクセプタ不純物濃度を有する。例
えば、２つの隣接の活性半導体領域４がｎ型の
MOS電界効果トランジスタを有し、これらトラ
ンジスタのソースおよびドレイン領域が厚肉酸化
物５に直接隣接（接触）する場合には、前記のチ
ヤネルストツパは例えばこれら２つの隣接の活性
半導体領域４間に寄生チヤネルが形成されるのを
防止する作用をする。
第１図の半導体装置は以下のようにして製造し
うる。
出発材料は半導体本体２、例えば固有抵抗を５
〜25Ω−cmとし、厚さを500μｍとしたｐ型珪素
基板とする。本例の場合〈100〉面とした主表面
３上には、厚さを約20nｍとした薄肉酸化物の第
１層６を熱酸化により成長させる。次に、この酸
化物層６上に、厚さを約120nｍとした窒化珪素
の層７を例えば低圧での気相から堆積
（LPCVO）させる（第２図参照）。
次に、写真食刻的にパターン化したフオトレジ
スト層１０で全体を被覆する。このパターンをマ
スクとして用いて窒化物層７および酸化物層６を
既知のようにして局部的に除去し、フオトレジス
ト層１０における孔２０の領域で珪素表面３を露
出させる（第３図参照）。
フオトレジスト層１０を除去した後、孔２０の
領域で露出した珪素表面３に、二重層６，７をマ
スクとして用いて化学的な湿式異方性腐食処理を
施こす。この腐食処理は例えば20％水酸化カリウ
ム水溶液で行なう。この異方性腐食処理は、この
際得られた凹所１１内で断面図（第４図）で見て
壁部１３に沿つて〈111〉面が露出され、この凹
所１１の底部１２がもとのフオトレジスト層１０
内の孔２０よりも狭くなるように行なわれる。こ
のようにすることにより得られる利点は後に詳細
に説明する。
上述した腐食処理は約0.65μｍの深さまで行な
う。次に、周知のようにして約40nｍの酸化珪素
層１４を凹所１１の底部１２および壁部１３上に
成長させ、その後に約200nｍの窒化珪素層１５
を全表面上に設ける（第５図参照）。
次に、異方性腐食処理、例えば窒化珪素層１５
を塩素或いは四塩化炭素を有する混合気体中で形
成されたプラズマ成分と接触させる処理により、
この窒化珪素層１５の大部分を除去する。この異
方性腐食処理（プラズマ腐食或いはイオン腐食）
の結果、凹所１１の底部１２および主表面を被覆
する層１５の部分が完全に除去され、凹所１１の
側壁１３上では窒化物層１５の有効厚さが厚い為
その部分９が残存する。
この腐食処理後、本例では装置に硼素イオンに
よるイオン注入を行なう。このことを第６図に矢
印１６で示す。このイオン注入は、凹所１１の底
部１２上では不純物１７が酸化物１４を経て半導
体本体内に入り込むように行なう。他のあらゆる
領域では窒化物部分９と二重層６，７とがマスク
として作用する。次の工程で酸化物層１４を緩衝
HF溶液中での腐食により除去する。この腐食工
程は第６図のイオン注入工程の前に行なうことも
できること勿論である。これにより第７図の構造
のものが得られる。
本発明によれば、薄肉酸化物層１４を除去する
腐食処理を行なう為、約300nｍの距離に亘るア
ンダーエツチングにより酸化物層１４の一部が窒
化物部分９の下側から腐食除去され、凹所１１の
底部１２において窒化物の下側に空所１８が形成
される。この点を示す為に、第７図の一部を第８
図に拡大して示した。
次に、第７図の装置に局部酸化処理を行なう。
この場合、酸化物と窒化物との二重層６，７が主
表面３上での耐酸化マスクとして作用し、凹所１
１の壁部１３上での酸化物と窒化物との二重層１
４，９も同じ作用をする。しかし、それにもかか
わらず、酸化剤（例えば水と酸素との混合体）が
空所１８を経て薄肉酸化物１４内に浸入するとい
う事実の為に、酸化処理中窒化物部分９がいわば
上方に持上げられる。これと同時に壁部１３が酸
化されるも、その程度は、凹所１１の深さをある
深さとし、酸化物層１４の厚さを適当に（例えば
20〜200nｍに）選択し、アンダーエツチング距
離を適当に（0.2〜1.5μｍに）選択することによ
り、主表面３において活性半導体領域４の寸法
が、フオトレジスト層１０内の孔２０を画成した
マスクの寸法によつてのみ決まるようにした第１
図に示す最終構造が得られるような程度にする。
第１図の装置における二重層６，７および窒化物
部分９は、イオン注入、拡散等のような他の処理
工程を行なう前に既知のようにして除去しうる。
本発明による方法の変形例では、プラズマ腐食
或いはイオン腐食により凹所１１に底部１２に対
し直角な壁部１３を設ける。凹所１１を形成した
後、本例の物合も酸化珪素の薄肉層１４と窒化珪
素の層１５とで全体を被覆する（第９図参照）。
壁部１３上の窒化物部分９を除いた窒化珪素層１
５の大部分を除去した後、薄肉酸化物１４が酸化
剤を受け入れるようにする空所１８が凹所１１の
底部１２の領域に形成されるようにこの薄肉酸化
物１４を腐食除去する。所望に応じ酸化処理前
に、底部１２に他の光腐食処理を行ない、酸化剤
が空所１８内に一層容易に浸入しうるようにする
ことができる。この他の腐食処理の結果を第１０
図に一点鎖線１９で線図的に示す。その他の符号
は他の図の同一符号と同じ意味を有する。
本発明は上述した例のみに限定されず、幾多の
変更を加えうること勿論である。
例えば、第６図に示すようなイオン注入は必ず
しも必要としない。更に前述したように、このイ
オン注入は、所望に応じ、例えばMOSトランジ
スタで均一のしきい値電圧を得る為に、薄肉酸化
物１４を除去した後に或いは凹所を腐食形成した
直後に行なうことができる。更に、種々の他の半
導体材料や腐食剤等から適当なものを選択するこ
とができる。
【図面の簡単な説明】
第１図は、本発明方法により製造した半導体装
置の一例を示す断面図、第２〜７図は、第１図の
半導体装置をその種々の製造工程で示す断面図、
第８図は、第７図の一部を拡大して示す断面図、
第９および１０図は、本発明の他の方法による中
間工程を示す断面図である。 １…半導体装置、２…半導体本体、３…主表
面、４…活性領域、５…誘電体、６…酸化珪素
層、７…窒化珪素層、８…チヤネルストツパ、９
…突出窒化物部分、１０…フオトレジスト層、１
１…凹所、１２…底部、１３…壁部、１４…酸化
珪素層、１８…空所、２０…孔。

Claims (1)

  1. 【特許請求の範囲】 １ 出発材料を半導体本体とし、その主表面をそ
    の一部を露出する腐食マスクにより被覆し、前記
    の一部に異方性腐食処理を行ない、これによる材
    料の除去により凹所を形成し、この凹所の底部お
    よび側壁部を酸化物層およびこの酸化物層上に位
    置する耐酸化材料の層で被覆し、次にこれらの層
    を凹所の底部から除去し、その後に半導体装置に
    選択酸化処理を行なつて凹所に酸化物を充填する
    ことにより、互いに誘電的に絶縁された半導体領
    域を有する半導体装置を製造するに当り、酸化処
    理前に、凹所の底部付近の耐酸化材料の層の縁部
    の下側で凹所の側壁部上に位置する酸化物層の一
    部をアンダーエツチングにより除去することを特
    徴とする半導体装置の製造方法。 ２ 特許請求の範囲第１項に記載の半導体装置の
    製造方法において、酸化物層を20および200nｍ
    間の厚さとすることを特徴とする半導体装置の製
    造方法。 ３ 特許請求の範囲第１項または第２項に記載の
    半導体装置の製造方法において、酸化物層を少く
    とも20nｍ、多くとも1.5μｍの距離に亘つてアン
    ダーエツチングすることを特徴とする半導体装置
    の製造方法。 ４ 特許請求の範囲第１〜３項のいずれか一項に
    記載の半導体装置の製造方法において、前記の主
    表面を〈100〉面とすることを特徴とする半導体
    装置の製造方法。 ５ 特許請求の範囲第１〜４項のいずれか一項に
    記載の半導体装置の製造方法において、半導体本
    体を珪素を以つて構成し、前記の異方性腐食処理
    に対する腐食剤が水酸化カリウムを有するように
    することを特徴とする半導体装置の製造方法。 ６ 特許請求の範囲第１〜５項のいずれか一項に
    記載の半導体装置の製造方法において、耐酸化層
    をプラズマ成分と接触させることによりの耐酸化
    層を除去することを特徴とする半導体装置の製造
    方法。 ７ 特許請求の範囲第１〜６項のいずれか一項に
    記載の半導体装置の製造方法において、耐酸化層
    を凹所から除去した後で、半導体装置に選択酸化
    処理を行なう前に、前記の凹所の材料を除去して
    この凹所を更に深くすることを特徴とする半導体
    装置の製造方法。 ８ 特許請求の範囲第７項に記載の半導体装置の
    製造方法において、前記の凹所の材料の除去を、
    除去すべき材料をプラズマの成分と接触させるこ
    とにより行なうことを特徴とする半導体装置の製
    造方法。 ９ 特許請求の範囲第１〜８項のいずれか一項に
    記載の半導体装置の製造方法において、半導体本
    体に凹所の底部の領域でイオン注入により不純物
    を与えることを特徴とする半導体装置の製造方
    法。
JP58186079A 1982-10-08 1983-10-06 半導体装置の製造方法 Granted JPS5987832A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NLAANVRAGE8203903,A NL187373C (nl) 1982-10-08 1982-10-08 Werkwijze voor vervaardiging van een halfgeleiderinrichting.
NL8203903 1982-10-08

Publications (2)

Publication Number Publication Date
JPS5987832A JPS5987832A (ja) 1984-05-21
JPH0473295B2 true JPH0473295B2 (ja) 1992-11-20

Family

ID=19840387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58186079A Granted JPS5987832A (ja) 1982-10-08 1983-10-06 半導体装置の製造方法

Country Status (8)

Country Link
US (1) US4533429A (ja)
JP (1) JPS5987832A (ja)
CA (1) CA1209722A (ja)
DE (1) DE3334624A1 (ja)
FR (1) FR2537341B1 (ja)
GB (1) GB2129213B (ja)
IT (1) IT1172413B (ja)
NL (1) NL187373C (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2554638A1 (fr) * 1983-11-04 1985-05-10 Efcis Procede de fabrication de structures integrees de silicium sur ilots isoles du substrat
NL8401711A (nl) * 1984-05-29 1985-12-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin plaatselijk een verzonken oxidelaag is aangebracht.
JP2533078B2 (ja) * 1984-11-27 1996-09-11 ソニー株式会社 不純物拡散方法
US4660278A (en) * 1985-06-26 1987-04-28 Texas Instruments Incorporated Process of making IC isolation structure
IT1200725B (it) * 1985-08-28 1989-01-27 Sgs Microelettronica Spa Struttura di isolamento in dispositivi mos e procedimento di preparazione della stessa
JPS6281727A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd 埋込型素子分離溝の形成方法
US4891092A (en) * 1986-01-13 1990-01-02 General Electric Company Method for making a silicon-on-insulator substrate
US4704186A (en) * 1986-02-19 1987-11-03 Rca Corporation Recessed oxide method for making a silicon-on-insulator substrate
US5182227A (en) * 1986-04-25 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US4700461A (en) * 1986-09-29 1987-10-20 Massachusetts Institute Of Technology Process for making junction field-effect transistors
US4729816A (en) * 1987-01-02 1988-03-08 Motorola, Inc. Isolation formation process with active area protection
US5149669A (en) * 1987-03-06 1992-09-22 Seiko Instruments Inc. Method of forming an isolation region in a semiconductor device
US4775644A (en) * 1987-06-03 1988-10-04 Lsi Logic Corporation Zero bird-beak oxide isolation scheme for integrated circuits
FR2631488B1 (fr) * 1988-05-10 1990-07-27 Thomson Hybrides Microondes Circuit integre hyperfrequence de type planar, comportant au moins un composant mesa, et son procede de fabrication
JPH03156927A (ja) * 1989-10-24 1991-07-04 Hewlett Packard Co <Hp> アルミ・メタライゼーションのパターン形成方法
US5293061A (en) * 1990-04-09 1994-03-08 Seiko Instruments Inc. Semiconductor device having an isolation layer region on the side wall of a groove
FR2672731A1 (fr) * 1991-02-07 1992-08-14 France Telecom Procede d'oxydation localisee enterree d'un substrat de silicium et circuit integre correspondant.
KR950002188B1 (ko) * 1992-02-12 1995-03-14 삼성전자주식회사 반도체 장치의 소자분리 방법
KR950004972B1 (ko) * 1992-10-13 1995-05-16 현대전자산업주식회사 반도체 장치의 필드산화막 형성 방법
US5470783A (en) * 1994-06-06 1995-11-28 At&T Ipm Corp. Method for integrated circuit device isolation
RU2096051C1 (ru) * 1995-02-24 1997-11-20 Григорий Борисович Альтшулер Устройство для лазерной обработки биологической ткани (его варианты)
US5661073A (en) * 1995-08-11 1997-08-26 Micron Technology, Inc. Method for forming field oxide having uniform thickness
US6830988B1 (en) 2000-01-06 2004-12-14 National Semiconductor Corporation Method of forming an isolation structure for an integrated circuit utilizing grown and deposited oxide
US6740592B1 (en) 2001-12-03 2004-05-25 Taiwan Semiconductor Manufacturing Company Shallow trench isolation scheme for border-less contact process
US20060052880A1 (en) * 2004-09-09 2006-03-09 Smith & Nephew, Inc. Plasma sprayed porous coating for medical implants
GB0818156D0 (en) * 2008-10-03 2008-11-12 Smith & Nephew Orthopaedics Ag Plasma spray process and products formed thereby

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1437112A (en) * 1973-09-07 1976-05-26 Mullard Ltd Semiconductor device manufacture
JPS5456381A (en) * 1977-10-14 1979-05-07 Hitachi Ltd Production of semiconductor device
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
US4326332A (en) * 1980-07-28 1982-04-27 International Business Machines Corp. Method of making a high density V-MOS memory array
EP0052948A1 (en) * 1980-11-24 1982-06-02 Motorola, Inc. Oxide isolation process
US4356211A (en) * 1980-12-19 1982-10-26 International Business Machines Corporation Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon
US4472240A (en) * 1981-08-21 1984-09-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device
US4398992A (en) * 1982-05-20 1983-08-16 Hewlett-Packard Company Defect free zero oxide encroachment process for semiconductor fabrication

Also Published As

Publication number Publication date
FR2537341A1 (fr) 1984-06-08
FR2537341B1 (fr) 1985-09-13
GB2129213B (en) 1986-06-25
DE3334624A1 (de) 1984-04-12
IT8323153A0 (it) 1983-10-05
NL8203903A (nl) 1984-05-01
DE3334624C2 (ja) 1992-05-21
GB2129213A (en) 1984-05-10
US4533429A (en) 1985-08-06
IT1172413B (it) 1987-06-18
NL187373C (nl) 1991-09-02
NL187373B (nl) 1991-04-02
CA1209722A (en) 1986-08-12
JPS5987832A (ja) 1984-05-21
GB8326578D0 (en) 1983-11-09

Similar Documents

Publication Publication Date Title
JPH0473295B2 (ja)
JPS6340337A (ja) 集積回路分離法
KR100270464B1 (ko) 함몰형 산화절연을 형성하는 방법
KR100615593B1 (ko) 리세스채널을 구비한 반도체소자의 제조 방법
KR100673133B1 (ko) 반도체 소자의 제조 방법
JP2802600B2 (ja) 半導体装置の製造方法
KR100607351B1 (ko) 플래쉬 메모리 소자의 제조방법
US6740574B2 (en) Methods of forming DRAM assemblies, transistor devices, and openings in substrates
JPS6123657B2 (ja)
JP3628362B2 (ja) 半導体装置の隔離構造の製造方法
JP2955838B2 (ja) 半導体装置の製造方法
KR100470161B1 (ko) 트렌치를 이용한 반도체 소자분리막 제조 방법
TWI267914B (en) Method of manufacturing semiconductor device
JP2000031489A (ja) 半導体装置の製造方法
KR100317311B1 (ko) 반도체소자 및 그의 제조방법
JP3958454B2 (ja) 半導体素子の隔離膜形成方法
KR100298463B1 (ko) 반도체 소자 및 그의 제조방법
JP2003100868A (ja) 半導体装置およびその製造方法
KR100221633B1 (ko) 소자격리 방법
KR100273685B1 (ko) 반도체장치제조방법
JP2000124302A (ja) 半導体装置およびその製造方法
KR100290912B1 (ko) 반도체소자의 격리막 형성방법
JPH06244415A (ja) 半導体装置およびその製造方法
US20070111413A1 (en) Method for fabricating semiconductor device
JPH0298940A (ja) 半導体装置の製造方法