JPH0474015A

JPH0474015A - 半導体集積回路装置

Info

Publication number: JPH0474015A
Application number: JP2186503A
Authority: JP
Inventors: Akira Yamazaki; 彰山崎; Masaki Kumanotani; 正樹熊野谷; Yasuhiro Konishi; 康弘小西; Katsumi Dosaka; 勝己堂阪
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-07-13
Filing date: 1990-07-13
Publication date: 1992-03-09
Also published as: KR950001308B1; DE4122978C2; KR920003654A; DE4122978A1; US5151614A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は、半導体集積回路装置に関し、特に、電源切断
時の残留電荷を強制的に除去する機能を有する半導体集
積回路装置に関する。

［従来の技術］近年、半導体集積回路装置において、電源電圧の変化を
利用してパルス信号等を出力する回路がいくつか考案さ
れている。このような回路の一例として、電源投入時に
電源電圧が所定の電圧以上に上昇したことを検出するこ
とにより、同一チップ上に設けられている他の回路部を
初期化するための信号（パワーオンリセットパルス）を
発生するパワーオンリセットパルス発生回路がある。

第８図は、パワーオンリセットパルス発生回路を備えた
半導体集積回路装置を示すブロック図である。第８図を
参照して、パワーオンリセットパルス発生回路３００は
、半導体集積回路装置２００の内部回路４００と同一チ
ップ上に設けられる。

パワーオンリセットパルス発生回路３００および内部回
路４００は電源端子５００に接続されて、外部電源（図
示せず）より電源電圧Ｖｃｃを供給される。パワーオン
リセットパルス発生回路３００は、電源投入に応答して
、内部回路４００を初期化するための信号ＦＯＲを発生
する。内部回路４００は、電源端子５００から供給され
る電源電圧ＶＣＣによって駆動されて、パワーオンリセ
ットパルス発生回路３００から初期化のためのパルス信
号ＦＯＲが発生されている期間に初期化された後、通常
の動作を開始する。すなわち、この初期化によって内部
回路４００内の所定のノードの電位が通常の動作開始時
にあるべき電位に強制される。したがって、パワーオン
リセットパルス発生回路３００から十分なレベルおよび
幅のパワーオンリセットパルスが発生されないと内部回
路４００内の前記所定のノードが十分に初期電位に設定
されないので、内部回路４００が誤動作するなどの問題
が生じる。

第４図は、第８図に示されるパワーオンリセットパルス
発生回路３００の内部構成例を示す回路図である。第４
図に示されるパワーオンリセ・ソトパルス発生回路は特
開昭６３−２４６９１９に開示されている。以下、この
パワーオンリセットパルス発生回路の構成および動作に
ついて説明する。

第４図を参照して、このパワーオンリセントパルス発生
回路は、フリップフロップ１０１を構成するインバータ
１１および１２と、ＭＯＳダイオードアレイ１０２を構
成する、ダイオード接続された２つのＮチャネルＭＯＳ
トランジスタＤｌｌおよびＤ１２と、フリップフロップ
１０１と電源端子５００との間に設けられるキャパシタ
Ｃ１ｌと、フリップフロップ１０１とＦＯＲ出力端子Ａ
１０との間に直列に接続されるインバータ１３および１
４とを含む。このパワーオンリセットパルス発生回路は
、さらに、インバータ１３の入力端と接地ＧＮＤとの間
に設けられるキャパシタＣ１２と、キャパシタＣ１ｌと
接地ＧＮＤとの間に設けられるＮチャネルＭＯＳトラン
ジスタＴ１２と、トランジスタＴ１２のゲートと接地Ｇ
ＮＤとの間に並列に接続されるキャパシタＣ１３および
ＮチャネルＭＯＳトランジスタＴｌｌとを含む。ＭＯＳ
ダイオードアレイ１０２は、インバータ１３の出力端と
トランジスタＴ１２のゲートとの間に設けられる。

次に、このパワーオンリセットパルス発生回路の動作に
ついて、このパワーオンリセット回路内のノードＮｉｌ
〜Ｎ１４および出力端子ＡＩＯの電位が十分な放電によ
りすべて０■であるときに電源が投入された場合を想定
して説明する。なお、説明にあたっては第５図および第
６図を参照する。

第５図は、第４図のパワーオンリセットパルス発生回路
の構成をより詳細に示す回路図である。第６図は、電源
投入前にパワーオンリセットパルス発生回路内の各ノー
ドの電位がＯｖである場合のパワーオンリセットパルス
発生回路の動作を示す波形図である。

第５図を参照して、インバータ１１〜１４は各々、電源
端子５００と接地ＧＮＤとの間に直列に接続されるＰチ
ャネルＭＯ８ｈランジスタ１１０゜１２０．１３０，１
４０およびＮチャネルＭＯＳトランジスタ１１１，１２
１，１３１．１’４１によって構成される。

第５図および第６図を参照して、時刻ｔ２ｏて電源が投
入されると、電源電圧Ｖｃｃ　（第６図（ａ））がＯＶ
からたとえば５Ｖに向って立上る。

このときトランジスタＴ１２はＯＦＦ状態であるので、
ノードＮ１１の電位（第６図（ｂ））はキャパシタＣ１
ｌによるカップリングによって電源電圧Ｖｃｃとともに
上昇する。一方、ノードＮ１２はキャパシタＣ１２によ
って電源投入前の電位Ｏｖを保持しようとする。このた
め、フリップフロップ１０１はインバータ１２の出力端
の電位がＨレベルになる方向にセットされる。

電源投入時においてノードＮ１２の電位（第６９　（Ｃ
））はＬレベルである。したがってインバータ１３にお
いてトランジスタ１３０がＯＮ状態となるので、ノード
Ｎ１３の電位（第６図（ｄ））は電源投入に応答して電
源電圧ＶＣＣとともに上昇してＨレベルとなる。このノ
ードＮ１３のＨしベルの電位によってインバータ１４に
おいてはトランジスタ１４１がＯＮ状態となるので、出
力端子ＡＩＯの電位（第６図（ｅ））は電源投入直後Ｌ
レベル（＝　ＯＶ）である。

出力端子ＡＩＯの電位がＬレベルであるとトランジスタ
ＴｌｌはＯＦＦ状態にあるので、ノードＮ１４の電位は
ノードＮ１３の電位に依存する。

ノードＮ１３の電位かダイオードアレイ１０２を構成す
るトランジスタＴｌｌおよびＴ１２のしきい値電圧Ｖｔ
ｈの和（２Ｖ、ｈ）を超えると、トランジスタＴｌｌお
よびＴ１２がともにＯＮ状態となってノードＮ１４の電
位（第６図（ｆ））は電源電圧Ｖｃｅよりもダイオード
アレイ１０２のしきい値電圧（２Ｖｔｈ）分だけ低い電
位（Ｖ。

ｃ２ＶＩｈ）まで上昇する。そして、ノードＮ１４の電
位が時刻ｔ２１においてトランジスタＴ１２のしきい値
電圧Ｖｔｈを超えると、トランジスタＴ１２もＯＮ状態
となる。これによって、電源端子５００からキャパシタ
Ｃ１ｌのカップリングによってノードＮｉｌに供給され
た電荷は接地ＧＮＤに放電される。このノードＮｉｌの
放電によって、フリップフロップ１０１内のインバータ
１１および１２においてそれぞれトランジスタ１１０お
よび１２１がＯＮ状態となり、フリップフロップ１０１
はリセットされる。すなわち、ノードＮ１２の電位が電
源端子５００からトランジスタ１１０を介してノードの
Ｎ１２に供給される電荷によってＨレベルとなる。ノー
ドＮ１２の電位がＨレベルとなることによって、インバ
ータ１３および１４においてそれぞれトランジスタ１３
１および１４０が導通ずる。これによって、ノードＮ１
３の電位はＬレベルとなり、出力端子ＡＩＯの電位は電
源電圧Ｖ。Ｃの電位まで立上る。インバータ１４の出力
端（出力端子Ａ１０）の電位がＨレベルとなることによ
って、トランジスタＴ１１が導通してノードＮ１４の電
位をＯｖに引下げる。これによって、トランジスタＴ１
２は再びＯＦＦ状態となる。しかし、ノードＮｉｌの電
位はインバータ１２内のトランジスタ１２１によってＬ
レベルに保持される。したがって、以後、ノードＮ１２
および出力端子ＡＩＯの電位はそれぞれＯＮ状態のトラ
ンジスタ１１０および１４０によって電源電圧ＶＣＣの
上昇に追従して５Ｖまで上昇する。

このように、このパワーオンリセットパルス発生回路で
は、各ノードの電位変化時の充放電による遅延を無視す
ると、端子ＡＩＯの電位は、電源電圧ＶｅＣの立上り時
に電源電圧Ｖ。０がダイオードアレイ１０２のしきい値
電圧２Ｖ、ｈとトランジスタＴ１２のしきい値電圧Ｖｔ
ｈとの和（３ｖ、ｈ）を超えるまでの期間においてＬレ
ベルであり、電源電圧Ｖ。０が３Ｖ、ｈを超えるとＨレ
ベルに立上る。つまり、端子ＡＩＯには電源投入に応答
して一定期間Ｌレベルのパルス信号、すなわち、電源投
入に応答して一定期間Ｈレベルとなるパワーオンリセッ
トパルスＦＯＲの反転信号ＰＯＲが導出される。このａ
カ端子ＡＩＯに導出された信号ＦＯＲ（又はＦＯＲ）が
、第８図におけう内部回路４００内の、電源投入後Ｈレ
ベルおよびＬレベルのいずれにもなり得る不安定なノー
ドを所定の電位レベルにリセットするために用いられる
。

［発明か解決しようとする課題］上記のようなパワーオンリセットパルス発生回路に代表
される、電源電圧の変化を利用した従来の回路は、電源
切断時の残留電荷を考慮して構成されていない。このた
め、この残留電荷の影響でこのような回路が誤動作し、
ひいてはこの回路を含む半導体集積回路装置に多大な悪
影響を及ぼすという問題点かあった。以下、この問題点
について第５図のパワーオンリセットパルス発生回路を
例にとって具体的に説明する。なお、説明にあたっては
第７図も参照する。第７図は、第５図のパワーオンリセ
ットパルス発生回路に電源切断時の残留電荷が存在する
場合における電源投入後のノードＮＩＬ〜Ｎ１４および
出力端子ＡＩＯの電位変化を示す波形図である。

第５図を参照して、従来のパワーオンリセットパルス発
生回路の動作原理は、電源投入前にパワーオンリセット
パルス発生回路内のすべてのノードの電位がＯｖである
ことを前提としたものである。しかし、たとえば半導体
集積回路装置に機能テストを行なう際など電源を連続的
にオン・オフさせたり、あるいは、停電のため電源が一
瞬オフ状態となったり（瞬時停電）すると、電源が切断
されてから再度投入されるまでの期間が極めて短くなる
場合がある。このような場合、パワーオンリセットパル
ス発生回路内のノードの電荷が十分に放電されないため
に、電源再投入時に本来ＯＶであるべきノードの電位が
正または負にシフトするという現象が実際に生じる。

第５図および第７図を参照して、電源が切断される時刻
ｔ２゜以前において、ノードＮ１１．Ｎ１３、およびＮ
１４の電位はそれぞれ、第７図（ｂ）、（ｄ）、および
（ｆ）に示されるようにいずれもＯｖであり、ノードＮ
１２および出力端子ＡＩＯの電位はそれぞれ第７図（Ｃ
）および（ｅ）に示されるようにいずれも電源電圧５ｖ
である。時刻ｔ２゜において電源が切断されると、電源
電圧■。。は第７図（ａ）に示されるように５■からＯ
Ｖに向って降下する。電源電圧”ＶｃｃがＭＯＳトラン
ジスタのしきい値電圧ｖ＋ｈまて降下する時刻ｔ２３ま
ての期間においては、電源切断前にＨレベルを保持して
いたノードＮＬ２および出力端子ＡＩＯの電位がそれぞ
れＯＮ状態のトランジスタ１１０および１４０によって
電源電圧■。０の降下に追従して低下する（第７図（ｃ
）および（ｅ）参照）。

時刻ｔ２３以後、電源電圧■。０がＭＯＳ）ランジスタ
のしきい値電圧Ｖｔｈを超えてさらにＯＶに向って降下
すると、第５図においてすべてのトランジスタがＯＦＦ
状態となる。このため、電源電圧Ｖ。Ｃが完全にＯＶと
なる時刻ｔ２４には、ノードＮｌｌの電位は、キャパシ
タＣ１ｌからノードＮｌｌに供給される負の電荷によっ
て、−■、５まで下がる。一方、ノードＮ１２の電位は
、電源電圧ＶｃｃがＭＯＳトランジスタのしきい値電圧
Ｖ＋ｈまで下がる時刻ｔ２３までの期間においてはＯＮ
状態のトランジスタ１工０によって電源電圧ＶｅＣとと
もに低下する。しかし、時刻ｔ２３においてノードＮ１
２に接続されるすべてのトランジスタかＯＦＦ状態とな
ると、ノードＮ１２からの電荷の放電経路が遮断される
。このため、時刻ｔ２３から時刻ｔ２４までの期間には
、キャパシタＣ１２に放電が生じないので、ノードＮ１
２の電位は時刻ｔ２３における電位ｖｔｈに保持される
。つまり、ノードＮ１２に正の電荷が残留する。

時刻ｔ２４から次に電源が投入される時刻ｔ２５までの
期間、ノードＮｉｌおよびＮ１２にそれぞれ残留した負
および正の電荷はジャンクションリークによって徐々に
放電される。したがって、電源切断時刻ｔ２４から電源
投入時刻ｔ２５までの期間が十分に長ければ、ノードＮ
ｉｌおよびＮ１２の電位はＯｖに戻る。しかし、時刻ｔ
２４と時刻ｔ２５との間の期間が短ければ、ノードＮ１
１およびＮ１２に残留した電荷はほとんど放電されない
。このため、電源切断後直ちに電源が再投入されると、
電源再投入時におけるノードＮｉｌおよびＮ１２の電位
はそれぞれ電源切断時の電位ｖ、ｈおよびＶｔｈである
。それゆえ、時刻〔２５において電源が再度投入される
と、電源電圧Ｖｃｃの上昇に応じてノードＮｉｌの電位
は、キャパシタＣ１ｌのカップリングにより電源端子５
００からノードＮｉｌに供給される正の電荷によって上
昇する。電源電圧■。０が時刻ｔ２６においてＭＯＳト
ランジスタのしきい値電圧Ｖｔｈに達すると、ノードＮ
ｌｌの電位はＯｖに戻る。

方、ノードＮｌｌの低電位によってインバータ１１内の
トランジスタ１１０がＯＮ状態であるので、時刻ｔ２５
から時刻ｔ２６までの期間には、ノードＮ１２の電位が
電源投入時の電位Ｖｔｈにほぼ固定される。つまり、時
刻ｔ２６においてフリップフロップ１０１の入力端Ｎｌ
ｌの電位はフリップフロップ１０１の出力端Ｎ１２の電
位よりも低く設定される。これは、インバータ１１にお
いてトランジスタ１１０をＯＮ状態にし、かつ、インバ
ータ１２においてトランジスタ１２１をＯＮ状態にする
ことを意味する。つまり、フリップフロップ１０１は電
源切断時と同様にノードＮ１２の電位かＨレベルとなる
方向にセットされる。したかって、時刻ｔ２６以降にお
いて、ノードＮ１２の電位は、トランジスタ１１０によ
って電源端子５００からノードＮ１２に供給される正の
電荷によって、電源電圧Ｖｃｏに追従して上昇する。ノ
ードＮ１２の電位かしきい値電圧■、ｈ以上に上昇する
と、インバータ１３においてトランジスタ１３１が導通
する。しかし、ノードＮ１３の電位は電源投入時刻ｔ２
５において０■であるので、ノードＮ１３の電位は第７
図（ｄ）に示されるように時刻ｔ２５以降常に０■であ
る。したかつて、時刻ｔ２６において電源電圧Ｖｃｃが
しきい値電圧Ｖ（ｈに達すると、インバータ１４におい
てトランジスタ１４０が導通する。このため、出力端子
ＡＩＯの電位は時刻ｔ２６において電源電圧■。。と同
電位Ｖ＋ｈとなり、以後電源電圧■。０の上昇に追従し
て５■まで上昇する。巴力端子へ１０の電位が時刻ｔ２
６においてしきい値電圧Ｖ、ｈに達すると、トランジス
タＴｌｌが導通する。

しかしながら、ノードＮ１４の電位は電源切断時刻ｔ２
゜よりＯｖであるので、トランジスタＴ１１のオン・オ
フにかかわらず時刻ｉ２６以降もＯＶのままである（第
７図（ｆ）参照）。

以上のように、電源投入時においてノードＮ１２の電位
が０■まで低下しておらずトランジスタ１３１のしきい
値電圧Ｖｔｈ程度に保持されていると、圧力端子ＡＩＯ
の電位は電源投入時刻ｔ２５から電源電圧Ｖｃｃかしき
い値電圧Ｖｔｈまで上昇する時刻ｔ２６までの極めて短
い期間においてのみＬレベルとなり、時刻ｔ２６以後の
期間において常時Ｈレベルとなる。すなわち、電源投入
に応答して十分なパルス幅のパワーオンリセットパルス
ＦＯＲが出力端子ＡＩＯに導出されない。

一方、ＭＯ３半導体集積回路装置内のＰチャネルおよび
ＮチャネルＭＯＳトランジスタはいずれも、電源電圧Ｖ
ｃｃがこれらＭＯＳトランジスタのしきい値電圧Ｖｔｈ
以上でなければ動作しない。したがって、時刻ｔ２６以
降にパワーオンリセットパルスが出力されなければ半導
体集積回路装置の内部回路４００（第８図）は初期化さ
れない。このため、従来のパワーオンリセットパルス発
生回路によれば、電源が切断されてから再度投入される
までの期間が短いと、電源再投入後において第８図にお
ける内部回路４００の動作開始時刻ｔ２６には、既にパ
ワーオンリセットパルス発生回路の出力がＨレベルへと
立上り始める。この結果、内部回路４００が十分に初期
化されないので、以後の内部回路４００の動作に異常が
生じる。

このような問題点を解決するために、従来、電源切断後
に電荷が残留するノードＮ１２を抵抗を介して接地する
という方法が用いられた。しかし、このような方法が用
いられた場合、前記抵抗の抵抗値が小さすぎるとノード
Ｎ１２から接地に向って常時貫通電流が流れるので、半
導体集積回路装置の消費電流が大きくなる。これを回避
するためには、前記抵抗の抵抗値を、ノードＮ１２の残
留電荷を十分に引抜くことができる範囲内で、ある程度
大きくする必要がある。しかし、半導体基板上に抵抗素
子を形成する場合、抵抗値の大きい抵抗素子を得ようと
するほど、抵抗素子のレイアウトパターンを大きくする
必要かある。したがって、このような残留電荷の消去方
法によれば、消費電流の増大および、半導体集積回路の
高集積化の阻害という弊害が生じる。

本発明の目的は、上記のような問題点を解決し、消費電
力の増大および高集積化の阻害等の弊害を招来すること
なく、内部回路に誤動作を生じさせる原因となる電源切
断時の残留電荷を除去できる半導体集積回路装置を提供
することである。

［課題を解決するための手段］上記のような目的を達成するために、本発明に係る半導
体集積回路装置は、電源に接続される回路手段に接続さ
れ、かつ、電源が切られたときに回路手段に残留する電
荷を除去するべく、基準電位源と、この基準電位源と前
記回路手段との間に直列に接続される第１および第２の
電界効果半導体素子と、電源に接続される容量素子とを
含む。

第１の電界効果半導体素子は、基準電位源に接続される
制御端子と、前記回路手段に接続される第１の導通端子
と、第２の導通端子とを有する。第２の電界効果半導体
素子は、第１の電界効果半導体素子の第２の導通端子に
接続される第１の導通端子と、基準電位源に接続される
第２の導通端子と、制御端子とを有する。容量素子は電
源と第２の電界効果半導体素子の制御端子との間に接続
される。第２の電界効果半導体素子の第１の導通端子と
制御端子とは互いに接続される。

［作用コ本願発明に係る半導体集積回路装置は上記のように構成
されるので、電源切断時に容量素子と第２の電界効果半
導体素子との接続点に、前記回路手段に残留した電荷と
は逆極性の電荷が供給されるとともに、第１の電界効果
半導体素子が導通ずる。第１の電界効果半導体素子は前
記回路手段と、容量素子および第２の電界効果半導体素
子の接続点との間に設けられる。したがって、前記回路
手段に残留した電荷は前記接続点に供給された電荷によ
って打消される。

［実施例］第１図は、本発明の一実施例のパワーオンリセット発生
回路の構成を示す回路図である。第１図を参照して、こ
のパワーオンリセットパルス発生回路と第５図に示され
る従来のそれとの相違点は、フリップフロップ１０１と
インバータ１３との接続点Ｎ１２に残留電荷を除去する
ための残留電荷除去回路１０３が設けられている点であ
る。このパワーオンリセットパルス発生回路の残留電荷
除去回路１０３を除く他の部分の構成および動作は、第
５図に示されるパワーオンリセットパルス発生回路の場
合のそれと同一であるので説明は省略する。

残留電荷除去回路１０３は、ノードＮ１２と接地ＧＮＤ
との間に直列に接続されるＮチャネルＭＯＳトランジス
タＴ１３およびＤ１３と、電源端子５００とトランジス
タＴ１３のゲートとの間に設けられるキャパシタＣ１４
とによって構成される。トランジスタＤ１３はゲートと
ドレインとを互いに接続される。

次に、この残留電荷除去回路１０３の動作について説明
する。電源が投入されると、トランジスタＤ１３とキャ
パシタＣ１４との接続点Ｎ１５の電位がキャパシタＣ１
４のカップリングによって、電源電圧Ｖ。０の上昇に追
従して上昇する。しかし、トランジスタＤ１３はダイオ
ード接続されているため、ノードＮ１５の電位がＭ　Ｏ
Ｓ　トランジスタのしきい値電圧ｖｔｈ以上となると、
トランジスタＤ１３が導通してドレイン電位を引下げよ
うとする。このトランジスタＤ１３の動作によってノー
ドＮ１５の電位は前記しきい値電圧Ｖｌｈにクランプさ
れる。したがって、トランジスタＴ１３はＯＦＦ状態に
ある。このため、残留電荷除去回路１０３はノードＮ１
２に対して何ら影響を与えない。それゆえ、電源投入後
、このパワーオンリセットパルス発生回路は第５図に示
されるそれと全く同一の動作を行なう。

次に、残留電荷除去回路１０３の電源切断時における動
作について説明する。

［従来の技術］において説明されたように、電源切断前
において、すなわち、出力端子ＡＩＯの電位がＨレベル
に固定されている状態において、ノードＮｉｌ、Ｎ１３
．およびＮ１４の電位は電源電圧ＶＣＣによってＨレベ
ル（＝　５　Ｖ）でアル。

このとき、前述したようにノードＮ１５の電位はしきい
値電圧Ｖｌｈにクランプされている。以後の動作説明は
、第２図および第３図を参照しながら行なう。第２図は
、第１図のパワーオンリセットパルス発生回路の構成を
より詳細に示す回路図である。第３図は、電源切断後ノ
ードＮｉｌおよびＮ１２から十分に電荷が放電されない
うちに再度電源が投入された場合における第１図のパワ
ーオンリセットパルス発生回路の動作を示す波形図であ
る。

第２図および第３図を参照して、時刻ｔ、ｏにおいて電
源が切断され、電源電圧Ｖｃｃ（第３図（ａ））が降下
し始めると、ＨレベルにあったノードＮ１２および端子
ＡＩＯの電位はそれぞれＯＮ状態のトランジスタ１１０
および１４０によって電源電圧Ｖｃｃとともに降下し始
める（第３図（Ｃ）および（ｄ）参照）。このとき、ノ
ードＮ１５はＶｔｈにクランプされており、トランジス
夕Ｔ１３およびＤ１３はともにＯＦＦ状態にある。

したがって、残留電荷除去回路１０３において、電源切
断後ノードＮ１５にキャパシタＣ１４から負の電荷が供
給され始める。これによって、ノードＮ１５の電位（第
３図（ｅ））は、電源切断時刻ｔ、。から、キャパシタ
Ｃ１４の容量とノードＮ１５の浮遊容量との比で決まる
時間期間経過した時刻ｔｌ＋　において−Ｖｔｈに達す
る。この時刻ｔｌ＋以後電源電圧Ｖｃｃがさらに低下す
ると、ノードＮ１５の電位は−Ｖｔｈよりもさらに下が
ろうとするため、トランジスタＴ１３においてゲート電
位（０■）がソース電位よりもしきい値電圧Ｖｒｈ分以
上（高い電位）になろうとする。これによって、トラン
ジスタＴ１３はＯＮ状態となり、ノードＮ１２の電位を
そのときの電源電圧■ｃｃよりも低い電位に引下げよう
とする。しかし、ノードＮ１５の電位はキャパシタＣ１
４の放電動作に依存した不安定なものである。これに対
し、ノードＮ１２にはＯＮ状態のトランジスタ１１０を
介して電源端子５００に接続されるので、ノードＮ１２
の電位はノードＮ１５の電位に比へ安定している。この
ため、ノードＮ１２の電位はインバータ１１の出力によ
って電源電圧Ｖｃｃに等しい電圧に保持される。一方、
ノードＮ１５の電位は、ノードＮ１２からトランジスタ
Ｔ１３を介してノードＮ１５に供給される正の電荷によ
って時刻ｔｌ＋以後も−Ｖｔｈにクランプされる。

電源電圧Ｖｃｃが時刻ｔ１２においてＭＯＳ）ランジス
タのしきい値電圧Ｖｔｈまで低下すると、トランジスタ
Ｔ１３を除（、このパワーオンリセットパルス発生回路
内のすべてのトランジスタか従来と同様にＯＦＦ状態と
なる。このため、フリップフロップ１０１およびインバ
ータ１３における、ノードＮ１２からの電荷の放電経路
が遮断されるので、ノードＮ１２に正の電荷が残留しよ
うとする。しかし、本実施例では、ノードＮ１２にＯＮ
状態のトランジスタＴ１３が接続されている。

電源電圧ＶＣＣがしきい値電圧ＶｔｈからＯｖに向って
さらに低下する期間には、トランジスタ１１０がＯＦＦ
状態であることによってノードＮ１２の電位か固定され
なくなる。このため、この期間には、ノードＮ１５にキ
ャパシタＣ１４から供給される負の電荷によってノード
Ｎ１５の電位が−Ｖｔｈよりもさらに下がろうとする。

したがって、この期間にはトランジスタＴ１３はＯＮ状
態に保持される。この結果、電源電圧Ｖ。Ｃがしきい値
電圧Ｖｔｈに達した時刻ｔ１゜からＯＶに完全に立下が
る時刻ｔ１３までの期間においてノードＮ１２に残留し
た正の電荷とノードＮ１５に存在する負の電荷とが相殺
し合う。つまり、ノードＮ１２の残留電荷が除去され、
ノードＮ１２の電位はＯｖに戻る。

キャパシタＣ１４の容量がキャパシタＣ１２の容量と同
程度に設定されていれば、時刻ｔ１２からｔ１３までの
期間にキャパシタＣ１４からノードＮ１５に供給される
負の電荷と、ノードＮ１２に残留した正の電荷とは過不
足なく相殺し合う。

したがって、キャパシタＣ１４の容量をこのように設定
しておけば、電源電圧Ｖ。０がＯｖに立下がる時刻ｔ１
３には、ノードＮ１２の電位はＱＶに達する（第３図（
Ｃ）参照）。それゆえ、電源電圧ＶｃｃかＯＶまで立下
かる時刻ｔ１３におけるノードＮ１２の電位は、たとえ
ばキャパシタＣ１２およびＣ１４間の容量比を調整する
ことによって任意に設定され得る。たとえば、電源再投
入時にノードＮ１２の電位をＯＶよりもさらに低い電位
に設定しておきたければ、キャパシタＣ１４の容量をキ
ャパシタＣＩ２の容量よりも大きく設定しておけばよい
。逆に、キャパシタＣ１４の容量がキャパシタＣＩ２の
容量よりも小さすぎると、ノードＮ１２の残留電荷を十
分に除去することができず時刻ｔ１３におけるノードＮ
１２の電位が十分に低くならない。

時刻ｔ１３においてノードＮ１２の電位がＯＶに達して
いれば、時刻ｔ＋３以後、即座にあるいは極めて速いタ
イミングで電源が再投入されても、このパワーオンリセ
ットパルス発生回路は誤動作しない。次に、時刻ｔ１３
以後、ｉｉ＃が再投入された場合の回路動作について説
明する。

電源電圧Ｖ０゜が−旦ＯＶに立下がった時刻ｔ＋３にお
いてノードＮ４２の電位が０■であると、その後電源か
再投入された時刻ｔ１４においてノードＮ１２およびＮ
４５の電位はＱＶおよび一■１ｈである。一方、時刻ｔ
１４において、ノードＮｉ１（７）電位は−ｖ、ｈであ
り、ノードＮ１３およびＮ１４ならびに８カ端子Ａ１０
の電位はＯＶである。したかって、電源再投入後、電源
電圧■。。がしきい値電圧Ｖｔｈに達し、ＭＯＳトラン
ジスタが動作し始める時刻ｔ１５においては、ノードＮ
ｌｌの電位も０■となる。一方、電源再投入後ノードＮ
１５の電位も電源電圧Ｖｃｃの上昇に伴って上昇し、時
刻ｔ１５において０■に達する。したがって、時刻ｔ１
５において、このパワーオンリセットパルス発生回路内
のすべてのノードの電位はＯｖに設定される。それゆえ
、時刻ｔ、５以後において、このパワーオンリセットパ
ルス発生回路は、電源電圧ＶＣＣの上昇に応答して、一
定期間Ｌレベルのパルスを出力端子ＡＩＯに導出するよ
うに動作する。

すなわち、時刻ｔ、４以後において、ノードＮ１１の電
位はキャパシタＣ１ｌのカップリングによって電源電圧
Ｖ。Ｃの上昇に追従して上昇する。

一方、ノードＮ１２の電位は、キャパシタＣ１２によっ
て電源再投入時刻ｔｅ４の電位０■に保持される。した
かって、フリップフロップ１０１はノードＮｉｌの電位
およびノードＮ１２の電位かそれぞ′れＬレベルおよび
Ｈレベルとなる方向にセットされる。これによって、イ
ンバータ１３においてＯＮ状態のトランジスタ１３０か
ノードＮ１３の電位を電源電圧■。０の変化に追従して
上昇させる。そして、電源電圧ＶｃｃがＭＯＳダイオー
ドアレイ１０２のしきい値電圧２Ｖ＝ｈとトランジスタ
Ｔ１２のしきい値電圧Ｖｔｈとの和３Ｖ、ｈに達した時
刻ｔ＋ｓにおいて、トランジスタＴ１２が導通してノー
ドＮｉｌの電位をＯＶに立下げる（第３図（ｂ）参照）
。これに応答して、インバータ１１および１２において
それぞれトランジスタ１１０および１２１が導通する。

したがって、ノードＮ１２の電位は時刻ｔ１８において
電源電圧Ｖｃｅまで立上り、以後電源電圧Ｖｃｃの変化
に追従して５■となる。ノードＮ１２の電位はインバー
タ１３によって反転されてノードＮ１３に伝達されるの
で、ノードＮ１３の電位はノードＮ１２の電位の立上り
に応答してＯｖに立下がる。したがって、インバータ１
４の出力端、すなわち、出力端子ＡＩＯの電位は第３図
（ｄ）に示されるように、ノードＮｉｌの立下がり時刻
ｔ、６においてそのときの電源電圧ｖ０゜まで立上り、
以後電源電圧Ｖｃｃの変化に追従して５Ｖとなる。なお
、前述したように、残留電荷除去回路１０３において、
ノードＮ１５の電位は電源投入時刻ｔ＋４以後電源電圧
ｖ０゜の上昇に伴って上昇し、トランジスタＴ１３をＯ
ＦＦ状態に保持すべくしきい値電圧Ｖｔｈにクランプさ
れる（第３図（ｅ）参照）。

このように、本実施例のパワーオンリセットパルス発生
回路によれば、電源切断時刻ｔ、。から電源再投入時刻
ｔ、４までの期間が短くとも、ノードＮ、１２の電位が
、電源電圧ＶＣＣがしきい値電圧ｖ、ｈに達した後一定
期間必ずＬレベルとなる。つまり、出力端子ＡＩＯに第
８図における内部回路４００を十分にリセットすること
ができるパワーオンリセットパルスＦＯＲが導出される
。

また、本実施例の残留電荷除去回路１０３において、電
源端子５００から接地ＧＮＤに貫通電流が流れるのは、
電源投入時刻ｔ、４から電源電圧ＶｃｃがＭＯＳトラン
ジスタのしきい値電圧ｖｔｈに達する時刻ｔ１５までの
わずかな期間である。

したがって、ノードＮ１２を単なる抵抗素子を介して接
地することによって残留電荷を除去する従来の方法に比
べ、本実施例の残留電荷除去回路１０３を用いてノード
Ｎ１２の残留電荷を除去する方が、消費電力の増大を抑
制することができる。

さらに、残留電荷除去回路１０３は２つのＭＯＳトラン
ジスタおよびキャパシタＣ１４を含むが、貫通電流によ
る消費電力の増大をより抑制するには、トランジスタＤ
１３およびＴ１３のサイズは小さい方がよい。したがっ
て、従来のように、貫通電流を減少させるためにノード
Ｎ１２の残留電荷を除去する回路素子の半導体基板上に
おける占有面積を大きくする必要はない。それゆえ、本
実施例の残留電荷除去回路によれば、消費電力の増大お
よび占有面積の増大を招来することなく、電源切断時に
電荷が残留しやすいノードの電位を所望の電位に確実に
強制するができる。この結果、電源が切断されてから電
源が再度投入されるまでの期間が短くとも、十分に内部
回路４００を初期化することのできるパワーオンリセッ
トパルス丁ＯＲまたはＦＯＲを出力することができ、か
つ、半導体集積回路装置の高集積化および低消費電力化
を阻害することのないパワーオンリセットパルス発生回
路が得られる。

なお、上記実施例においては、本発明に係る残留電荷除
去回路がパワーオンリセットパルス発生回路に適用され
た場合について説明されたが、本発明に係る残留電荷除
去回路は電源切断時に電荷が残留しやすい任意のノード
に接続されて、このノードの残留電荷を除去することが
できる。その際、トランジスタＤ１３およびＴ１３のサ
イズやキャパシタＣ１４の容量等は、本発明に係る残留
電荷除去回路が接続されるべきノードの周辺回路の構成
に応じて最適化されねばならない。

［発明の効果］以上のように、本発明によれば、消費電力および占有面
積の増大を伴わず、電源切断時に電荷の残留しゃすいノ
ードの電荷を十分に引抜くことができる。したがって、
本発明をたとえばパワーオンリセットパルス発生回路に
適用すると、従来はど面積の増大および消費電力の増大
を伴わずに、電源が切断されてから電源が再度投入され
るまでの期間が短い場合でさえも正常なパワーオンリセ
ットパルスを安定に得ることができる。この結果、この
パワーオンリセットパルス発生回路によって初期化され
るべき回路部の誤動作を従来よりも確実に防ぐことがで
きる。すなわち、本発明によれば、半導体集積回路装置
の信頼性が向上される。

【図面の簡単な説明】

第１図は本発明の一実施例のパワーオンリセットパルス
発生回路の構成を示す回路図、第２図は第１図のパワー
オンリセットパルス発生回路をより詳細に示す回路図、
第３図は第１図および第２図のパワーオンリセット発生
回路の動作を説明するための波形図、第４図は、従来の
パワーオンリセットパルス発生回路の構成を示す回路図
、第５図は第４図のパワーオンリセットパルス発生回路
をより詳細に示す回路図、第６図は第４図および第５図
のパワーオンリセットパルス発生回路の動作を説明する
ための波形図、第７図は従来のパワーオンリセット発生
回路が有する問題点を説明するための波形図、第８図は
パワーオンリセットパルス発生回路を含む半導体集積回
路装置のブロック図である。図において、１１〜１４はインバータ、Ｔ１１〜Ｔ１３
はＮチャネルＭＯＳトランジスタ、Ｄ１１〜Ｄ１３はダ
イオード接続されたＮチャネルＭＯＳトランジスタ、Ｃ
１１−Ｃ１４はキャパシタ、１０１はフリップフロップ
、１０２はＭＯＳダイオードアレイ、１０３は残留電荷
除去回路である。なお、図中、同一符号は同一または相当部分を示す。第３図

Claims

【特許請求の範囲】　電源に結合される回路手段に接続され、かつ、前記電
源が切られたときに前記回路手段に残留する電荷を除去
する半導体集積回路装置であって、基準電位源と、前記基準電位源に接続される制御端子と、前記回路手段
に接続される第１の導通端子と、第２の導通端子とを有
する第１の電界効果半導体素子と、前記第１の電界効果
半導体素子の前記第２の導通端子に接続される第１の導
通端子と、前記基準電位源に接続される第２の導通端子
と、制御端子とを有する第２の電界効果半導体素子と、前記電源と、前記第２の電界効果半導体素子の前記制御
端子との間に接続される容量素子とを備え、前記第２の電界効果半導体素子の前記第１の導通端子お
よび前記制御端子は互いに接続される、半導体集積回路
装置。