JPH0474886B2 - - Google Patents
Info
- Publication number
- JPH0474886B2 JPH0474886B2 JP57187316A JP18731682A JPH0474886B2 JP H0474886 B2 JPH0474886 B2 JP H0474886B2 JP 57187316 A JP57187316 A JP 57187316A JP 18731682 A JP18731682 A JP 18731682A JP H0474886 B2 JPH0474886 B2 JP H0474886B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- noise reduction
- signal
- output
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
- H03G9/02—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
- H03G9/025—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers frequency-dependent volume compression or expansion, e.g. multiple-band systems
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、アナログテープレコーダ、PCM
テープレコーダなどに適用されるノイズ低減処理
回路に関する。[Detailed Description of the Invention] "Field of Industrial Application" This invention is applicable to analog tape recorders, PCM
The present invention relates to a noise reduction processing circuit applied to tape recorders and the like.
「背景技術とその問題点」
テープレコーダにおいて、録音と再生によつて
生じるノイズを減らす方法として、録音時に入力
信号を圧縮し、再生時にこれを伸長して元に戻す
ものが知られている。また、この圧伸動作に伴う
ノイズモジユレーシヨンを除去するために、プリ
エンフアシス特性が持たされ、特に、聴感上、耳
につき易い、高域ノイズを抑える目的で高域信号
がブーストされる。第1図は、テープレコーダの
記録系の概略を示し、1がオーデイオ信号の入力
端子、2がリミツタ、3がノイズ低減回路(圧縮
動作を行なう)、4がオーデイオ信号処理回路、
5が記録信号の出力端子である。この記録信号が
磁気テープに記録される。"Background Art and Its Problems" In a tape recorder, a known method for reducing noise generated during recording and playback is to compress the input signal during recording, and expand and restore it during playback. In addition, in order to remove noise modulation accompanying this companding operation, a pre-emphasis characteristic is provided, and in particular, high-frequency signals are boosted for the purpose of suppressing high-frequency noise that is easily audible. FIG. 1 shows an outline of the recording system of a tape recorder, in which 1 is an audio signal input terminal, 2 is a limiter, 3 is a noise reduction circuit (performs compression operation), 4 is an audio signal processing circuit,
5 is an output terminal for recording signals. This recording signal is recorded on the magnetic tape.
このノイズ低減回路3は、圧縮特性と共に、例
えば0dBのレベルで400Hzの入力信号に対して第
2図に示すように、(5〜7)KHzの高域の信号
を最大15dBブーストするプリエンフアシス特性
6を有している。このノイズ低減回路3は、第3
図において、DR1で示すダイナミツクレンジを有
している。また、入力アナログ信号は、DR2で示
すダイナミツクレンジを有し、圧縮後は、DR3で
示すダイナミツクレンジとされる。これらのダイ
ナミツクレンジDR1,DR2,DR3は、信号の正側
に関するものである。入力アナログ信号は、その
ままノイズ低減回路3に供給されると、7で示す
クリツプレベルを越えてしまうので、リミツタ2
によつて振幅が一様に抑えられる。また、ノイズ
低減回路3によつて、このリミツタ2の出力信号
のダイナミツクレンジがDR3に圧縮される。 This noise reduction circuit 3 has not only a compression characteristic but also a pre-emphasis characteristic 6 that boosts a high frequency signal of (5 to 7) KHz by up to 15 dB, as shown in FIG. have. This noise reduction circuit 3 has a third
In the figure, it has a dynamic range indicated by DR 1 . Further, the input analog signal has a dynamic range indicated by DR 2 , and after compression has a dynamic range indicated by DR 3 . These dynamic ranges DR 1 , DR 2 , DR 3 relate to the positive side of the signal. If the input analog signal is supplied as is to the noise reduction circuit 3, it will exceed the clip level indicated by 7, so the limiter 2
The amplitude is suppressed uniformly by Furthermore, the noise reduction circuit 3 compresses the dynamic range of the output signal of the limiter 2 to DR3 .
ここで、ノイズ低減回路3は、プリエンフアシ
ス特性を有しているので、高域のクリツプレベル
7が下がつており、したがつて、リミツタ2は、
第3図において破線で示すようなピークレベル8
まで入力信号の振幅を制限する必要がある。第1
図に示すプリエンフアシス特性6の場合であれ
ば、低域、中域のクリツプレベルより15dB低い
所まで入力信号の振幅を抑える必要がある。この
ため、低域、中域の入力信号の振幅制限量を多く
しなければならない。リミツタ2は、一般に振幅
制限量が多くなるほどひずみが増加するので、上
述のように、振幅制限量を多くすることは、好ま
しくない。言い換えれば、リミツタ2の回路設計
が困難となり、ノイズ低減回路3のダイナミツク
レンジDR1を有効に利用できない欠点がある。 Here, since the noise reduction circuit 3 has a pre-emphasis characteristic, the high frequency clip level 7 is lowered, and therefore the limiter 2
Peak level 8 as shown by the broken line in Figure 3
It is necessary to limit the amplitude of the input signal to 1st
In the case of pre-emphasis characteristic 6 shown in the figure, it is necessary to suppress the amplitude of the input signal to a point 15 dB lower than the clip level in the low and middle ranges. For this reason, it is necessary to increase the amount of amplitude restriction for input signals in the low and middle ranges. In the limiter 2, the distortion generally increases as the amount of amplitude restriction increases, so as described above, it is not preferable to increase the amount of amplitude restriction. In other words, the circuit design of the limiter 2 becomes difficult, and the dynamic range DR 1 of the noise reduction circuit 3 cannot be effectively utilized.
また、アナログオーデイオ信号をPCM変調に
よりデイジタル化して記録する場合、信号のクリ
ツプがアナログの場合に比して明確に現れるの
で、クリツプレベルに充分注意を払う必要があ
る。したがつて、リミツタ2による振幅制限量を
クリツプレベル7と厳密に合わせなければならな
い。 Furthermore, when analog audio signals are digitized and recorded using PCM modulation, signal clips appear more clearly than in the analog case, so it is necessary to pay close attention to the clip level. Therefore, the amount of amplitude limitation by the limiter 2 must be precisely matched to the clip level 7.
「発明の目的」
この発明は、ノイズ低減回路のダイナミツクレ
ンジ内に入力信号の振幅を制限する場合に、入力
信号の低域及び中域の成分に対する振幅制限量を
小さくしてひずみの発生を防止できるノイズ低減
処理回路の実現を目的とするものである。また、
この発明は、入力信号のレベル調整即ち録音レベ
ルの調整をコントロール信号のレベルによつて行
なうことも可能なノイズ低減処理回路を提供する
ものである。``Object of the Invention'' This invention reduces the amount of amplitude restriction for the low-range and mid-range components of the input signal to reduce the generation of distortion when limiting the amplitude of the input signal within the dynamic range of a noise reduction circuit. The purpose of this is to realize a noise reduction processing circuit that can prevent such noise. Also,
The present invention provides a noise reduction processing circuit capable of adjusting the level of an input signal, that is, the recording level, by adjusting the level of a control signal.
「発明の概要」
この発明は、入力信号の少なくともレベルに応
じてゲインが制御され、この入力信号のダイナミ
ツクレンジを圧縮する動作とプリエンフアシス動
作とを行なうノイズ低減回路と、このノイズ低減
回路の前段に設けられた利得制御回路とを備え、
ノイズ低減回路の制御信号に関連する信号を利得
制御回路に対する制御信号として供給するように
したものである。また、この発明は、利得制御回
路に対して、ノイズ低減回路の制御信号に関連す
る信号と手動のレベル調整器で形成された信号と
をスイツチ回路で切り替えて制御信号として供給
するようにしたものである。"Summary of the Invention" The present invention provides a noise reduction circuit whose gain is controlled according to at least the level of an input signal and which performs an operation of compressing the dynamic range of this input signal and a pre-emphasis operation, and a stage preceding the noise reduction circuit. and a gain control circuit provided in the
A signal related to the control signal of the noise reduction circuit is supplied as a control signal to the gain control circuit. The present invention also provides a gain control circuit in which a switch circuit switches between a signal related to the control signal of the noise reduction circuit and a signal formed by a manual level adjuster and supplies the signal as a control signal. It is.
「実施例」
第4図は、この発明の一実施例の基本的構成を
示す。この例では、ステレオオーデイオ信号を記
録する場合に、この発明を適用したもので、右チ
ヤンネルのオーデイオ信号の入力端子1Rから記
録信号の出力端子5Rに至る構成と左チヤンネル
のオーデイオ信号の入力端子1Lから記録信号の
出力端子5Lに至る構成とが同一のものとされて
いる。したがつて、これらの信号路の各回路ブロ
ツクの対応するもの同一に同一の参照符号を付し
て示す。Embodiment FIG. 4 shows the basic configuration of an embodiment of the present invention. In this example, the present invention is applied when recording a stereo audio signal, and includes a configuration from an input terminal 1R for a right channel audio signal to an output terminal 5R for a recording signal, and an input terminal 1L for a left channel audio signal. The configuration from the to the recording signal output terminal 5L is the same. Therefore, corresponding circuit blocks of these signal paths are designated with the same reference numerals.
入力信号のダイナミツクレンジを圧縮する圧縮
特性及びプリエンフアシス特性を有するノイズ低
減回路3の前段に利得制御アンプ6が接続され
る。この利得制御アンプ6は、直流電圧の制御信
号のレベルに応じて利得が制御されるものであ
る。この利得制御アンプ6に対する制御信号は、
スイツチ回路7を介されたものである。スイツチ
回路7は、ノイズ低減回路3の制御信号に関連す
る信号と手動のレベル調整器8で形成された制御
信号とを切替えるものである。 A gain control amplifier 6 is connected upstream of the noise reduction circuit 3 having compression characteristics and pre-emphasis characteristics for compressing the dynamic range of the input signal. The gain of the gain control amplifier 6 is controlled according to the level of a DC voltage control signal. The control signal for this gain control amplifier 6 is:
It is passed through a switch circuit 7. The switch circuit 7 switches between a signal related to the control signal of the noise reduction circuit 3 and a control signal generated by the manual level adjuster 8.
この発明の一実施例における一方のチヤンネル
に関してより詳細な構成を第5図に示す。ノイズ
低減回路3は、差動アンプを用いた減算回路9
と、過渡特性を規定するハイパスフイルタ10
と、検波回路11と、この検波回路11の出力に
より利得が制御される利得制御アンプ12と、プ
リエンフアシス特性を規定するローパスフイルタ
13とから構成されている。検波回路11は、ハ
イパスフイルタ10の出力信号のレベルに比例し
た検波出力を発生し、利得制御アンプ12の検波
出力に対する利得変化特性が圧縮特性を持つよう
にされている。また、ローパスフイルタ13を介
された信号が減算回路9に供給されることによつ
て高域の信号のブーストが行われる。 A more detailed configuration of one channel in an embodiment of the present invention is shown in FIG. The noise reduction circuit 3 is a subtraction circuit 9 using a differential amplifier.
and a high-pass filter 10 that defines transient characteristics.
, a detection circuit 11, a gain control amplifier 12 whose gain is controlled by the output of the detection circuit 11, and a low-pass filter 13 that defines pre-emphasis characteristics. The detection circuit 11 generates a detection output proportional to the level of the output signal of the high-pass filter 10, and the gain change characteristic with respect to the detection output of the gain control amplifier 12 has a compression characteristic. Further, by supplying the signal passed through the low-pass filter 13 to the subtraction circuit 9, the high frequency signal is boosted.
上述のノイズ低減回路3の利得制御アンプ12
に対する制御電圧がスイツチ回路7を介して利得
制御アンプ6の制御端子に供給される。また、第
6図に示すように、ハイパスフイルタ10の出力
信号を別個の検波回路14に供給し、この検波回
路14によつて形成された制御電圧をスイツチ回
路7を介して利得制御アンプ6に供給するように
しても良い。また、図示せずも、ハイパスフイル
タ10の入力側即ちノイズ低減回路3の出力信号
を検波して利得制御アンプ6に対する制御電圧を
形成するようにしても良い。この利得制御アンプ
6は、所定レベル以上の制御電圧に対してのみ応
答して利得を減少させる動作を行なう。つまり、
ノイズ低減回路3のクリツプレベル7(第3図参
照)を越えるおそれのある信号の振幅を抑えるも
のである。 Gain control amplifier 12 of the above-mentioned noise reduction circuit 3
A control voltage for the gain control amplifier 6 is supplied to the control terminal of the gain control amplifier 6 via the switch circuit 7. Further, as shown in FIG. 6, the output signal of the high-pass filter 10 is supplied to a separate detection circuit 14, and the control voltage formed by this detection circuit 14 is sent to the gain control amplifier 6 via the switch circuit 7. It may also be supplied. Although not shown, the input side of the high-pass filter 10, that is, the output signal of the noise reduction circuit 3 may be detected to form the control voltage for the gain control amplifier 6. The gain control amplifier 6 operates to reduce the gain only in response to a control voltage equal to or higher than a predetermined level. In other words,
This suppresses the amplitude of a signal that may exceed clip level 7 (see FIG. 3) of the noise reduction circuit 3.
このように、ノイズ低減回路3の制御電圧又は
これと関連する信号を利得制御アンプ6に対する
制御電圧とすることにより、利得制御アンプ6が
ノイズ低減回路3の周波数特性と逆の周波数特性
をもつようにできる。このノイズ低減回路3から
フイードバツクされる制御電圧は、プリエンフア
シスされた信号の検波出力であるので、利得制御
アンプ6により、実質的にデエンフアシス特性が
得られる。第3図を用いて説明すると、ノイズ低
減回路3のクリツプレベル7を越えるおそれがあ
る大レベルの信号に対してのみ利得制御アンプ6
が応答し、第3図において1点鎖線15で示すよ
うに、このクリツプレベル7よりやや低いレベル
のものに信号の振幅を圧縮することができる。 In this way, by using the control voltage of the noise reduction circuit 3 or a signal related thereto as the control voltage for the gain control amplifier 6, the gain control amplifier 6 can have a frequency characteristic opposite to that of the noise reduction circuit 3. Can be done. Since the control voltage fed back from the noise reduction circuit 3 is the detected output of the pre-emphasized signal, the gain control amplifier 6 can substantially provide de-emphasis characteristics. To explain using FIG. 3, the gain control amplifier 6 only responds to high-level signals that may exceed the clip level 7 of the noise reduction circuit 3.
responds, and the amplitude of the signal can be compressed to a level slightly lower than this clip level 7, as shown by a dashed line 15 in FIG.
したがつて、大レベルの信号の高域成分に関し
ては、利得制御アンプ6とノイズ低減回路3との
総合した周波数特性がフラツトとなり、プリエン
フアシス特性が弱められる。しかし、低域及び中
域の信号又は利得制御アンプ6が応答しないレベ
ルの信号に関しては、ノイズ低減回路3によつて
プリエンフアシス特性が与えられる。また、利得
制御アンプ6は、入力信号のダイナミツクレンジ
をノイズ低減回路3のダイナミツクレンジに適合
させるもので、ノイズ低減回路3の圧縮動作は、
何等の影響も受けない。ノイズ低減回路3は、本
来、小レベルの信号がテープ雑音に影響されるこ
とを防止するもので、大レベルの信号のプリエン
フアシス特性が弱められても、特に問題がない。 Therefore, for high-frequency components of large-level signals, the combined frequency characteristics of the gain control amplifier 6 and the noise reduction circuit 3 become flat, and the pre-emphasis characteristics are weakened. However, the noise reduction circuit 3 provides pre-emphasis characteristics to low- and mid-range signals or signals at a level to which the gain control amplifier 6 does not respond. Further, the gain control amplifier 6 adapts the dynamic range of the input signal to the dynamic range of the noise reduction circuit 3, and the compression operation of the noise reduction circuit 3 is as follows.
It is not affected by anything. The noise reduction circuit 3 originally prevents low-level signals from being affected by tape noise, and there is no particular problem even if the pre-emphasis characteristics of high-level signals are weakened.
また、スイツチ回路7が切り替えられ、手動の
レベル調整器8で形成された制御電圧が供給され
る状態では、このレベル調整器8によつて入力信
号のダイナミツクレンジを任意に可変することが
できる。この調整は、録音レベルの調整となり、
入力信号に応じてユーザーが調整することができ
る。レベル調整器8としては、可変抵抗器の他
に、カウンタ及びD/Aコンバータを用いて任意
の電圧を発生する電子式のレベル調整器を用いて
も良い。 Further, when the switch circuit 7 is switched and the control voltage formed by the manual level regulator 8 is supplied, the dynamic range of the input signal can be arbitrarily varied by the level regulator 8. . This adjustment is the recording level adjustment.
It can be adjusted by the user according to the input signal. As the level adjuster 8, in addition to a variable resistor, an electronic level adjuster that generates an arbitrary voltage using a counter and a D/A converter may be used.
また、スイツチ回路7は、手動で切り替える他
に、第7図に示すように、テープレコーダに設け
られたレベル調整器8の調整つまみ16を被うふ
た17の開閉と連動して切り替える構成として操
作性の向上を図るようにしても良い。図示せず
も、ふた17の回動端部によつてスイツチ回路7
の切替部を動かしたり、或いは、光学式のスイツ
チによりスイツチ回路7を構成し、ふた17の開
閉によつてこのスイツチを動作させる構成とされ
る。 In addition to manual switching, the switch circuit 7 can also be operated by switching the adjustment knob 16 of the level adjuster 8 provided on the tape recorder in conjunction with the opening and closing of the cover 17, as shown in FIG. It is also possible to try to improve the quality. Although not shown, the switch circuit 7 is connected by the rotating end of the lid 17.
The switch circuit 7 is constituted by an optical switch, and the switch is operated by opening and closing the lid 17.
「応用例」
ノイズ低減回路としては、圧伸特性が入力レベ
ル及び入力周波数の両者によつて変化するもの、
記録時に入力信号のダイナミツクレンジをデシベ
ルで1/2に圧縮し、再生時に2倍に伸長するもの
などが知られている。この発明は、このようなノ
イズ低減回路を用いる場合にも適用することがで
きる。"Application example" Noise reduction circuits whose companding characteristics change depending on both the input level and input frequency,
There are known devices that compress the dynamic range of the input signal by 1/2 in decibels during recording, and expand it to 2x during playback. The present invention can also be applied when using such a noise reduction circuit.
「発明の効果」
この発明に依れば、ノイズ低減回路のダイナミ
ツクレンジ内に入力信号の振幅を抑える場合、単
なるリミツタによつて振幅制限するのと異なり、
振幅制限量を少なくすることができる。したがつ
て、ノイズ低減回路で信号波形のクリツプを生じ
ないのは勿論のこと、振幅制限により発生するひ
ずみを少なくできると共に、振幅制限を行なう利
得制御回路の設計が容易となる。言い換えれば、
この発明は、ノイズ低減回路のダイナミツクレン
ジを有効に用いることができ、ノイズ低減動作を
良好と行なうことができる。"Effects of the Invention" According to the present invention, when suppressing the amplitude of an input signal within the dynamic range of a noise reduction circuit, unlike limiting the amplitude with a simple limiter,
The amount of amplitude restriction can be reduced. Therefore, not only does the noise reduction circuit not clip the signal waveform, but also the distortion caused by amplitude limitation can be reduced, and the gain control circuit that performs amplitude limitation can be easily designed. In other words,
According to the present invention, the dynamic range of the noise reduction circuit can be effectively used, and the noise reduction operation can be performed satisfactorily.
また、この発明では、録音レベルの調整を利得
制御回路に対する制御電圧をレベル調整器によつ
て行なうことができる。従来の録音レベル調整器
は、自動的に録音レベルを制限するAGC回路を
含む信号路と並列の信号路に挿入され、この信号
路を切替えるスイツチ回路を必要としていた。し
かし、この発明では、制御電圧を切替えれば良
く、従来のような2つの信号路及びこれを切替え
るスイツチを必要とせず、構成の簡略化を図るこ
とができると共に、記録信号がレベル調整器及び
スイツチ回路を介されることによるノイズの発生
を避けることができる。 Further, in the present invention, the recording level can be adjusted by applying a control voltage to the gain control circuit using a level adjuster. Conventional recording level adjusters are inserted into a signal path parallel to the signal path containing the AGC circuit that automatically limits the recording level, and require a switch circuit to switch this signal path. However, in the present invention, it is only necessary to switch the control voltage, and there is no need for two signal paths and a switch to switch between them as in the conventional system, and the configuration can be simplified. It is possible to avoid the generation of noise caused by the switching circuit.
第1図は従来のノイズ低減処理回路の構成を示
すブロツク図、第2図はプリエンフアシス特性の
一例を示すグラフ、第3図は従来のノイズ低減処
理回路の説明に用いる略線図、第4図はこの発明
の一実施例の構成を示すブロツク図、第5図及び
第6図はこの発明の一実施例のより詳細な構成及
びその一部を変形した構成を夫々示すブロツク
図、第7図はこの発明の一実施例におけるスイツ
チ回路を切替えるための構成の説明に用いる斜視
図である。
1,1R,1L……オーデイオ信号の入力端
子、3……ノイズ低減回路、5,5R,5L……
記録信号の出力端子、6……利得制御アンプ、7
……スイツチ回路、8……レベル調整器。
Fig. 1 is a block diagram showing the configuration of a conventional noise reduction processing circuit, Fig. 2 is a graph showing an example of pre-emphasis characteristics, Fig. 3 is a schematic diagram used to explain the conventional noise reduction processing circuit, and Fig. 4 is a block diagram showing the configuration of an embodiment of the present invention, FIGS. 5 and 6 are block diagrams showing a more detailed configuration of the embodiment of the invention, and a partially modified configuration, respectively. FIG. 2 is a perspective view used to explain a configuration for switching a switch circuit in an embodiment of the present invention. 1, 1R, 1L... Audio signal input terminal, 3... Noise reduction circuit, 5, 5R, 5L...
Recording signal output terminal, 6...Gain control amplifier, 7
...Switch circuit, 8...Level adjuster.
Claims (1)
の出力を検波する検波回路と、該検波回路の出力
に応じて利得が制御される第1の利得制御回路
と、該第1の利得制御回路の出力が供給されるロ
ーパスフイルタとから成り、該ローパスフイルタ
の出力を上記演算回路に供給することにより入力
信号の少なくともレベルに応じてゲインが制御さ
れ、この入力信号のダイナミツクレンジを圧縮す
る動作とプリエンフアシス動作とを行うノイズ低
減回路と、 このノイズ低減回路の前段に設けられた第2の
利得制御回路とを備え、 上記ノイズ低減回路の制御信号に関連する信号
を上記利得制御回路に対する制御信号として供給
するようにしたノイズ低減処理回路。 2 入力信号を演算する演算回路と、該演算回路
の出力を検波する検波回路と、該検波回路の出力
に応じて利得が制御される第1の利得制御回路
と、該第1の利得制御回路の出力が供給されるロ
ーパスフイルタとから成り、該ローパスフイルタ
の出力を上記演算回路に供給することにより入力
信号の少なくともレベルに応じてゲインが制御さ
れ、この入力信号のダイナミツクレンジを圧縮す
る動作とプリエンフアシス動作とを行うノイズ低
減回路と、 このノイズ低減回路の前段に設けられた第2の
利得制御回路と、 上記ノイズ低減回路内の上記検波回路の出力信
号と手動のレベル調整器で形成された制御信号の
一方を選択して第2の利得制御回路に供給するた
めのスイツチ回路とからなるノイズ低減処理回
路。 3 上記手動のレベル調整器の調整つまみを被う
開閉自在のふたが設けられ、このふたの開閉と連
動して上記スイツチ回路が切替えられることを特
徴とする特許請求の範囲第2項記載のノイズ低減
処理回路。[Claims] 1. A calculation circuit that calculates an input signal, a detection circuit that detects the output of the calculation circuit, a first gain control circuit whose gain is controlled according to the output of the detection circuit, a low-pass filter to which the output of the first gain control circuit is supplied; by supplying the output of the low-pass filter to the arithmetic circuit, the gain is controlled according to at least the level of the input signal; A noise reduction circuit that performs an operation of compressing the range and a pre-emphasis operation, and a second gain control circuit provided in the preceding stage of this noise reduction circuit, the signal related to the control signal of the noise reduction circuit is A noise reduction processing circuit that is supplied as a control signal to a gain control circuit. 2. An arithmetic circuit that calculates an input signal, a detection circuit that detects the output of the arithmetic circuit, a first gain control circuit whose gain is controlled according to the output of the detection circuit, and the first gain control circuit. and a low-pass filter to which the output of the low-pass filter is supplied, and by supplying the output of the low-pass filter to the arithmetic circuit, the gain is controlled according to at least the level of the input signal, and the dynamic range of the input signal is compressed. A noise reduction circuit that performs a pre-emphasis operation, a second gain control circuit provided before the noise reduction circuit, and an output signal of the detection circuit in the noise reduction circuit and a manual level adjuster. and a switch circuit for selecting one of the control signals and supplying the selected control signal to the second gain control circuit. 3. The noise according to claim 2, characterized in that a lid that can be opened and closed is provided to cover the adjustment knob of the manual level adjuster, and the switch circuit is switched in conjunction with the opening and closing of the lid. Reduction processing circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57187316A JPS5977712A (en) | 1982-10-25 | 1982-10-25 | Noise reduction processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57187316A JPS5977712A (en) | 1982-10-25 | 1982-10-25 | Noise reduction processing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5977712A JPS5977712A (en) | 1984-05-04 |
| JPH0474886B2 true JPH0474886B2 (en) | 1992-11-27 |
Family
ID=16203865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57187316A Granted JPS5977712A (en) | 1982-10-25 | 1982-10-25 | Noise reduction processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5977712A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0379549U (en) * | 1989-12-05 | 1991-08-14 | ||
| KR100252646B1 (en) * | 1997-01-29 | 2000-04-15 | 윤종용 | Mixer Amplifier Circuit with DC Offset Elimination and Lightening |
-
1982
- 1982-10-25 JP JP57187316A patent/JPS5977712A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5977712A (en) | 1984-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3678416A (en) | Dynamic noise filter having means for varying cutoff point | |
| US4249042A (en) | Multiband cross-coupled compressor with overshoot protection circuit | |
| US4538297A (en) | Aurally sensitized flat frequency response noise reduction compansion system | |
| US4322641A (en) | Noise reduction system | |
| US4376916A (en) | Signal compression and expansion system | |
| US5172358A (en) | Loudness control circuit for an audio device | |
| KR900008595B1 (en) | Adaptive Signal Waiting System | |
| Dolby | An audio noise reduction system | |
| US4363006A (en) | Noise reduction system having series connected variable frequency filters | |
| US4460871A (en) | Multiband cross-coupled compressor with overshoot protection circuit | |
| CA1158171A (en) | Circuit for noise reduction particularly useful with signal recording/reproducing apparatus | |
| KR880000597B1 (en) | Noise reduction circuit | |
| US3972010A (en) | Compressors, expanders and noise reduction systems | |
| US4317142A (en) | Electronic gain and noise control for recording of analog information | |
| US4271439A (en) | Electronic gain and noise control for recording of analog information | |
| JPH0474886B2 (en) | ||
| KR840002491B1 (en) | Improvements in signal processing systems and switching system therefor | |
| US4306201A (en) | Signal processing circuit | |
| JPH0359611B2 (en) | ||
| JPS6322374B2 (en) | ||
| JPH0522416B2 (en) | ||
| JPS6232850B2 (en) | ||
| JP2611233B2 (en) | Amplitude compression / expansion circuit | |
| JP2516943B2 (en) | Magnetic recording / reproducing device | |
| JPH0452003B2 (en) |