JPH0476218B2 - - Google Patents
Info
- Publication number
- JPH0476218B2 JPH0476218B2 JP59269855A JP26985584A JPH0476218B2 JP H0476218 B2 JPH0476218 B2 JP H0476218B2 JP 59269855 A JP59269855 A JP 59269855A JP 26985584 A JP26985584 A JP 26985584A JP H0476218 B2 JPH0476218 B2 JP H0476218B2
- Authority
- JP
- Japan
- Prior art keywords
- type silicon
- silicon region
- region
- semiconductor region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は改良されたサージ耐圧特性を有するシ
ヨツトキバリア半導体装置に関するものである。
ヨツトキバリア半導体装置に関するものである。
(ロ) 従来の技術
シヨツトキバリア半導体装置は順方向電圧が低
く、順方向の電力損失が小さいという特徴を有
し、スイツチング電源回路の出力整流ダイオード
等への応用がなされている。斯るスイツチング電
源回路の出力整流ダイオードに適用するには、逆
方向降伏電圧が高いこと及び破壊耐量（サージ耐
圧）が大きいことが要求される。
く、順方向の電力損失が小さいという特徴を有
し、スイツチング電源回路の出力整流ダイオード
等への応用がなされている。斯るスイツチング電
源回路の出力整流ダイオードに適用するには、逆
方向降伏電圧が高いこと及び破壊耐量（サージ耐
圧）が大きいことが要求される。
従来のシヨツトキバリア半導体装置では特公昭
59−35183号公報（H01L29／48に示す如く、逆
方向降伏電圧を高くする改良が採られている。即
ちガードリング構造又はフイールドプレート構造
である。しかしガードリング構造は金属一半導体
接触の周辺部の逆電流を小さくするのみであり、
金属−半導体接触の中央部の逆電流を小さくする
ことができない。またフイールドプレート構造も
金属−半導体接触の周辺部の特性改善に他ならな
い。従つていずれの構造でもシヨツトキバリア半
導体装置の降伏電圧を大幅に上昇させることはで
きなかつた。
59−35183号公報（H01L29／48に示す如く、逆
方向降伏電圧を高くする改良が採られている。即
ちガードリング構造又はフイールドプレート構造
である。しかしガードリング構造は金属一半導体
接触の周辺部の逆電流を小さくするのみであり、
金属−半導体接触の中央部の逆電流を小さくする
ことができない。またフイールドプレート構造も
金属−半導体接触の周辺部の特性改善に他ならな
い。従つていずれの構造でもシヨツトキバリア半
導体装置の降伏電圧を大幅に上昇させることはで
きなかつた。
特公昭59−35183号公報に開示されたシヨツト
キバリア半導体装置は逆電流を低減させ且つ逆方
向降伏電圧を高めることを可能にしている。第３
図及び第４図を参照して詳述すると、N+型シリ
コン層１１の上にエピタキシヤル成長したＮ型シ
リコン領域１２を有するシリコン基板１３を用意
し、ここに複数のP+型シリコン領域１４を形成
し、酸化膜１５の開口１６を利用してクロムから
なる金属層１７を設けている。クロム金属層１７
は蒸着後350℃〜500℃の範囲で６分間〜9000分間
の熱処理を施して形成することが望ましく、これ
により0.065±0.015eVの安定したバリアハイトを
得ることができる。シリコン基板１３の表面状態
を示す第４図から明らかなようにP+型シリコン
領域１４は４本の帯状部分１４ａと上下の結合部
１４ｂ、１４ｃとから成る。従つて平面的には
P+型シリコン領域１４の中に複数の短冊形Ｎ型
シリコン領域１２が配置され、P+型シリコン領
域１４とＮ型シリコン領域１２とが交互に表面に
露呈している。
キバリア半導体装置は逆電流を低減させ且つ逆方
向降伏電圧を高めることを可能にしている。第３
図及び第４図を参照して詳述すると、N+型シリ
コン層１１の上にエピタキシヤル成長したＮ型シ
リコン領域１２を有するシリコン基板１３を用意
し、ここに複数のP+型シリコン領域１４を形成
し、酸化膜１５の開口１６を利用してクロムから
なる金属層１７を設けている。クロム金属層１７
は蒸着後350℃〜500℃の範囲で６分間〜9000分間
の熱処理を施して形成することが望ましく、これ
により0.065±0.015eVの安定したバリアハイトを
得ることができる。シリコン基板１３の表面状態
を示す第４図から明らかなようにP+型シリコン
領域１４は４本の帯状部分１４ａと上下の結合部
１４ｂ、１４ｃとから成る。従つて平面的には
P+型シリコン領域１４の中に複数の短冊形Ｎ型
シリコン領域１２が配置され、P+型シリコン領
域１４とＮ型シリコン領域１２とが交互に表面に
露呈している。
P+型シリコン領域１４の相互間の距離は、金
属層１７に負、下部の金属電極１８に正の電圧を
印加したときに生じる空間電荷領域によつてP+
型シリコン領域１４の相互に結ばれる大きさとす
る。この場合更にＮ型シリコン領域１２と金属層
１７とで形成されるシヨツトキバリアの逆方向降
伏電圧よりも低い電圧で上述の如くP+シリコン
領域１４の相互間が結ばれるようにする。
属層１７に負、下部の金属電極１８に正の電圧を
印加したときに生じる空間電荷領域によつてP+
型シリコン領域１４の相互に結ばれる大きさとす
る。この場合更にＮ型シリコン領域１２と金属層
１７とで形成されるシヨツトキバリアの逆方向降
伏電圧よりも低い電圧で上述の如くP+シリコン
領域１４の相互間が結ばれるようにする。
斯上の構想のシヨツトキバリア半導体装置では
高い逆方向電圧が印加されると、P+型シリコン
領域１４とＮ型シリコン領域１２とから成るPN
接合により形成される空間電荷領域が広がつて
P+型シリコン領域１４の相互間が空間電荷領域
によつて結ばれた状態となり、シリコン基板１３
に接触する金属層１７の下部全領域に空間電荷領
域が分布する。この結果空間電荷領域によつて逆
方向電流が遮断され、高い逆方向降伏電圧を実現
できる。
高い逆方向電圧が印加されると、P+型シリコン
領域１４とＮ型シリコン領域１２とから成るPN
接合により形成される空間電荷領域が広がつて
P+型シリコン領域１４の相互間が空間電荷領域
によつて結ばれた状態となり、シリコン基板１３
に接触する金属層１７の下部全領域に空間電荷領
域が分布する。この結果空間電荷領域によつて逆
方向電流が遮断され、高い逆方向降伏電圧を実現
できる。
(ハ) 発明が解決しようとする問題点
斯る従来のシヨツトキバリア半導体装置では逆
方向降伏電圧の向上を実現できるが、スイツチン
グ電源回路等で要求される破壊耐量の向上は得ら
れない欠点があつた。
方向降伏電圧の向上を実現できるが、スイツチン
グ電源回路等で要求される破壊耐量の向上は得ら
れない欠点があつた。
即ち従来のシヨツトキバリア半導体装置ではＮ
型シリコン領域１２を約11μｍ厚とするとP+型シ
リコン領域１４は高々約3μｍの深さに形成して
いたので、第２図に示す如く逆方向降伏電圧の最
も高い範囲で作動させていた。しかしこの範囲で
はサージ耐量は第２図から明らかな様に最も低い
範囲で使用することになり、従来のシヨツトキバ
リア半導体装置はサージ耐量が極めて弱い欠点を
有していた。
型シリコン領域１２を約11μｍ厚とするとP+型シ
リコン領域１４は高々約3μｍの深さに形成して
いたので、第２図に示す如く逆方向降伏電圧の最
も高い範囲で作動させていた。しかしこの範囲で
はサージ耐量は第２図から明らかな様に最も低い
範囲で使用することになり、従来のシヨツトキバ
リア半導体装置はサージ耐量が極めて弱い欠点を
有していた。
(ニ) 問題点を解決するための手段
本発明は斯点に鑑みてなされ、シヨツトキバリ
ア半導体装置のP+型シリコン領域を深く拡散し
て逆方向降伏電圧を犠牲にする反面サージ耐量を
大巾に改善したシヨツトキバリア半導体装置を実
現するものである。
ア半導体装置のP+型シリコン領域を深く拡散し
て逆方向降伏電圧を犠牲にする反面サージ耐量を
大巾に改善したシヨツトキバリア半導体装置を実
現するものである。
(ホ) 作用
本発明に依るシヨツトキバリア半導体装置は
P+型シリコン領域４を従来より深く拡散して、
シヨツトキバリアのサージ耐量よりP+型シリコ
ン領域４とＮ型シリコン領域２により形成される
PN接合下のパンチスルー電圧を小さく設定して
スイツチング電源等で要求されるサージ耐量を向
上させている。
P+型シリコン領域４を従来より深く拡散して、
シヨツトキバリアのサージ耐量よりP+型シリコ
ン領域４とＮ型シリコン領域２により形成される
PN接合下のパンチスルー電圧を小さく設定して
スイツチング電源等で要求されるサージ耐量を向
上させている。
(ヘ) 実施例
本発明に依るシヨツトキバリア半導体装置を第
１図及び第２図を参照して詳述する。
１図及び第２図を参照して詳述する。
本発明に依るシヨツトキバリア半導体装置は
N+型シリコン層１の上にエピタキシヤル成長し
た第１の半導体領域となるＮ型シリコン領域２を
有するシリコン基板３を準備し、ここに第２の半
導体領域となる複数のP+型シリコン領域４を形
成し、酸化膜５の開口６を利用してモリブデンか
らなるシヨツトキバリアを形成する金属層７を設
けている。この金属層７は蒸着後350℃〜500℃で
熱処理をして0.65±0.015eVのバリアハイトを形
成する。P+型シリコン領域４は第４図に示す従
来のものと同様に４本の帯状部分１４ａと上下の
結合部１４ｂ、１４ｃから成り、平面的にはP+
型シリコン領域４の中に複数の短冊形Ｎ型シリコ
ン領域２が配置され、P+型シリコン領域４とＮ
型シリコン領域２とが交互に表面に配列されてい
る。金属層７はP+型シリコン領域４とそれに囲
まれたＮ型シリコン領域２と接触し、Ｎ型シリコ
ン領域２間でシヨツトキバリアを形成している。
N+型シリコン層１の上にエピタキシヤル成長し
た第１の半導体領域となるＮ型シリコン領域２を
有するシリコン基板３を準備し、ここに第２の半
導体領域となる複数のP+型シリコン領域４を形
成し、酸化膜５の開口６を利用してモリブデンか
らなるシヨツトキバリアを形成する金属層７を設
けている。この金属層７は蒸着後350℃〜500℃で
熱処理をして0.65±0.015eVのバリアハイトを形
成する。P+型シリコン領域４は第４図に示す従
来のものと同様に４本の帯状部分１４ａと上下の
結合部１４ｂ、１４ｃから成り、平面的にはP+
型シリコン領域４の中に複数の短冊形Ｎ型シリコ
ン領域２が配置され、P+型シリコン領域４とＮ
型シリコン領域２とが交互に表面に配列されてい
る。金属層７はP+型シリコン領域４とそれに囲
まれたＮ型シリコン領域２と接触し、Ｎ型シリコ
ン領域２間でシヨツトキバリアを形成している。
本発明の特徴はP+シリコン領域４にある。P+
型シリコン領域４を従来のものより深く拡散す
る。具体的にはＮ型シリコン領域２を約11μｍ厚
に設計した場合、従来のP+型シリコン領域４を
高々3μｍ以下に拡散していたものを本発明のP+
型シリコン領域４を3.5μｍから4.5μｍの深さに拡
散している。P+型シリコン領域４の深さは第２
図から明らかな様に逆方向降伏電圧が低下する
が、サージ耐量が増加する範囲を設定している。
具体的には逆方向降伏電圧が最高約130V得られ
るものを本発明では約110Vで使用している。
型シリコン領域４を従来のものより深く拡散す
る。具体的にはＮ型シリコン領域２を約11μｍ厚
に設計した場合、従来のP+型シリコン領域４を
高々3μｍ以下に拡散していたものを本発明のP+
型シリコン領域４を3.5μｍから4.5μｍの深さに拡
散している。P+型シリコン領域４の深さは第２
図から明らかな様に逆方向降伏電圧が低下する
が、サージ耐量が増加する範囲を設定している。
具体的には逆方向降伏電圧が最高約130V得られ
るものを本発明では約110Vで使用している。
斯上の構造に依ればP+型シリコン領域４を深
く形成するのでP+型シリコン領域４直下のパン
チスルー電圧を従来のものに比べて大巾に低下で
きる。一方金属層７とＮ型シリコン領域２とで形
成されるバリアハイトの低い部分での従来のサー
ジ耐量は第２図より約80V程度である。そこで本
発明はP+型シリコン領域４直下のパンチスルー
電圧を80V以下に設定できる様にP+型シリコン領
域４を深く拡散している。この結果金属層７と裏
面の金属電極８間にシヨツトキバリアのサージ破
壊電圧を越えるサージ電圧が印加されてもP+型
シリコン領域４下でパンチスルーを発生してサー
ジ電圧はN+型シリコン層２および金属電極８を
介して逃げる。このためシヨツトキバリアでのサ
ージ破壊は未然に防止でき、サージ電圧はすべて
P+型シリコン領域４下の空乏層により吸収でき
るのである。従つてサージ耐量は第２図から明ら
かな様に、従来の80Vから大巾に向上して1KVま
で上昇できる。
く形成するのでP+型シリコン領域４直下のパン
チスルー電圧を従来のものに比べて大巾に低下で
きる。一方金属層７とＮ型シリコン領域２とで形
成されるバリアハイトの低い部分での従来のサー
ジ耐量は第２図より約80V程度である。そこで本
発明はP+型シリコン領域４直下のパンチスルー
電圧を80V以下に設定できる様にP+型シリコン領
域４を深く拡散している。この結果金属層７と裏
面の金属電極８間にシヨツトキバリアのサージ破
壊電圧を越えるサージ電圧が印加されてもP+型
シリコン領域４下でパンチスルーを発生してサー
ジ電圧はN+型シリコン層２および金属電極８を
介して逃げる。このためシヨツトキバリアでのサ
ージ破壊は未然に防止でき、サージ電圧はすべて
P+型シリコン領域４下の空乏層により吸収でき
るのである。従つてサージ耐量は第２図から明ら
かな様に、従来の80Vから大巾に向上して1KVま
で上昇できる。
(ト) 発明の効果
本発明に依ればP+型シリコン領域４を従来よ
り深く形成することにより、逆方向降伏電圧を若
干犠牲にするがサージ耐量を従来より10倍以上に
向上できる利点を有する。この結果スイツチング
電源回路等に最適のシヨツトキバリアダイオード
を得られ、電源回路の小型化軽量化に寄与できる
のである。
り深く形成することにより、逆方向降伏電圧を若
干犠牲にするがサージ耐量を従来より10倍以上に
向上できる利点を有する。この結果スイツチング
電源回路等に最適のシヨツトキバリアダイオード
を得られ、電源回路の小型化軽量化に寄与できる
のである。
また本発明は従来のシヨツトキバリア半導体装
置のP+型シリコン領域４を深く拡散するのみで
実現でき、何ら工程を増加することなく導入でき
る利点を有する。
置のP+型シリコン領域４を深く拡散するのみで
実現でき、何ら工程を増加することなく導入でき
る利点を有する。
第１図は本発明のシヨツトキバリア半導体装置
を説明する断面図、第２図は本発明および従来の
シヨツトキバリア半導体装置の逆方向降伏電圧特
性およびサージ耐量を説明する犠牲図、第３図お
よび第４図は従来のシヨツトキバリア半導体装置
を説明する断面図および上面図である。 １はN+型シリコン層、２はＮ型シリコン領域、
３は半導体基板、４はP+型シリコン領域、５は
酸化膜、６は開口、７は金属層、８は金属電極で
ある。
を説明する断面図、第２図は本発明および従来の
シヨツトキバリア半導体装置の逆方向降伏電圧特
性およびサージ耐量を説明する犠牲図、第３図お
よび第４図は従来のシヨツトキバリア半導体装置
を説明する断面図および上面図である。 １はN+型シリコン層、２はＮ型シリコン領域、
３は半導体基板、４はP+型シリコン領域、５は
酸化膜、６は開口、７は金属層、８は金属電極で
ある。
Claims (1)
- 【特許請求の範囲】 １ 一導電型の高密度の半導体基板と、この半導
体基板に形成され、この基板より低濃度の一導電
型の第１の半導体領域と、該第１の半導体領域表
面に設けたリング状の逆導電型の第２の半導体領
域と、前記第１の半導体領域および前記第２の半
導体領域の表面に設けられたシヨツトキバリア用
金属層とを具備するシヨツトキバリア半導体装置
に於て、 逆方向降伏電圧は、前記第１の半導体領域と前
記第２の半導体領域で形成される空乏層の底面
が、前記半導体基板に到達することで決定される
ことを特徴とするシヨツトキバリア半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269855A JPS61147570A (ja) | 1984-12-20 | 1984-12-20 | ショットキバリア半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269855A JPS61147570A (ja) | 1984-12-20 | 1984-12-20 | ショットキバリア半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61147570A JPS61147570A (ja) | 1986-07-05 |
| JPH0476218B2 true JPH0476218B2 (ja) | 1992-12-03 |
Family
ID=17478134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59269855A Granted JPS61147570A (ja) | 1984-12-20 | 1984-12-20 | ショットキバリア半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61147570A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065736B2 (ja) * | 1989-12-15 | 1994-01-19 | 株式会社東芝 | ショットキー・ダイオード |
| JPH06121513A (ja) * | 1992-10-06 | 1994-04-28 | Sumitomo Metal Mining Co Ltd | 磁気アクチュエータ |
| JP2002076371A (ja) * | 2000-06-12 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置 |
| DE102004053761A1 (de) | 2004-11-08 | 2006-05-18 | Robert Bosch Gmbh | Halbleitereinrichtung und Verfahren für deren Herstellung |
| JP4863430B2 (ja) * | 2005-01-28 | 2012-01-25 | パナソニック株式会社 | サージ保護用半導体装置 |
| DE102011087591A1 (de) * | 2011-12-01 | 2013-06-06 | Robert Bosch Gmbh | Hochspannungs-Trench-Junction-Barrier-Schottkydiode |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5168183A (ja) * | 1974-12-10 | 1976-06-12 | Nippon Electric Co | Shotsutokiseiryusoshi |
| JPS5935183B2 (ja) * | 1975-08-20 | 1984-08-27 | サンケイ電気 （株） | シヨツトキバリア半導体装置 |
-
1984
- 1984-12-20 JP JP59269855A patent/JPS61147570A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61147570A (ja) | 1986-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002159A (en) | SiC semiconductor device comprising a pn junction with a voltage absorbing edge | |
| US6221688B1 (en) | Diode and method for manufacturing the same | |
| US6404033B1 (en) | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication | |
| US3727116A (en) | Integral thyristor-rectifier device | |
| JPS6339109B2 (ja) | ||
| US4377816A (en) | Semiconductor element with zone guard rings | |
| US3280386A (en) | Semiconductor a.c. switch device | |
| US4231059A (en) | Technique for controlling emitter ballast resistance | |
| US3994011A (en) | High withstand voltage-semiconductor device with shallow grooves between semiconductor region and field limiting rings | |
| JPS5935183B2 (ja) | シヨツトキバリア半導体装置 | |
| JPH0476218B2 (ja) | ||
| US4236169A (en) | Thyristor device | |
| JP2023053145A (ja) | Ｒｃ－ｉｇｂｔ半導体装置 | |
| US4074303A (en) | Semiconductor rectifier device | |
| JPH06244405A (ja) | 半導体素子 | |
| JPS6146066B2 (ja) | ||
| JP3221673B2 (ja) | 高耐圧半導体装置 | |
| JP2004303927A (ja) | 半導体素子 | |
| JP3482959B2 (ja) | 半導体素子 | |
| US4746967A (en) | Semiconductor device | |
| JPH01138754A (ja) | ショットキダイオード | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JPH06283727A (ja) | 電力用半導体素子 | |
| IE55503B1 (en) | Overvoltage self-protected thyristor and a process for making such a thyristor | |
| JP3789580B2 (ja) | 高耐圧半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |