JPH0476528B2 - - Google Patents
Info
- Publication number
- JPH0476528B2 JPH0476528B2 JP61124179A JP12417986A JPH0476528B2 JP H0476528 B2 JPH0476528 B2 JP H0476528B2 JP 61124179 A JP61124179 A JP 61124179A JP 12417986 A JP12417986 A JP 12417986A JP H0476528 B2 JPH0476528 B2 JP H0476528B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- voltage
- transistor
- conversion means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 45
- 230000010363 phase shift Effects 0.000 claims description 41
- 238000010586 diagram Methods 0.000 description 22
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/20—Two-port phase shifters providing an adjustable phase shift
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、電子機器において使用されるのに適
する入力信号に対する出力信号の位相を制御電圧
（又は電流）によつて制御できる可変移相回路に
関する。
する入力信号に対する出力信号の位相を制御電圧
（又は電流）によつて制御できる可変移相回路に
関する。
（従来の技術）
第７図は従来の可変移相回路の一例として示す
電圧制御型位相回路の一例のものの回路図であ
る。第７図に示されている従来構成の電圧制御型
移相回路において、１は信号入力端子、２は信号
出力端子、３は制御電圧の入力端子、１２は＋45
度移相器、１３は−45度移相器であつて入力信号
Viは入力端子１を介して前記した２個の45度移
相器１２，１３に供給される。
電圧制御型位相回路の一例のものの回路図であ
る。第７図に示されている従来構成の電圧制御型
移相回路において、１は信号入力端子、２は信号
出力端子、３は制御電圧の入力端子、１２は＋45
度移相器、１３は−45度移相器であつて入力信号
Viは入力端子１を介して前記した２個の45度移
相器１２，１３に供給される。
そして、前記した移相器１２では、それに対し
て入力された信号を＋45度だけ移相した出力信号
VaをトランジスタQaのベースに与え、また、前
記した移相器１３では、それに対して入力された
信号を−45度だけ移相した出力信号Vbをトラン
ジスタQbのベースに与える。
て入力された信号を＋45度だけ移相した出力信号
VaをトランジスタQaのベースに与え、また、前
記した移相器１３では、それに対して入力された
信号を−45度だけ移相した出力信号Vbをトラン
ジスタQbのベースに与える。
それにより、それぞれのエミツタが個別のエミ
ツタ抵抗Raを介して接地されているトランジス
タQa，Qbは、前記のようにそれぞれのベースに
供給された信号Va，Vbに従つた電流ia，ibを出
力する。なお第７図示の回路配置においては、説
明を簡単にする為にトランジスタQa，Qbのベー
スバイアス電圧についての図示を省略している。
ツタ抵抗Raを介して接地されているトランジス
タQa，Qbは、前記のようにそれぞれのベースに
供給された信号Va，Vbに従つた電流ia，ibを出
力する。なお第７図示の回路配置においては、説
明を簡単にする為にトランジスタQa，Qbのベー
スバイアス電圧についての図示を省略している。
前記のようにトランジスタQaに流れる電流ia
は制御トランジスタQc，Qdに分流し、また、ト
ランジスタQbに流れる電流ibは制御トランジス
タQe，Qfに分流するが、前記したトランジスタ
Qd，Qeのベースには制御電圧の入力端子３に供
給された制御電圧Vxが与えられており、また、
前記したトランジスタQc，Qfのベースには基準
電圧源VRから基準電圧VRが与えられていて、
前記した各トランジスタQc〜Qfに分流する電流
は前記した制御電圧Vxによつて変化する。そし
て、前記したトランジスタQdに分流した電流と
トランジスタQfに分流した電流とは、それらが
共通の負荷抵抗Rbに流されることによつて加算
され、出力端子２に出力信号Voが送出される。
は制御トランジスタQc，Qdに分流し、また、ト
ランジスタQbに流れる電流ibは制御トランジス
タQe，Qfに分流するが、前記したトランジスタ
Qd，Qeのベースには制御電圧の入力端子３に供
給された制御電圧Vxが与えられており、また、
前記したトランジスタQc，Qfのベースには基準
電圧源VRから基準電圧VRが与えられていて、
前記した各トランジスタQc〜Qfに分流する電流
は前記した制御電圧Vxによつて変化する。そし
て、前記したトランジスタQdに分流した電流と
トランジスタQfに分流した電流とは、それらが
共通の負荷抵抗Rbに流されることによつて加算
され、出力端子２に出力信号Voが送出される。
第７図に示されている従来の電圧制御型移相回
路の位相制御動作を第８図を参照して説明すると
次のとおりである。すなわち、第７図示の回路配
置においてトランジスタQaの電流iaが分流する
制御トランジスタQc，Qdの内でトランジスタQd
についての分流比をｐ（０≦ｐ≦１）とし、また、
トランジスタQbの電流ibが分流する制御トラン
ジスタQe，Qfの内でトランジスタQfについての
分流比をｑ（０≦ｑ≦１）とすれば、前記したト
ランジスタQdの出力電流はpiaとなり、またトラ
ンジスタQfの出力電流はqibとなるから、負荷抵
抗Rbに流れる電流はpia＋qibとなる。ところで、
前記した分流比ｐ、ｑは制御電圧Vxにより共通
に制御されて相補的に増減変化しているから、前
記した分流比ｐ、ｑはｐ＋ｑ＝１となる。
路の位相制御動作を第８図を参照して説明すると
次のとおりである。すなわち、第７図示の回路配
置においてトランジスタQaの電流iaが分流する
制御トランジスタQc，Qdの内でトランジスタQd
についての分流比をｐ（０≦ｐ≦１）とし、また、
トランジスタQbの電流ibが分流する制御トラン
ジスタQe，Qfの内でトランジスタQfについての
分流比をｑ（０≦ｑ≦１）とすれば、前記したト
ランジスタQdの出力電流はpiaとなり、またトラ
ンジスタQfの出力電流はqibとなるから、負荷抵
抗Rbに流れる電流はpia＋qibとなる。ところで、
前記した分流比ｐ、ｑは制御電圧Vxにより共通
に制御されて相補的に増減変化しているから、前
記した分流比ｐ、ｑはｐ＋ｑ＝１となる。
それで、制御電圧Vxと基準電圧源VRの基準
電圧VRとがVx＞VRの場合には前記の分流比
ｐ、ｑはｐ＞ｑとなり、また、制御電圧Vxと基
準電圧源VRの基準電圧VRとがVx＝VRの場合
には前記の分流比ｐ、ｑはｐ＝ｑとなり、さら
に、制御電圧Vxと基準電圧源VRの基準電圧VR
とがVx＜VRの場合には前記の分流比ｐ、ｑは
ｐ＜ｑとなる。
電圧VRとがVx＞VRの場合には前記の分流比
ｐ、ｑはｐ＞ｑとなり、また、制御電圧Vxと基
準電圧源VRの基準電圧VRとがVx＝VRの場合
には前記の分流比ｐ、ｑはｐ＝ｑとなり、さら
に、制御電圧Vxと基準電圧源VRの基準電圧VR
とがVx＜VRの場合には前記の分流比ｐ、ｑは
ｐ＜ｑとなる。
そして、前記したようにトランジスタQdの出
力電流iaは入力電圧viに対して＋45度、トランジ
スタQfの出力電流ibは入力電圧Viに対して−45
度の位相角をもつているから、出力電圧Voは第
８図に示されているように、前記した分流比ｐ、
ｑに応じ入力電圧Viに対して中心位相が±45度
の範囲内で変化するものとなる。
力電流iaは入力電圧viに対して＋45度、トランジ
スタQfの出力電流ibは入力電圧Viに対して−45
度の位相角をもつているから、出力電圧Voは第
８図に示されているように、前記した分流比ｐ、
ｑに応じ入力電圧Viに対して中心位相が±45度
の範囲内で変化するものとなる。
（従来例の問題点）
第８図に示されている特性から明らかなよう
に、従来例の電圧制御型移相回路から出力される
出力電圧Voは、制御電圧の変化に応じてそれの
位相が変化するのと同時に振幅も変化し、位相制
御範囲の両端における振幅が位相制御範囲の中心
値の振幅に対して√２倍に増大したものになり、
また、位相の制御範囲は略±45度に制限されてい
る。
に、従来例の電圧制御型移相回路から出力される
出力電圧Voは、制御電圧の変化に応じてそれの
位相が変化するのと同時に振幅も変化し、位相制
御範囲の両端における振幅が位相制御範囲の中心
値の振幅に対して√２倍に増大したものになり、
また、位相の制御範囲は略±45度に制限されてい
る。
そして、このような位相制御特性を示す電圧制
御型移相回路は、それを電圧制御発振器等へ応用
することは可能であるが、信号の位相を任意に制
御でき、かつ、信号の位相を制御した際にも出力
電圧の振幅が変化しないことが求められている利
用分野における移相回路としては使用することが
できない。
御型移相回路は、それを電圧制御発振器等へ応用
することは可能であるが、信号の位相を任意に制
御でき、かつ、信号の位相を制御した際にも出力
電圧の振幅が変化しないことが求められている利
用分野における移相回路としては使用することが
できない。
（問題点を解決するための手段）
本発明は入力信号を互に90度の位相差を有する
第１、第２の２つの信号に分配して出力する分相
器と、前記した分相器からの第１の出力信号が入
力信号として供給される第１の二重平衡型差動増
幅器と、前記した分相器からの第２の出力信号が
入力信号として供給される第２の二重平衡型差動
増幅器と、前記した第１、第２の二重平衡型差動
増幅器のそれぞれの出力信号を加算して出力する
加算器と、制御入力を差動電流に変換する変換器
と、前記した変換器の出力電流を対数電圧に変換
する第１の対数変換手段と、前記した変換器の出
力電流を円関数に変換する円関数変換手段と、前
記した円関数変換手段の出力電流を対数電圧に変
換する第２の対数変換手段とを備え、前記した第
１の対数変換手段からの出力で前記した第１の二
重平衡型差動増幅器の利得を制御するとともに、
前記した第２の対数変換手段からの出力で前記し
た第２の二重平衡型差動増幅器の利得を制御する
ことにより、前記した加算器から位相の制御され
た出力信号を得るようにした可変移相回路を提供
して従来の問題点を解決したものである。
第１、第２の２つの信号に分配して出力する分相
器と、前記した分相器からの第１の出力信号が入
力信号として供給される第１の二重平衡型差動増
幅器と、前記した分相器からの第２の出力信号が
入力信号として供給される第２の二重平衡型差動
増幅器と、前記した第１、第２の二重平衡型差動
増幅器のそれぞれの出力信号を加算して出力する
加算器と、制御入力を差動電流に変換する変換器
と、前記した変換器の出力電流を対数電圧に変換
する第１の対数変換手段と、前記した変換器の出
力電流を円関数に変換する円関数変換手段と、前
記した円関数変換手段の出力電流を対数電圧に変
換する第２の対数変換手段とを備え、前記した第
１の対数変換手段からの出力で前記した第１の二
重平衡型差動増幅器の利得を制御するとともに、
前記した第２の対数変換手段からの出力で前記し
た第２の二重平衡型差動増幅器の利得を制御する
ことにより、前記した加算器から位相の制御され
た出力信号を得るようにした可変移相回路を提供
して従来の問題点を解決したものである。
（実施例）
以下、添付図面を参照して本発明の可変移相回
路の具体的な内容を詳細に説明する。第１図は本
発明の可変移相回路を電圧制御型移相回路として
実施した場合の一例構成のブロツク図であり、こ
の第１図において１は信号入力端子、２は信号出
力端子、３は制御電圧の入力端子、４は分相器、
５，６は二重平衡型差動増幅器、７は加算器、８
は電圧電流変換器、９，１１は対数変換手段、１
０は円関数変換手段である。
路の具体的な内容を詳細に説明する。第１図は本
発明の可変移相回路を電圧制御型移相回路として
実施した場合の一例構成のブロツク図であり、こ
の第１図において１は信号入力端子、２は信号出
力端子、３は制御電圧の入力端子、４は分相器、
５，６は二重平衡型差動増幅器、７は加算器、８
は電圧電流変換器、９，１１は対数変換手段、１
０は円関数変換手段である。
入力端子１を介して入力信号Viが供給された
分相器４では、互いに90度の位相差を有する２信
号Ｖ１，Ｖ２を発生してそれを出力する。前記し
た分相器４から出力された前記の２信号Ｖ１，Ｖ
２の内の一方の信号Ｖ１は、第１の二重平衡型差
動増幅器５に入力信号として供給され、また、前
記した分相器４から出力された前記の２信号Ｖ
１，Ｖ２の内の他方の信号Ｖ２は、第２の二重平
衡型差動増幅器６に入力信号として供給される。
分相器４では、互いに90度の位相差を有する２信
号Ｖ１，Ｖ２を発生してそれを出力する。前記し
た分相器４から出力された前記の２信号Ｖ１，Ｖ
２の内の一方の信号Ｖ１は、第１の二重平衡型差
動増幅器５に入力信号として供給され、また、前
記した分相器４から出力された前記の２信号Ｖ
１，Ｖ２の内の他方の信号Ｖ２は、第２の二重平
衡型差動増幅器６に入力信号として供給される。
前記した第１の二重平衡型差動増幅器５は、そ
れに供給されている制御電圧ΔV１によつて利得
制御され、また、第２の二重平衡型差動増幅器６
は制御電圧ΔV２によつて利得制御されており、
前記した第１、第２の二重平衡型差動増幅器５，
６からの出力信号は、加算器７でベクトル加算さ
れて出力信号Voとして出力端子２に送出される。
れに供給されている制御電圧ΔV１によつて利得
制御され、また、第２の二重平衡型差動増幅器６
は制御電圧ΔV２によつて利得制御されており、
前記した第１、第２の二重平衡型差動増幅器５，
６からの出力信号は、加算器７でベクトル加算さ
れて出力信号Voとして出力端子２に送出される。
一方、制御電圧の入力端子３を介して電圧電流
変換器８に供給された制御電圧Vxは、電圧電流
変換器８で電流Ixに変換されて、対数変換手段９
と円関数変換手段１０とに送出される。前記の電
圧電流変換器８から出力された電流Ixは、対数変
換手段９によつて制御電圧ΔV１となされて、前
記した第１の二重平衡型差動増幅器５の利得制御
のために用いられ、また、円関数変換手段１０に
供給されて電流Ixは、円関数変換手段１０におい
てIx2＋Iz2＝const（一定）で示される関係の電流
Izに変換され、その電流Izが対数変換手段１１に
供給されることにより、対数変換手段１１で制御
電圧ΔV２となされて、前記した第２の二重平衡
型差動増幅器６の利得制御のために用いられる。
なお、円関数変換手段１０における変換の具体的
な説明は後述されている。
変換器８に供給された制御電圧Vxは、電圧電流
変換器８で電流Ixに変換されて、対数変換手段９
と円関数変換手段１０とに送出される。前記の電
圧電流変換器８から出力された電流Ixは、対数変
換手段９によつて制御電圧ΔV１となされて、前
記した第１の二重平衡型差動増幅器５の利得制御
のために用いられ、また、円関数変換手段１０に
供給されて電流Ixは、円関数変換手段１０におい
てIx2＋Iz2＝const（一定）で示される関係の電流
Izに変換され、その電流Izが対数変換手段１１に
供給されることにより、対数変換手段１１で制御
電圧ΔV２となされて、前記した第２の二重平衡
型差動増幅器６の利得制御のために用いられる。
なお、円関数変換手段１０における変換の具体的
な説明は後述されている。
前記した第１、第２の二重平衡型差動増幅器
５，６が、それぞれ制御電圧ΔV１，ΔV２によ
つてそれぞれの利得が制御されることによつて、
出力端子２には±90度の位相の変化範囲におい
て、一定振幅の出力信号Voが出力される。
５，６が、それぞれ制御電圧ΔV１，ΔV２によ
つてそれぞれの利得が制御されることによつて、
出力端子２には±90度の位相の変化範囲におい
て、一定振幅の出力信号Voが出力される。
第２図は本発明の可変移相回路を電圧制御型移
相回路に実施した場合の具体的な回路構成を示す
回路図であり、この第２図に示す構成例では、分
相器４として90度移相器が用いられているものと
されていて、分相器４から出力される第１、第２
の２つの出力信号Ｖ１，Ｖ２は、それの一方の第
１の出力信号Ｖ１が入力信号Viに対して90度の
位相差を有するものとなされており、また、第２
の出力信号Ｖ２は入力信号Viと同期のものとな
されている。
相回路に実施した場合の具体的な回路構成を示す
回路図であり、この第２図に示す構成例では、分
相器４として90度移相器が用いられているものと
されていて、分相器４から出力される第１、第２
の２つの出力信号Ｖ１，Ｖ２は、それの一方の第
１の出力信号Ｖ１が入力信号Viに対して90度の
位相差を有するものとなされており、また、第２
の出力信号Ｖ２は入力信号Viと同期のものとな
されている。
第２図示の回路配置においてトランジスタＱ１
７〜Ｑ２２と２個の抵抗Re及び電流源Ｉ１を含
む回路構成は周知の二重平衡型差動増幅器を構成
しており、この二重平衡型差動増幅器は前記した
第１図示の電圧制御型移相回路における第１の二
重平衡型差動増幅器５と対応しており、また、ト
ランジスタＱ１１〜Ｑ１６と２個の抵抗Re及び
電流源Ｉ１を含んで構成されている周知の二重平
衡型差動増幅器は、前記した第１図示の電圧制御
型移相回路における第２の二重平衡型差動増幅器
６と対応していて、前記した分相器４から出力さ
れた２つの出力信号における第１の出力信号Ｖ１
はトランジスタＱ２２のベースに供給され、ま
た、前記した分相器４から出力された２つの出力
信号における第２の出力信号Ｖ２はトランジスタ
Ｑ１１のベースに供給されている。
７〜Ｑ２２と２個の抵抗Re及び電流源Ｉ１を含
む回路構成は周知の二重平衡型差動増幅器を構成
しており、この二重平衡型差動増幅器は前記した
第１図示の電圧制御型移相回路における第１の二
重平衡型差動増幅器５と対応しており、また、ト
ランジスタＱ１１〜Ｑ１６と２個の抵抗Re及び
電流源Ｉ１を含んで構成されている周知の二重平
衡型差動増幅器は、前記した第１図示の電圧制御
型移相回路における第２の二重平衡型差動増幅器
６と対応していて、前記した分相器４から出力さ
れた２つの出力信号における第１の出力信号Ｖ１
はトランジスタＱ２２のベースに供給され、ま
た、前記した分相器４から出力された２つの出力
信号における第２の出力信号Ｖ２はトランジスタ
Ｑ１１のベースに供給されている。
また、前記したトランジスタＱ２２と作動対を
構成しているトランジスタＱ２１のベースと、前
記したトランジスタＱ１１と作動対を構成してい
るトランジスタＱ１２のベースとには基準バイア
ス電源VR２からの基準バイアス電圧VR２が供
給されている。なお、前記した２つの信号Ｖ１，
Ｖ２には当然のことながら基準バイアス電源VR
２を含むが図示の簡略化のためにそのための回路
構成の図示は省略されている。
構成しているトランジスタＱ２１のベースと、前
記したトランジスタＱ１１と作動対を構成してい
るトランジスタＱ１２のベースとには基準バイア
ス電源VR２からの基準バイアス電圧VR２が供
給されている。なお、前記した２つの信号Ｖ１，
Ｖ２には当然のことながら基準バイアス電源VR
２を含むが図示の簡略化のためにそのための回路
構成の図示は省略されている。
前記した第１、第２の二重平衡型差動増幅器
５，６の出力は、それぞれトランジスタＱ１８、
Ｑ２０の共通接続コレクタと、トランジスタＱ１
４、Ｑ１６の共通接続コレクタからそれぞれ出力
電流ic１，ic２として出力され、前記した両出力
電流は共通接続された負荷抵抗RLで加算されて、
出力電圧Voが出力端子２に送出される。
５，６の出力は、それぞれトランジスタＱ１８、
Ｑ２０の共通接続コレクタと、トランジスタＱ１
４、Ｑ１６の共通接続コレクタからそれぞれ出力
電流ic１，ic２として出力され、前記した両出力
電流は共通接続された負荷抵抗RLで加算されて、
出力電圧Voが出力端子２に送出される。
前記した第１の二重平衡型差動増幅器５の利得
は、差動トランジスタＱ１７，Ｑ１８及び差動対
トランジスタＱ１９，Ｑ２０のベース間に印加さ
れる制御電圧ΔV１により制御される。同様に第
２の二重平衡型差動増幅器６の利得は、差動対ト
ランジスタＱ１３，Ｑ１４及び差動対トランジス
タＱ１５，Ｑ１６のベース間に印加される制御電
圧ΔV２により制御される。
は、差動トランジスタＱ１７，Ｑ１８及び差動対
トランジスタＱ１９，Ｑ２０のベース間に印加さ
れる制御電圧ΔV１により制御される。同様に第
２の二重平衡型差動増幅器６の利得は、差動対ト
ランジスタＱ１３，Ｑ１４及び差動対トランジス
タＱ１５，Ｑ１６のベース間に印加される制御電
圧ΔV２により制御される。
また、第２図示の回路配置において、抵抗Ｒ
１、トランジスタＱ１〜Ｑ４、ダイオードＤ１、
電流源Io、基準電圧源VR１とを含む回路構成
は、第１図に示されている電圧制御型移相回路に
おける電圧電流変換器８及び対数変換手段９に対
応している回路構成であり、基準電圧源VR１に
設定された基準電圧VR１を基準とする制御電圧
ΔV１がトランジスタＱ２のコレクタから前記し
た第１の二重平衡型差動増幅器５の制御端子に供
給されている。
１、トランジスタＱ１〜Ｑ４、ダイオードＤ１、
電流源Io、基準電圧源VR１とを含む回路構成
は、第１図に示されている電圧制御型移相回路に
おける電圧電流変換器８及び対数変換手段９に対
応している回路構成であり、基準電圧源VR１に
設定された基準電圧VR１を基準とする制御電圧
ΔV１がトランジスタＱ２のコレクタから前記し
た第１の二重平衡型差動増幅器５の制御端子に供
給されている。
第２図示の回路配置においてトランジスタＱ
２，Ｑ４〜Ｑ７、ダイオードＤ２を含む回路構成
は、第１図に示されている電圧制御型移相回路に
おける円関数変換手段１０を構成しており、ま
た、トランジスタＱ８〜Ｑ１０、ダイオードＤ
３、電流源Ioは第１図に示されている電圧制御型
移相回路における対数変換手段１１を構成してい
て、基準電圧源VR１に設定された基準電圧VR
１を基準とする制御電圧ΔV２がトランジスタＱ
９のコレクタから前記した第２の二重平衡型差動
増幅器６の制御端子に出力されている。
２，Ｑ４〜Ｑ７、ダイオードＤ２を含む回路構成
は、第１図に示されている電圧制御型移相回路に
おける円関数変換手段１０を構成しており、ま
た、トランジスタＱ８〜Ｑ１０、ダイオードＤ
３、電流源Ioは第１図に示されている電圧制御型
移相回路における対数変換手段１１を構成してい
て、基準電圧源VR１に設定された基準電圧VR
１を基準とする制御電圧ΔV２がトランジスタＱ
９のコレクタから前記した第２の二重平衡型差動
増幅器６の制御端子に出力されている。
第２図示の回路配置において、制御電圧の入力
端子３に印加された制御電圧Vxは、基準電圧源
VR１に設定されている基準電圧VR１を基準と
しているものであるが、その制御電圧Vxは抵抗
Ｒ１を介して、トランジスタＱ２のコレクタに流
入（またはトランジスタＱ２のコレクタから流
出）する制御電流Ixに電圧電流変換される。
端子３に印加された制御電圧Vxは、基準電圧源
VR１に設定されている基準電圧VR１を基準と
しているものであるが、その制御電圧Vxは抵抗
Ｒ１を介して、トランジスタＱ２のコレクタに流
入（またはトランジスタＱ２のコレクタから流
出）する制御電流Ixに電圧電流変換される。
前記した制御電流Ixは、前記した制御電圧Vx
と基準電圧VR１との関係がΔV１≪VR１である
ことから、Ix≒（Vx−VR1）／R1となる。前記
した制御電流Ixの流入により、トランジスタＱ
１，Ｑ２に流れる電流Ie１，Ie２は次の(1)式で示
される差動電流となる。
と基準電圧VR１との関係がΔV１≪VR１である
ことから、Ix≒（Vx−VR1）／R1となる。前記
した制御電流Ixの流入により、トランジスタＱ
１，Ｑ２に流れる電流Ie１，Ie２は次の(1)式で示
される差動電流となる。
Ie1＝（Io−Ix）／２
Ie2＝（Io＋Ix）／２ ……(1)
第３図を参照して前記のような差動電流が発生
されることを説明すると次のとおりである。
されることを説明すると次のとおりである。
第３図に示されている回路配置において、差動
対のトランジスタＱ１，Ｑ２と電流源Ioよりなる
回路と、ダイオードＤ１、トランジスタＱ３より
カレントミラー回路とは、カレントミラー回路を
負荷とする周知の差動増幅器を構成しており、ト
ランジスタＱ２のコレクタに得られる差動増幅器
の出力は、それの反転入力端となされているトラ
ンジスタＱ２のベースに帰還されており、また、
差動増幅器の非反転入力端となされているトラン
ジスタＱ１のベースには、基準電圧源VR１が接
続されている。
対のトランジスタＱ１，Ｑ２と電流源Ioよりなる
回路と、ダイオードＤ１、トランジスタＱ３より
カレントミラー回路とは、カレントミラー回路を
負荷とする周知の差動増幅器を構成しており、ト
ランジスタＱ２のコレクタに得られる差動増幅器
の出力は、それの反転入力端となされているトラ
ンジスタＱ２のベースに帰還されており、また、
差動増幅器の非反転入力端となされているトラン
ジスタＱ１のベースには、基準電圧源VR１が接
続されている。
前記した構成を有する第３図示の回路配置にお
いて、カレントミラー回路のトランジスタＱ３に
流れる電流は差動対のトランジスタＱ１を流れる
電流Ie１に等しいから、トランジスタＱ１に流れ
る電流Ie１と、トランジスタＱ２に流れる電流Ie
２と、トランジスタＱ２に流入する制御電流Ixと
の関係は、トランジスタＱ２のコレクタ及びエミ
ツタにおける節点方程式によつてIx＋Ie1＝Ie2と
して示され、また、前記したトランジスタＱ１に
流れる電流Ie１と、トランジスタＱ２に流れる電
流Ie２と、電流源Ioの電流Ioとの間には、Ie1＋
Ie2＝Ioの関係があるから、前記した１式が導出
されるのであり、前記の各電流Ie１，Ie２は差動
電流となつているのである。
いて、カレントミラー回路のトランジスタＱ３に
流れる電流は差動対のトランジスタＱ１を流れる
電流Ie１に等しいから、トランジスタＱ１に流れ
る電流Ie１と、トランジスタＱ２に流れる電流Ie
２と、トランジスタＱ２に流入する制御電流Ixと
の関係は、トランジスタＱ２のコレクタ及びエミ
ツタにおける節点方程式によつてIx＋Ie1＝Ie2と
して示され、また、前記したトランジスタＱ１に
流れる電流Ie１と、トランジスタＱ２に流れる電
流Ie２と、電流源Ioの電流Ioとの間には、Ie1＋
Ie2＝Ioの関係があるから、前記した１式が導出
されるのであり、前記の各電流Ie１，Ie２は差動
電流となつているのである。
第２図に示されている電圧制御型移相回路にお
いて、トランジスタＱ３の電流Ie１はベース・コ
レクタ間が接続されているPNPトランジスタＱ
４を介してトランジスタＱ２に流れているが、こ
の場合においても前記のような差動電流が発生さ
れることについては変わるところがない。
いて、トランジスタＱ３の電流Ie１はベース・コ
レクタ間が接続されているPNPトランジスタＱ
４を介してトランジスタＱ２に流れているが、こ
の場合においても前記のような差動電流が発生さ
れることについては変わるところがない。
次に、第２図示の回路配置において、第１図に
示されている電圧制御型移相回路における電圧電
流変換器８及び対数変換手段９に対応している回
路構成、すなわち、抵抗Ｒ１、トランジスタＱ１
〜Ｑ４、ダイオードＤ１、電流源Io、基準電圧源
VR１とを含む回路構成中の対数変換手段の部分
の動作について説明する。
示されている電圧制御型移相回路における電圧電
流変換器８及び対数変換手段９に対応している回
路構成、すなわち、抵抗Ｒ１、トランジスタＱ１
〜Ｑ４、ダイオードＤ１、電流源Io、基準電圧源
VR１とを含む回路構成中の対数変換手段の部分
の動作について説明する。
第２図示の回路配置において、第１図示の電圧
制御型移相回路における対数変換手段９の出力と
対応する出力ΔV１、すなわち、制御電圧ΔV１
は、差動対のトランジスタの一方のトランジスタ
Ｑ２のコレクタ（ベース）から基準電圧源VR１
の基準電圧VR１を基準として得られるのであ
り、今差動対のトランジスタＱ１，Ｑ２のベー
ス・エミツタ間電圧をVBE1、VBE2とすると、
前記の制御電圧ΔV１は次の(2)式によつて示され
るものになる。
制御型移相回路における対数変換手段９の出力と
対応する出力ΔV１、すなわち、制御電圧ΔV１
は、差動対のトランジスタの一方のトランジスタ
Ｑ２のコレクタ（ベース）から基準電圧源VR１
の基準電圧VR１を基準として得られるのであ
り、今差動対のトランジスタＱ１，Ｑ２のベー
ス・エミツタ間電圧をVBE1、VBE2とすると、
前記の制御電圧ΔV１は次の(2)式によつて示され
るものになる。
ΔV1＝VBE2−VBE1
＝VT ln（Io＋Ix）／（Io−Ix） ……(2)
ただし、(2)式中におけるVTは接合の熱電圧で
あり、VT＝KT／ｑ（Ｋはボルツマン定数、Ｔは
絶対温度、ｑは電子の電荷）である。
あり、VT＝KT／ｑ（Ｋはボルツマン定数、Ｔは
絶対温度、ｑは電子の電荷）である。
前記した(2)式に示されているところから明らか
なように、前記の制御電圧ΔV１は制御電流Ixを
対数変換した状態の電圧になつているのである。
なように、前記の制御電圧ΔV１は制御電流Ixを
対数変換した状態の電圧になつているのである。
次に、円関数変換手段の動作を以下に説明す
る。第２図示の回路配置においてトランジスタＱ
２，Ｑ４〜Ｑ７、ダイオードＤ２を含む回路構成
は、第１図に示されている電圧制御型移相回路に
おける円関数変換手段１０を構成している。第２
図中においてNPNトランジスタＱ５のベースは、
トランジスタＱ４のエミツタに接続されており、
また、PNPトランジスタＱ６のベースは差動対
のトランジスタＱ１，Ｑ２のエミツタに接続さ
れ、トランジスタＱ５，Ｑ６のエミツタは互いに
接続されている。
る。第２図示の回路配置においてトランジスタＱ
２，Ｑ４〜Ｑ７、ダイオードＤ２を含む回路構成
は、第１図に示されている電圧制御型移相回路に
おける円関数変換手段１０を構成している。第２
図中においてNPNトランジスタＱ５のベースは、
トランジスタＱ４のエミツタに接続されており、
また、PNPトランジスタＱ６のベースは差動対
のトランジスタＱ１，Ｑ２のエミツタに接続さ
れ、トランジスタＱ５，Ｑ６のエミツタは互いに
接続されている。
今、トランジスタＱ４，Ｑ５，Ｑ６のベース・
エミツタ間電圧を、それぞれVBE4、VBE5、
VBE6とすると、トランジスタＱ５，Ｑ６のベー
ス間電圧については次の(3)式が成り立つ。
エミツタ間電圧を、それぞれVBE4、VBE5、
VBE6とすると、トランジスタＱ５，Ｑ６のベー
ス間電圧については次の(3)式が成り立つ。
VBE5＋VBE6＝VBE4＋VBE2 ……(3)
ここで、トランジスタＱ５，Ｑ６に流れる電流
をIyとすると、各トランジスタのベース・エミツ
タ間電圧VBEは、それぞれ次の(4)式で示される。
をIyとすると、各トランジスタのベース・エミツ
タ間電圧VBEは、それぞれ次の(4)式で示される。
VBE4＝VT ln（Ie1／Is2）
VBE2＝VT ln（Ie2／Is1）
VBE5＝VT ln（Iy／Is1）
VBE6＝VT ln（Iy／Is2） ……(4)
（但し、Is1はNPNトランジスタＱ２，Ｑ５の飽
和電流、Is2はPNPトランジスタＱ４，Ｑ６の飽
和電流である。なお、トランジスタＱ４には電流
Ie１が流れており、また、トランジスタＱ２には
電流Ie２が流れていることは既述のとおりであ
る） それで、前記の(4)式を(3)式に代入し、(1)式によ
り整理すると次の(5)式が得られる。
和電流、Is2はPNPトランジスタＱ４，Ｑ６の飽
和電流である。なお、トランジスタＱ４には電流
Ie１が流れており、また、トランジスタＱ２には
電流Ie２が流れていることは既述のとおりであ
る） それで、前記の(4)式を(3)式に代入し、(1)式によ
り整理すると次の(5)式が得られる。
Iy＝√1・2＝（√2−2／２）……(5
) さらに、前記した電流IyはダイオードＤ２とト
ランジスタＱ７からなるカレントミラー回路で増
幅されて電流Izとして出力されるが、前記したト
ランジスタＱ７とダイオードＤ２の接合面積比を
２：１とすれば、前記の電流Izと電流Iyは、Iz＝
2Iyとなるから(5)式より電流Izは、 Iz＝√2−2 ……(6) となりIzはIxの円関数となり、電流Izは第４図示
の様にIxの変化に応じてIx＝ＯのときにはIz＝＋
Io、Ix＝±IoのときIz＝Ｏを通る円周上にあるよ
うな変化態様を示すものとなる。
) さらに、前記した電流IyはダイオードＤ２とト
ランジスタＱ７からなるカレントミラー回路で増
幅されて電流Izとして出力されるが、前記したト
ランジスタＱ７とダイオードＤ２の接合面積比を
２：１とすれば、前記の電流Izと電流Iyは、Iz＝
2Iyとなるから(5)式より電流Izは、 Iz＝√2−2 ……(6) となりIzはIxの円関数となり、電流Izは第４図示
の様にIxの変化に応じてIx＝ＯのときにはIz＝＋
Io、Ix＝±IoのときIz＝Ｏを通る円周上にあるよ
うな変化態様を示すものとなる。
前記のように円関数変換された電流Izは対数変
換手段１１において、第３図に示す回路を参照し
て説明したように差動電流Ie８，Ie９に変換され
て対数変換される。そして、対数変換手段１１か
らは次の(7)式に示されるように基準電圧源VR１
の基準電圧VR１を基準とする制御電圧ΔV２が
出力される。
換手段１１において、第３図に示す回路を参照し
て説明したように差動電流Ie８，Ie９に変換され
て対数変換される。そして、対数変換手段１１か
らは次の(7)式に示されるように基準電圧源VR１
の基準電圧VR１を基準とする制御電圧ΔV２が
出力される。
ΔV2＝VT ln｛（Io−Iz）｝
／（Io＋Iz）｝ ……(7)
次に第２図に示されている電圧制御型移相回路
の位相制御動作について説明する。以下の説明に
おいては説明の簡略化のために、バイアス電圧、
電流分（直流分）を除く信号分についてだけなさ
れている。第２図示の回路配置において、第１の
二重平衡型差動増幅器５ではそれに入力された入
力信号Ｖ１が電流変換されて、トランジスタＱ２
２およびトランジスタＱ２１には、それぞれi1、
−i1の信号電流が流れるが、前記の各信号電流
i1、−i1は、制御電圧ΔV１により分流比ｍが制御
されているトランジスタＱ１７〜Ｑ２０の回路の
動作によつて負荷抵抗RL中に電流ic1として流れ
る。
の位相制御動作について説明する。以下の説明に
おいては説明の簡略化のために、バイアス電圧、
電流分（直流分）を除く信号分についてだけなさ
れている。第２図示の回路配置において、第１の
二重平衡型差動増幅器５ではそれに入力された入
力信号Ｖ１が電流変換されて、トランジスタＱ２
２およびトランジスタＱ２１には、それぞれi1、
−i1の信号電流が流れるが、前記の各信号電流
i1、−i1は、制御電圧ΔV１により分流比ｍが制御
されているトランジスタＱ１７〜Ｑ２０の回路の
動作によつて負荷抵抗RL中に電流ic1として流れ
る。
同様に第２の二重平衡型差動増幅器６におい
て、入力信号Ｖ２が電流変換されて、トランジス
タＱ１１，Ｑ１２には、それぞれi2、−i2の信号
電流が流れるが、前記の各信号電流i2、−i2は、
制御電圧ΔV２により分流比ｎが制御されている
トランジスタＱ１３〜Ｑ１６の回路の動作によつ
て負荷抵抗RL中にic2として流れる。それで、負
荷抵抗RL中には前記した電流ic1、ic2の加算電
流が流れて出力信号Voが出力されるのであり、
次式がなり立つ。
て、入力信号Ｖ２が電流変換されて、トランジス
タＱ１１，Ｑ１２には、それぞれi2、−i2の信号
電流が流れるが、前記の各信号電流i2、−i2は、
制御電圧ΔV２により分流比ｎが制御されている
トランジスタＱ１３〜Ｑ１６の回路の動作によつ
て負荷抵抗RL中にic2として流れる。それで、負
荷抵抗RL中には前記した電流ic1、ic2の加算電
流が流れて出力信号Voが出力されるのであり、
次式がなり立つ。
i1＝V1／2Re、i2＝V2／2Re ……(8)
ic1＝（１−2m）i1、ic2＝（2n−１）i2 ……(9)
Vo＝−RL（ic1＋ic2） ……(10)
(10)式に(8)、(9)式を代入して
Vo＝RL／2Re｛（2m−１）V1＋（１−2n）V2｝
……(11) ここで、V1、V2をViに関して複素表示する
と、 V1＝jVi、V2＝Vi ……(12) また分流比ｍ、ｎは ｍ＝１／｛１＋exq（−ΔV1／VT）｝ ｎ＝１／｛１＋exq（−ΔV2／VT）｝ であるから、(2)、(7)式により、 2m＝−１＝Ix／io、１−2n＝Iz／Io ……(13) (11)式に(12)、(13)式を代入して、 Vo＝Vi・RL／2Re｛（Iz／Io）＋ｊ（Ix／Io）｝ ……（14） （14）式において、出力電圧Voの振巾は、 Vi・RL／2Re√（）2＋（）2 であり、位相φは、φ＝tan-1（Ix／Iz）となる
が、(6)式の関係を用いて、極座標表示すると √（）2＋（）2＝１であるから、 Vo＝Vi・RL／2Re∠φ （ただし、 φ＝tan-1Ix／√2−2） ……(15) (15)式で明らかなように出力信号Voの振巾は制
御電流Ixにかかわらず一定であり、その位相は制
御電流Ixの変化に応じて、第５図に示されている
ように−90度から＋90度まで変化させることがで
きる。したがつて、第２図に示されている回路配
置は制御電圧Vxによつて出力振巾が一定で、出
力位相が可変できる電圧制御型移相器として動作
する。
……(11) ここで、V1、V2をViに関して複素表示する
と、 V1＝jVi、V2＝Vi ……(12) また分流比ｍ、ｎは ｍ＝１／｛１＋exq（−ΔV1／VT）｝ ｎ＝１／｛１＋exq（−ΔV2／VT）｝ であるから、(2)、(7)式により、 2m＝−１＝Ix／io、１−2n＝Iz／Io ……(13) (11)式に(12)、(13)式を代入して、 Vo＝Vi・RL／2Re｛（Iz／Io）＋ｊ（Ix／Io）｝ ……（14） （14）式において、出力電圧Voの振巾は、 Vi・RL／2Re√（）2＋（）2 であり、位相φは、φ＝tan-1（Ix／Iz）となる
が、(6)式の関係を用いて、極座標表示すると √（）2＋（）2＝１であるから、 Vo＝Vi・RL／2Re∠φ （ただし、 φ＝tan-1Ix／√2−2） ……(15) (15)式で明らかなように出力信号Voの振巾は制
御電流Ixにかかわらず一定であり、その位相は制
御電流Ixの変化に応じて、第５図に示されている
ように−90度から＋90度まで変化させることがで
きる。したがつて、第２図に示されている回路配
置は制御電圧Vxによつて出力振巾が一定で、出
力位相が可変できる電圧制御型移相器として動作
する。
次に、本発明による制御回路の他の実施例を第
６図に示す。第６図は第１図に示されている本発
明の電圧制御型移相回路における電圧電流変換器
８と対数変換手段９と円関数変換手段１０の部分
の他の構成態様を示す実施例である。第６図に示
されている回路配置において、差動対のトランジ
スタＱ２３，Ｑ２４と２個の電流源Ioと抵抗Ｒ２
を含む回路構成は周知の差動増幅器であり、この
部分は電圧電流変換器８を構成していて、制御電
圧の入力端子３を介して制御電圧Vxがトランジ
スタＱ２３のベースに入力し、また、トランジス
タＱ２４のベースには基準電圧源VR３に設定さ
れた基準電圧VR３が印加されている。第６図示
の回路配置において、基準電圧源VR４がベース
に共通に接続されているトランジスタＱ２５，Ｑ
２６は対数変換手段９を構成しており、前記した
トランジスタＱ２５，Ｑ２６のそれぞれのエミツ
タ間から制御電圧ΔV１が送出される。
６図に示す。第６図は第１図に示されている本発
明の電圧制御型移相回路における電圧電流変換器
８と対数変換手段９と円関数変換手段１０の部分
の他の構成態様を示す実施例である。第６図に示
されている回路配置において、差動対のトランジ
スタＱ２３，Ｑ２４と２個の電流源Ioと抵抗Ｒ２
を含む回路構成は周知の差動増幅器であり、この
部分は電圧電流変換器８を構成していて、制御電
圧の入力端子３を介して制御電圧Vxがトランジ
スタＱ２３のベースに入力し、また、トランジス
タＱ２４のベースには基準電圧源VR３に設定さ
れた基準電圧VR３が印加されている。第６図示
の回路配置において、基準電圧源VR４がベース
に共通に接続されているトランジスタＱ２５，Ｑ
２６は対数変換手段９を構成しており、前記した
トランジスタＱ２５，Ｑ２６のそれぞれのエミツ
タ間から制御電圧ΔV１が送出される。
第６図示の回路配置中のダイオードＤ４とトラ
ンジスタＱ２７とによつて構成されているカレン
トミラー回路と、トランジスタＱ２６，Ｑ２８〜
Ｑ３１、ダイオードＤ５で構成される回路は、円
関数変換手段１０を構成していて、トランジスタ
Ｑ３１から円関数に変換された電流Izを出力す
る。第６図示の回路配置の回路動作は次のとおり
である。
ンジスタＱ２７とによつて構成されているカレン
トミラー回路と、トランジスタＱ２６，Ｑ２８〜
Ｑ３１、ダイオードＤ５で構成される回路は、円
関数変換手段１０を構成していて、トランジスタ
Ｑ３１から円関数に変換された電流Izを出力す
る。第６図示の回路配置の回路動作は次のとおり
である。
第６図示の回路配置において、差動増幅器の周
知の性質により制御電圧Vxに対応している変換
電流Ixが抵抗Ｒ２に流れるので、トランジスタＱ
２５，Ｑ２６に流れる電流Ie２５，Ie２６はIe25
＝Io＋Ix、Ie26＝Io−Ixで示される差動電流とな
る。
知の性質により制御電圧Vxに対応している変換
電流Ixが抵抗Ｒ２に流れるので、トランジスタＱ
２５，Ｑ２６に流れる電流Ie２５，Ie２６はIe25
＝Io＋Ix、Ie26＝Io−Ixで示される差動電流とな
る。
これによりトランジスタＱ２５，Ｑ２６の
VBEが変化し、その差電圧として(2)式で表わさ
れる制御電圧ΔV１が、両エミツタ間に得られる
ことは周知のとおりである。
VBEが変化し、その差電圧として(2)式で表わさ
れる制御電圧ΔV１が、両エミツタ間に得られる
ことは周知のとおりである。
カレントミラー回路の周知の性質により、トラ
ンジスタＱ２５に流れる電流Ie２５に等しい電流
が、トランジスタＱ２７から出力されてトランジ
スタＱ２８に流れるが、トランジスタＱ２８，Ｑ
２６のベース及びコレクタは共通に基準電圧源
VR４に接続されているので、トランジスタＱ２
９，Ｑ３０のベース間にはトランジスタＱ２８，
Ｑ２６のそれぞれのエミツタ間電圧VBE28と
VBE26が加算されて印加される。それで、トラ
ンジスタＱ２９，Ｑ３０に流れる電流は第２図示
の回路配置について説明したのと同様にして、Iy
＝√2−2となる。
ンジスタＱ２５に流れる電流Ie２５に等しい電流
が、トランジスタＱ２７から出力されてトランジ
スタＱ２８に流れるが、トランジスタＱ２８，Ｑ
２６のベース及びコレクタは共通に基準電圧源
VR４に接続されているので、トランジスタＱ２
９，Ｑ３０のベース間にはトランジスタＱ２８，
Ｑ２６のそれぞれのエミツタ間電圧VBE28と
VBE26が加算されて印加される。それで、トラ
ンジスタＱ２９，Ｑ３０に流れる電流は第２図示
の回路配置について説明したのと同様にして、Iy
＝√2−2となる。
ダイオードＤ５とトランジスタＱ３１とによつ
て構成されているカレントミラー回路における前
記したダイオードＤ５とトランジスタＱ３１との
それぞれの接合面積を等しくしておけば、その出
力電流Izと、電流Iyとが等しく、Iz＝√2−2
となつて、第６図示の回路配置においても、トラ
ンジスタＱ３１から出力される電流Izは前記した
第２図示の回路配置の場合と同様に円関数変換さ
れた出力となる。
て構成されているカレントミラー回路における前
記したダイオードＤ５とトランジスタＱ３１との
それぞれの接合面積を等しくしておけば、その出
力電流Izと、電流Iyとが等しく、Iz＝√2−2
となつて、第６図示の回路配置においても、トラ
ンジスタＱ３１から出力される電流Izは前記した
第２図示の回路配置の場合と同様に円関数変換さ
れた出力となる。
これまでの実施例の説明においては、本発明の
可変移相回路を電圧制御型移相回路として構成し
た場合についてだけ記述して来たが、本発明の可
変移相回路の実施に当つて、電圧電流変換器を用
いずに制御入力電流によつて位相制御が行われる
ように構成とすることにより、本発明の可変移相
回路は電流制御型移相器としても実施できるので
あり、また、本発明の可変移相回路の実施に当つ
て、分相器として例えば±45度だけ移相している
状態の２信号を出力するもの等を用いてもよいの
であり、この場合には出力信号の位相の中心値
が、入力に対して一定位相だけずれた出力となる
だけであり、位相の制御の態様は前記した場合と
同様であることはいうまでもない。
可変移相回路を電圧制御型移相回路として構成し
た場合についてだけ記述して来たが、本発明の可
変移相回路の実施に当つて、電圧電流変換器を用
いずに制御入力電流によつて位相制御が行われる
ように構成とすることにより、本発明の可変移相
回路は電流制御型移相器としても実施できるので
あり、また、本発明の可変移相回路の実施に当つ
て、分相器として例えば±45度だけ移相している
状態の２信号を出力するもの等を用いてもよいの
であり、この場合には出力信号の位相の中心値
が、入力に対して一定位相だけずれた出力となる
だけであり、位相の制御の態様は前記した場合と
同様であることはいうまでもない。
（発明の効果）
以上、詳細に説明したところから明らかなよう
に、本発明の可変移相回路は入力信号を互に90度
の位相差を有する第１、第２の２つの信号に分配
して出力する分相器と、前記した分相器からの第
１の出力信号が入力信号として供給される第１の
二重平衡型差動増幅器と、前記した分相器からの
第２の出力信号が入力信号として供給される第２
の二重平衡型差動増幅器と、前記した第１、第２
の二重平衡型差動増幅器のそれぞれの出力信号を
加算して出力する加算器と、制御入力を差動電流
に変換する変換器と、前記した変換器の出力電流
を対数電圧に変換する第１の対数変換手段と、前
記した変換器の出力電流を円関数に変換する円関
数変換手段と、前記した円関数変換手段の出力電
流を対数電圧に変換する第２の対数変換手段とを
備え、前記した第１の対数変換手段からの出力で
前記した第１の二重平衡型差動増幅器の利得を制
御するとともに、前記した第２の対数変換手段か
らの出力で前記した第２の二重平衡型差動増幅器
の利得を制御することにより、前記した加算器か
ら位相の制御された出力信号を得るようにした可
変移相回路であるから、この本発明の可変移相回
路では制御入力電圧を基準電圧に対して正負に変
化させることにより、その出力信号の振巾を一定
にしたままにおいて、±90度の範囲で、位相を可
変できる可変移相回路を容易に実現できるのであ
り、この本発明によれば既述した従来の可変移相
回路における問題点は良好に解決できる。
に、本発明の可変移相回路は入力信号を互に90度
の位相差を有する第１、第２の２つの信号に分配
して出力する分相器と、前記した分相器からの第
１の出力信号が入力信号として供給される第１の
二重平衡型差動増幅器と、前記した分相器からの
第２の出力信号が入力信号として供給される第２
の二重平衡型差動増幅器と、前記した第１、第２
の二重平衡型差動増幅器のそれぞれの出力信号を
加算して出力する加算器と、制御入力を差動電流
に変換する変換器と、前記した変換器の出力電流
を対数電圧に変換する第１の対数変換手段と、前
記した変換器の出力電流を円関数に変換する円関
数変換手段と、前記した円関数変換手段の出力電
流を対数電圧に変換する第２の対数変換手段とを
備え、前記した第１の対数変換手段からの出力で
前記した第１の二重平衡型差動増幅器の利得を制
御するとともに、前記した第２の対数変換手段か
らの出力で前記した第２の二重平衡型差動増幅器
の利得を制御することにより、前記した加算器か
ら位相の制御された出力信号を得るようにした可
変移相回路であるから、この本発明の可変移相回
路では制御入力電圧を基準電圧に対して正負に変
化させることにより、その出力信号の振巾を一定
にしたままにおいて、±90度の範囲で、位相を可
変できる可変移相回路を容易に実現できるのであ
り、この本発明によれば既述した従来の可変移相
回路における問題点は良好に解決できる。
第１図は本発明の可変移相回路を電圧制御型移
相回路として実施した場合の一実施例のブロツク
図、第２図は本発明の可変移相回路を電圧制御型
移相回路として実施した場合の一実施例の回路
図、第３図は差動電流の発生を説明するための回
路図、第４図は円関数変換手段の変換特性図、第
５図は本発明の可変移相回路の動作を示すベクト
ル図、第６図は本発明の可変移相回路の一部の他
の構成例の回路図、第７図は従来例の回路図、第
８図は従来例の動作を示すベクトル図である。 １……信号入力端子、２……信号出力端子、３
……制御電圧の入力端子、４……分相器、５，６
……第１、第２の二重平衡型差動増幅器、７……
加算器、８……電圧電流変換器、９，１１……対
数変換手段、１０……円関数変換手段。
相回路として実施した場合の一実施例のブロツク
図、第２図は本発明の可変移相回路を電圧制御型
移相回路として実施した場合の一実施例の回路
図、第３図は差動電流の発生を説明するための回
路図、第４図は円関数変換手段の変換特性図、第
５図は本発明の可変移相回路の動作を示すベクト
ル図、第６図は本発明の可変移相回路の一部の他
の構成例の回路図、第７図は従来例の回路図、第
８図は従来例の動作を示すベクトル図である。 １……信号入力端子、２……信号出力端子、３
……制御電圧の入力端子、４……分相器、５，６
……第１、第２の二重平衡型差動増幅器、７……
加算器、８……電圧電流変換器、９，１１……対
数変換手段、１０……円関数変換手段。
Claims (1)
- 【特許請求の範囲】 １ 入力信号を互に90度の位相差を有する第１、
第２の２つの信号に分配して出力する分相器と、
前記した分相器からの第１の出力信号が入力信号
として供給される第１の二重平衡型差動増幅器
と、前記した分相器からの第２の出力信号が入力
信号として供給される第２の二重平衡型差動増幅
器と、前記した第１、第２の二重平衡型差動増幅
器のそれぞれの出力信号を加算して出力する加算
器と、制御入力を差動電流に変換する変換器と、
前記した変換器の出力電流を対数電圧に変換する
第１の対数変換手段と、前記した変換器の出力電
流を円関数に変換する円関数変換手段と、前記し
た円関数変換手段の出力電流を対数電圧に変換す
る第２の対数変換手段とを備え、前記した第１の
対数変換手段からの出力で前記した第１の二重平
衡型差動増幅器の利得を制御するとともに、前記
した第２の対数変換手段からの出力で前記した第
２の二重平衡型差動増幅器の利得を制御すること
により、前記した加算器から位相の制御された出
力信号を得るようにした可変移相回路。 ２ 前記した円関数変換手段として、入力電流を
基準電流に対して変化する差動電流に変換する手
段と、その差動電流がそれぞれ流れる２個のPN
接合と、前記の２個のPN接合の加算電圧がそれ
ぞれのベース間に印加されるとともに、互いのエ
ミツタが接続されたNPNトランジスタとPNPト
ランジスタとの直列接続回路とを備え、前記した
NPNトランジスタのコレクタとPNPトランジス
タのコレクタとの少なくとも一方から電流を出力
するように構成されているものを用いた特許請求
の範囲第１項記載の可変移相回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61124179A JPS62281506A (ja) | 1986-05-29 | 1986-05-29 | 可変移相回路 |
| KR1019870005152A KR900004765B1 (ko) | 1986-05-29 | 1987-05-25 | 가변 이상회로 |
| US07/054,939 US4737703A (en) | 1986-05-29 | 1987-05-27 | Variable phase shifting circuit |
| EP87304725A EP0247871B1 (en) | 1986-05-29 | 1987-05-28 | Variable phase shifting circuit |
| DE87304725T DE3785082T2 (de) | 1986-05-29 | 1987-05-28 | Variable Phasenverschiebungsschaltung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61124179A JPS62281506A (ja) | 1986-05-29 | 1986-05-29 | 可変移相回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62281506A JPS62281506A (ja) | 1987-12-07 |
| JPH0476528B2 true JPH0476528B2 (ja) | 1992-12-03 |
Family
ID=14878929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61124179A Granted JPS62281506A (ja) | 1986-05-29 | 1986-05-29 | 可変移相回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4737703A (ja) |
| EP (1) | EP0247871B1 (ja) |
| JP (1) | JPS62281506A (ja) |
| KR (1) | KR900004765B1 (ja) |
| DE (1) | DE3785082T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114382B2 (ja) * | 1986-11-18 | 1995-12-06 | 日本電気株式会社 | 携帯無線機用車載アダプタ− |
| US4808936A (en) * | 1988-03-25 | 1989-02-28 | Tektronix, Inc. | Continuously variable clock delay circuit |
| DE3828840A1 (de) * | 1988-08-25 | 1990-03-08 | Ant Nachrichtentech | Verfahren und schaltungsanordnung zur phasenverschiebung |
| US5317200A (en) * | 1991-09-30 | 1994-05-31 | Sony Corporation | Phase shift circuit apparatus |
| US5736840A (en) * | 1993-09-09 | 1998-04-07 | Kabushiki Kaisha Toshiba | Phase shifter and communication system using the phase shifter |
| JP3410776B2 (ja) * | 1993-09-09 | 2003-05-26 | 株式会社東芝 | 直交信号発生回路 |
| US5389886A (en) * | 1993-11-12 | 1995-02-14 | Northern Telecom Limited | Quadrature signals frequency doubler |
| US5705922A (en) * | 1995-03-30 | 1998-01-06 | The Whitaker Corporation | Terminator with voltage regulator |
| AT405584B (de) * | 1995-06-16 | 1999-09-27 | Johann W Kolar | Synchronisation der schaltzustandsänderungen parallelgeschalteter zweipunkt-stromgeregelter leistungselektronischer systeme bei definierter phasenversetzung |
| US5924890A (en) * | 1996-08-30 | 1999-07-20 | The Whitaker Corporation | Electrical connector having a virtual indicator |
| RU2273950C2 (ru) * | 2003-11-19 | 2006-04-10 | Новочеркасский военный институт связи | Устройство управления фазой колебаний |
| US7728576B1 (en) | 2004-01-07 | 2010-06-01 | The United States Of America As Represented By The Secretary Of The Air Force | Programmable multi-channel amplitude and phase shifting circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3056921A (en) * | 1959-02-17 | 1962-10-02 | Ryan Aeronautical Co | Variable frequency passive phase shifter |
| US3436647A (en) * | 1966-05-25 | 1969-04-01 | Honeywell Inc | Phase shifting control by phase comparison of signals |
| US3530365A (en) * | 1967-09-27 | 1970-09-22 | James A Peugh | Phase shifting network for producing a phase of any value from 0 to 360 |
| JPS5341025B2 (ja) * | 1972-09-22 | 1978-10-31 | ||
| JPS5533747Y2 (ja) * | 1975-04-14 | 1980-08-11 | ||
| US4039930A (en) * | 1976-08-12 | 1977-08-02 | General Electric Company | Remotely controlled phase shifting circuit |
-
1986
- 1986-05-29 JP JP61124179A patent/JPS62281506A/ja active Granted
-
1987
- 1987-05-25 KR KR1019870005152A patent/KR900004765B1/ko not_active Expired
- 1987-05-27 US US07/054,939 patent/US4737703A/en not_active Expired - Lifetime
- 1987-05-28 EP EP87304725A patent/EP0247871B1/en not_active Expired - Lifetime
- 1987-05-28 DE DE87304725T patent/DE3785082T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3785082D1 (de) | 1993-05-06 |
| EP0247871A3 (en) | 1989-08-16 |
| EP0247871B1 (en) | 1993-03-31 |
| KR900004765B1 (ko) | 1990-07-05 |
| JPS62281506A (ja) | 1987-12-07 |
| US4737703A (en) | 1988-04-12 |
| KR870011520A (ko) | 1987-12-24 |
| DE3785082T2 (de) | 1993-09-30 |
| EP0247871A2 (en) | 1987-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3857110A (en) | Voltage controlled oscillator with temperature compensating bias source | |
| US3893018A (en) | Compensated electronic voltage source | |
| US4288707A (en) | Electrically variable impedance circuit | |
| JPH0476528B2 (ja) | ||
| US5561392A (en) | Logarithmic amplifier employing cascaded full-wave rectifiers including emitter-coupled pairs with unbalanced emitter degeneration as logarithmic elements | |
| EP0196906B1 (en) | Automatic gain control detection circuit | |
| GB1573616A (en) | Electronic impedance devices | |
| US4362956A (en) | Absolute value circuit | |
| JPS59218036A (ja) | 位相比較回路 | |
| US5963092A (en) | High dynamic range low noise transconductance amplifier | |
| US4157493A (en) | Delta VBE generator circuit | |
| US5352944A (en) | Apparatus and method for producing a temperature-independent current signal in an automatic gain control circuit | |
| US5130567A (en) | Bipolar transistor arrangement with distortion compensation | |
| US6002291A (en) | Cubic type temperature function generator with adjustable parameters | |
| JPH0253961B2 (ja) | ||
| JPS624038B2 (ja) | ||
| GB2323728A (en) | Bipolar OTA based on hyperbolic function transformation | |
| US4230980A (en) | Bias circuit | |
| JP2809647B2 (ja) | 差動増幅器 | |
| JPH06232663A (ja) | 可変利得増幅器 | |
| JP3022594B2 (ja) | 調整可能な遅延を有する遅延回路 | |
| US4499429A (en) | Variable gain control circuit | |
| JPS624037B2 (ja) | ||
| JP2836339B2 (ja) | 定電圧発生回路 | |
| JPH0477329B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |