JPH0477992B2 - - Google Patents
Info
- Publication number
- JPH0477992B2 JPH0477992B2 JP17573584A JP17573584A JPH0477992B2 JP H0477992 B2 JPH0477992 B2 JP H0477992B2 JP 17573584 A JP17573584 A JP 17573584A JP 17573584 A JP17573584 A JP 17573584A JP H0477992 B2 JPH0477992 B2 JP H0477992B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- pad
- flip
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は磁気デイスク装置のパツド動作制御方
式に係り、特にパツド動作の特定データパターン
生成回路を設けることなく、データ記録／再生用
変復調回路の中でこのパツド動作用のデータを生
成するようにしたものである。
式に係り、特にパツド動作の特定データパターン
生成回路を設けることなく、データ記録／再生用
変復調回路の中でこのパツド動作用のデータを生
成するようにしたものである。
磁気デイスクにデータを記入する場合、そのデ
ータが媒体の１周全体に書込まれる場合はよい
が、書込みデータ量が短かい場合前のデータが残
る。通常、データの最後にECCが記入されるが、
ECCの後に前のデータが残存しているとこの残
存データも新らしく記入したデータ（新ECCも
含めて）であると誤読されては困るので、デバイ
ス内部のパツド動作で特定パタン（通常オール
「１」）を記入して前のデータが残らないようにす
る。この場合、磁気デイスクに書込むデータは、
２／７（2by7）符号で書込むのでこのパツド動作で
書込むパツドデータも2/7符号で書込むものであ
る。
ータが媒体の１周全体に書込まれる場合はよい
が、書込みデータ量が短かい場合前のデータが残
る。通常、データの最後にECCが記入されるが、
ECCの後に前のデータが残存しているとこの残
存データも新らしく記入したデータ（新ECCも
含めて）であると誤読されては困るので、デバイ
ス内部のパツド動作で特定パタン（通常オール
「１」）を記入して前のデータが残らないようにす
る。この場合、磁気デイスクに書込むデータは、
２／７（2by7）符号で書込むのでこのパツド動作で
書込むパツドデータも2/7符号で書込むものであ
る。
ここで2/7符号のデータは、第２図ａに示すデ
ータ語を同ｂに示すコード語に変換されるもので
あり、データ「11」は2/7符号では「1000」で示
されるものである。
ータ語を同ｂに示すコード語に変換されるもので
あり、データ「11」は2/7符号では「1000」で示
されるものである。
従来、この2/7符号を作成するために、第３図
に示す如く、2/7符号変調回路５０が使用され、
またパツドデータを書込むためにパツドデータ作
成回路６０を使用する。2/7符号変調回路５０に
より作成された2/7符号の書込みデータは書込み
保障回路７０を経由してデータ切換回路８０に伝
達され、前記パツドデータ作成回路６０により作
成された2/7符号のパツドデータはこれまたデー
タ切換回路８０に伝達される。データ切換回路８
０は例えばオア回路で構成され、通常のデータを
書込む場合には2/7符号変調回路５０から出力さ
れて書込み保障回路７０から出力されたデータが
データ切換回路８０より磁気デイスク用のライト
データとして出力される。そしてパツド動作の場
合にはパツドデータ作成回路６０から出力された
パツドデータがデータ切換回路８０よりライトデ
ータとして出力されることになる。
に示す如く、2/7符号変調回路５０が使用され、
またパツドデータを書込むためにパツドデータ作
成回路６０を使用する。2/7符号変調回路５０に
より作成された2/7符号の書込みデータは書込み
保障回路７０を経由してデータ切換回路８０に伝
達され、前記パツドデータ作成回路６０により作
成された2/7符号のパツドデータはこれまたデー
タ切換回路８０に伝達される。データ切換回路８
０は例えばオア回路で構成され、通常のデータを
書込む場合には2/7符号変調回路５０から出力さ
れて書込み保障回路７０から出力されたデータが
データ切換回路８０より磁気デイスク用のライト
データとして出力される。そしてパツド動作の場
合にはパツドデータ作成回路６０から出力された
パツドデータがデータ切換回路８０よりライトデ
ータとして出力されることになる。
ここで2/7符号変調回路５０の動作について説
明する。
明する。
この2/7符号変調回路５０はJKフリツプフロツ
プ（以下JKFFという）Ａ１，Ｂ１〜Ａ５，Ｂ
５、インバータ１０１、アンド回路１０２〜１０
４、オア回路１０５、インバータ１０６、アンド
回路１０７〜１０９、オア回路１１０、アンド回
路１１１，１１２、オア回路１１３等により構成
されている。
プ（以下JKFFという）Ａ１，Ｂ１〜Ａ５，Ｂ
５、インバータ１０１、アンド回路１０２〜１０
４、オア回路１０５、インバータ１０６、アンド
回路１０７〜１０９、オア回路１１０、アンド回
路１１１，１１２、オア回路１１３等により構成
されている。
JKFFA１，Ｂ１〜Ａ５，Ｂ５はライト・イネ
ーブル信号（Write Enable）が「０」のときＱ
が「１」、が「０」を固定的に出力する。
JKFFA１，Ａ２，Ａ３，Ａ４，Ａ５には、第４
図に示すクロツク（CLK）Ａが印加され、
JKFFB１，Ｂ２，Ｂ３，Ｂ４，Ｂ５には同じく
クロツク（CLK）Ｂが印加される。
ーブル信号（Write Enable）が「０」のときＱ
が「１」、が「０」を固定的に出力する。
JKFFA１，Ａ２，Ａ３，Ａ４，Ａ５には、第４
図に示すクロツク（CLK）Ａが印加され、
JKFFB１，Ｂ２，Ｂ３，Ｂ４，Ｂ５には同じく
クロツク（CLK）Ｂが印加される。
したがつてJKFFA１の入力端子Ｊにライトデ
ータ「11」が入力されたとき、この2/7符号変調
回路５０は次のように動作する。
ータ「11」が入力されたとき、この2/7符号変調
回路５０は次のように動作する。
(1) ライト・イネーブル信号（以下WENとい
う）が０のとき、前記の如く各JKFFA１，Ｂ
１〜Ａ５，Ｂ５のＱは「１」、は「０」を出
力しているので、アンド回路１０２，１０３及
び１０４はいずれも「０」を出力し、その結果
オア回路１０５も「０」を出力し、インバータ
１０６は「１」を出力する。
う）が０のとき、前記の如く各JKFFA１，Ｂ
１〜Ａ５，Ｂ５のＱは「１」、は「０」を出
力しているので、アンド回路１０２，１０３及
び１０４はいずれも「０」を出力し、その結果
オア回路１０５も「０」を出力し、インバータ
１０６は「１」を出力する。
(2) しかしライト・イネーブル信号WENがタイ
ミングt1で「１」になり、ライトデータ「11」
が連続的に入力されれば次のタイミングt2にて
JKFFA４のＱは「０」となり、タイミングt3
にてJKFFB４のＱは「０」になり、タイミン
グt4にてJKFFA５のＱは「０」となり、さら
にタイミングt5にてJKFFB５のＱは「０」と
なる。したがつてアンド回路１０４の出力は、
JKFFB４のＱが「０」の期間「１」を出力す
るので、これにもとづきオア回路１０５はタイ
ミングt3以降においてJKFFB４のＱが「０」
の時「１」を出力する。この場合ライトデータ
が「11」のためJKFFA１，Ｂ１〜Ａ３，Ｂ３
のＱは「１」、は「０」のためアンド回路１
０２，１０３，１０７，１０９は「０」を出力
する。
ミングt1で「１」になり、ライトデータ「11」
が連続的に入力されれば次のタイミングt2にて
JKFFA４のＱは「０」となり、タイミングt3
にてJKFFB４のＱは「０」になり、タイミン
グt4にてJKFFA５のＱは「０」となり、さら
にタイミングt5にてJKFFB５のＱは「０」と
なる。したがつてアンド回路１０４の出力は、
JKFFB４のＱが「０」の期間「１」を出力す
るので、これにもとづきオア回路１０５はタイ
ミングt3以降においてJKFFB４のＱが「０」
の時「１」を出力する。この場合ライトデータ
が「11」のためJKFFA１，Ｂ１〜Ａ３，Ｂ３
のＱは「１」、は「０」のためアンド回路１
０２，１０３，１０７，１０９は「０」を出力
する。
(3) ところで前記(2)に示した如く、ライドデータ
「11」が連続的に入力されたときタイミングt4
以降にJKFFA５のＱ出力は「０」、「１」状態
を繰返すことになり、このときJKFFA２，Ａ
３のＱ出力はそれぞれ「１」のため、結局アン
ド回路１０８は、第４図に示す如き「１」、
「０」を繰返し出力する。これをオア回路１１
０およびアンド回路１１１より出力させてオア
回路１１２より取り出し、第４図に示す如きサ
イクルの信号（CLKAB）によりサンプリング
して2/7符号（「11」に対しては「1000」）とし
て出力することができる。
「11」が連続的に入力されたときタイミングt4
以降にJKFFA５のＱ出力は「０」、「１」状態
を繰返すことになり、このときJKFFA２，Ａ
３のＱ出力はそれぞれ「１」のため、結局アン
ド回路１０８は、第４図に示す如き「１」、
「０」を繰返し出力する。これをオア回路１１
０およびアンド回路１１１より出力させてオア
回路１１２より取り出し、第４図に示す如きサ
イクルの信号（CLKAB）によりサンプリング
して2/7符号（「11」に対しては「1000」）とし
て出力することができる。
なお、ライトデータが「11」でなく、第２図
に示す他の場合も同様にしてそれに対応する2/
７符号を出力することができる。
に示す他の場合も同様にしてそれに対応する2/
７符号を出力することができる。
ところで従来の磁気デイスク装置はパツド動作
におけるデータの作成を円板状記録媒体の回転位
相同期信号（以下PLOクロツクという）を基準
に作成していた。また記録／再生データは、可変
周波数発振器回路（以下VFO回路という）より
の周波数を基にして作成したVFOクロツクを基
準に変復調され、データの作成が行われる。
におけるデータの作成を円板状記録媒体の回転位
相同期信号（以下PLOクロツクという）を基準
に作成していた。また記録／再生データは、可変
周波数発振器回路（以下VFO回路という）より
の周波数を基にして作成したVFOクロツクを基
準に変復調され、データの作成が行われる。
記録／再生は円板の回転位置信号であるインデ
ツクス信号を読取つた時点から開始し、次のイン
デツクス信号までの間で行なわれるが、記録書込
みデータが次のインデツクスの手前で終了した場
合、前記の如く、その書込みデータの終了点から
後、次のインデツクスまでパツド動作を行ない、
第３図に示すパツドデータ作成回路６０にコマン
ドPAD GATEを付与して、このパツドデータ作
成回路６０より特定データ（オール「１」）パタ
ンすなわちパツドデータを発生させてこれを書込
む。
ツクス信号を読取つた時点から開始し、次のイン
デツクス信号までの間で行なわれるが、記録書込
みデータが次のインデツクスの手前で終了した場
合、前記の如く、その書込みデータの終了点から
後、次のインデツクスまでパツド動作を行ない、
第３図に示すパツドデータ作成回路６０にコマン
ドPAD GATEを付与して、このパツドデータ作
成回路６０より特定データ（オール「１」）パタ
ンすなわちパツドデータを発生させてこれを書込
む。
しかるにこの動作において、VFOクロツクを
基準に作成した書込みデータと、PLOクロツク
を基準に作成したパツドデータとが切替わると
き、これらの基準クロツクの差による書き継ぎタ
イミングのいずれが発生し、古いデータが残るこ
とがあるため、再生時にこの残存データにもとづ
き悪影響を及ぼす可能性がある。
基準に作成した書込みデータと、PLOクロツク
を基準に作成したパツドデータとが切替わると
き、これらの基準クロツクの差による書き継ぎタ
イミングのいずれが発生し、古いデータが残るこ
とがあるため、再生時にこの残存データにもとづ
き悪影響を及ぼす可能性がある。
前記の如き問題点を改善するため、本発明のパ
ツド動作制御方式では、第１のクロツクにより動
作される複数のフリツプフロツプと第２のクロツ
クにより動作される複数のフリツプフロツプを交
互に接続するとともにその初段のフリツプフロツ
プに書込みデータが入力される第１のフリツプフ
ロツプ群と、第１のクロツクにより動作される複
数のフリツプフロツプと第２のクロツクにより動
作される複数のフリツプフロツプを交互に接続す
るとともにパツド動作を指示するパツド動作指示
信号が入力される第２のフリツプフロツプ群と、
前記第１のフリツプフロツプ群の出力信号及び第
２のフリツプフロツプ群の出力信号にもとづき2/
７符号が作成される2/7符号作成手段を有し、書込
みデータが伝達されたときこれにもとづき2/7符
号を作成するとともに、パツド動作指示信号が第
２のフリツプフロツプ群に入力されたとき前記2/
７符号作成手段によりパツドデータを出力するよ
うにしたことを特徴とする。
ツド動作制御方式では、第１のクロツクにより動
作される複数のフリツプフロツプと第２のクロツ
クにより動作される複数のフリツプフロツプを交
互に接続するとともにその初段のフリツプフロツ
プに書込みデータが入力される第１のフリツプフ
ロツプ群と、第１のクロツクにより動作される複
数のフリツプフロツプと第２のクロツクにより動
作される複数のフリツプフロツプを交互に接続す
るとともにパツド動作を指示するパツド動作指示
信号が入力される第２のフリツプフロツプ群と、
前記第１のフリツプフロツプ群の出力信号及び第
２のフリツプフロツプ群の出力信号にもとづき2/
７符号が作成される2/7符号作成手段を有し、書込
みデータが伝達されたときこれにもとづき2/7符
号を作成するとともに、パツド動作指示信号が第
２のフリツプフロツプ群に入力されたとき前記2/
７符号作成手段によりパツドデータを出力するよ
うにしたことを特徴とする。
本発明ではパツド動作時の特定パタンデータす
なわちパツドデータを、データ記録／再生用の変
復調回路内部で作成するために、基準クロツクを
同一にすることができるため、書込み動作からパ
ツド動作への切換えによるタイミングのずれがな
くなり、書きつぎ点が存在しないので信頼度の高
いパツド動作を実現できる。
なわちパツドデータを、データ記録／再生用の変
復調回路内部で作成するために、基準クロツクを
同一にすることができるため、書込み動作からパ
ツド動作への切換えによるタイミングのずれがな
くなり、書きつぎ点が存在しないので信頼度の高
いパツド動作を実現できる。
本発明の一実施例を第１図にもとづき、他図を
参照しつつ説明する。
参照しつつ説明する。
図中、第３図と同一符号部は同一部分を示し、
１０は2/7符号変調回路、１２０はオア回路であ
りゲート回路４０を構成する。このオア回路１２
０はライト・イネーブル信号WEN及びパツド動
作を指示するPAD Gate信号が印加され、この
PAD Gate信号「１」が印加されたときもライ
ト・イネーブル信号WENが「１」の場合と同様
の動作が行われる。
１０は2/7符号変調回路、１２０はオア回路であ
りゲート回路４０を構成する。このオア回路１２
０はライト・イネーブル信号WEN及びパツド動
作を指示するPAD Gate信号が印加され、この
PAD Gate信号「１」が印加されたときもライ
ト・イネーブル信号WENが「１」の場合と同様
の動作が行われる。
なお、アンド回路１０２，１０３，１０４およ
びオア回路１０５によりデコーダ２０を構成し、
アンド回路１０７，１０８，１０９、オア回路１
１０、アンド回路１１１，１１２およびオア回路
１１３により2/7符号回路３０を構成する。勿論
オア回路１１３の出力は、第３図の場合と同様
に、第４図に示すCLKAB信号によりサンプリン
グされるものである。したがつてJKFFA１の入
力端子にライトデータ「11」が入力されるとき、
前記第３図、第４図の例と全く同様に動作し、
「11」に対する2/7符号が得られる。他のライトデ
ータの場合も同様にしてそれに対応する2/7符号
が得られることになる。
びオア回路１０５によりデコーダ２０を構成し、
アンド回路１０７，１０８，１０９、オア回路１
１０、アンド回路１１１，１１２およびオア回路
１１３により2/7符号回路３０を構成する。勿論
オア回路１１３の出力は、第３図の場合と同様
に、第４図に示すCLKAB信号によりサンプリン
グされるものである。したがつてJKFFA１の入
力端子にライトデータ「11」が入力されるとき、
前記第３図、第４図の例と全く同様に動作し、
「11」に対する2/7符号が得られる。他のライトデ
ータの場合も同様にしてそれに対応する2/7符号
が得られることになる。
ところで磁気デイスクにデータを格納する場合
に、書込みデータ量が少なくてインデツクスの手
前で終了する場合、前記如くパツド動作が行われ
ることになり、第４図ｂに示す如く、このため
PAD Gate信号「１」がオア回路１２０により構
成されるゲート回路４０に出力される。
に、書込みデータ量が少なくてインデツクスの手
前で終了する場合、前記如くパツド動作が行われ
ることになり、第４図ｂに示す如く、このため
PAD Gate信号「１」がオア回路１２０により構
成されるゲート回路４０に出力される。
そして第４図のタイミングt1でWENは落ちて
「０」となるとJKFFA１，Ｂ１，Ａ２，Ｂ２，Ａ
３，Ｂ３はＱが「１」、が「０」を出力してい
る。したがつてアンド回路１０２，１０３，１０
４は「０」を出力する。
「０」となるとJKFFA１，Ｂ１，Ａ２，Ｂ２，Ａ
３，Ｂ３はＱが「１」、が「０」を出力してい
る。したがつてアンド回路１０２，１０３，１０
４は「０」を出力する。
いま、第４図のタイミングt1の時点で第１図に
おけるPAD Gate信号「１」がオア回路１２０に
印加されているので、JKFFA４，Ｂ４，Ａ５，
Ｂ５に対してはタイミングt1で、第４図ｂに示す
如く、WENが落ちても、WENが印加されたと
同一の状態となる。
おけるPAD Gate信号「１」がオア回路１２０に
印加されているので、JKFFA４，Ｂ４，Ａ５，
Ｂ５に対してはタイミングt1で、第４図ｂに示す
如く、WENが落ちても、WENが印加されたと
同一の状態となる。
したがつてタイミングt2では、オア回路１０５
から「０」が出力されているためJKFFA４のＱ
は「０」となりタイミングt3ではJKFFB４のＱ
が「０」となる。そのために、JKFFA４，Ｂ４，
Ａ５，Ｂ５は結局は第４図ａに示した如く、Ａ
４，Ｂ４，Ａ５，Ｂ５に示す状態を繰返すことに
なり、オア回路１０５及びアンド回路１０８から
第４図ａに示す状態の信号が出力され第３図の場
合と同様に、オア回路１１３の出力をCLKABで
サンプリングすることにより2/7符号のオール
「１」である「1000」が連続出力され、これがパ
ツドデータとして書込み保障回路７０より出力さ
れる。
から「０」が出力されているためJKFFA４のＱ
は「０」となりタイミングt3ではJKFFB４のＱ
が「０」となる。そのために、JKFFA４，Ｂ４，
Ａ５，Ｂ５は結局は第４図ａに示した如く、Ａ
４，Ｂ４，Ａ５，Ｂ５に示す状態を繰返すことに
なり、オア回路１０５及びアンド回路１０８から
第４図ａに示す状態の信号が出力され第３図の場
合と同様に、オア回路１１３の出力をCLKABで
サンプリングすることにより2/7符号のオール
「１」である「1000」が連続出力され、これがパ
ツドデータとして書込み保障回路７０より出力さ
れる。
このように本発明によれば、JKFFA１，Ｂ１
〜Ａ３，Ｂ３により構成されるシフトレジスタ、
JKFFA４，Ｂ４，Ａ５，Ｂ５により構成される
シフトレジスタを使用し、これらのシフトレジス
タを構成するJKFFのプリセツト端子に入力され
るライト・イネーブル信号、またはライト・イネ
ーブル信号とPAD Gate信号のプリセツト信号に
より2/7符号変調回路を制御し、データ記録時の
書込みデータと、パツド動作時のパツドデータの
作成とを共用して行えるようにした。そのため、
従来のようにパツドデータ作成回路やデータ切換
回路を使用する必要がないのでハード量を節約す
ることができるのみならず、同一のVFOによる
クロツクで書込み制御とパツド動作とを切換える
ことができるので、データ切換時のタイミングず
れをなくし、したがつて古い残存データのないパ
ツド動作を行わせることができる。
〜Ａ３，Ｂ３により構成されるシフトレジスタ、
JKFFA４，Ｂ４，Ａ５，Ｂ５により構成される
シフトレジスタを使用し、これらのシフトレジス
タを構成するJKFFのプリセツト端子に入力され
るライト・イネーブル信号、またはライト・イネ
ーブル信号とPAD Gate信号のプリセツト信号に
より2/7符号変調回路を制御し、データ記録時の
書込みデータと、パツド動作時のパツドデータの
作成とを共用して行えるようにした。そのため、
従来のようにパツドデータ作成回路やデータ切換
回路を使用する必要がないのでハード量を節約す
ることができるのみならず、同一のVFOによる
クロツクで書込み制御とパツド動作とを切換える
ことができるので、データ切換時のタイミングず
れをなくし、したがつて古い残存データのないパ
ツド動作を行わせることができる。
本発明ではパツド動作時の特定パターンデータ
を、データ記録時の変調回路である可変語長一定
比率データ符号（RLL）回路内部で共用作成し、
同じ符号化したデータで書込むため、基準クロツ
クを同一とすることができる。そのため、データ
記録からパツド動作への切換りにおいてタイミン
グのずれを生ずることがない、信頼度の高いもの
を提供するのみならず、特定のパツドデータ作成
回路等を不要とするため回路を小型化することが
できる。
を、データ記録時の変調回路である可変語長一定
比率データ符号（RLL）回路内部で共用作成し、
同じ符号化したデータで書込むため、基準クロツ
クを同一とすることができる。そのため、データ
記録からパツド動作への切換りにおいてタイミン
グのずれを生ずることがない、信頼度の高いもの
を提供するのみならず、特定のパツドデータ作成
回路等を不要とするため回路を小型化することが
できる。
第１図は本発明の一実施例構成図、第２図は2/
７符号説明図、第３図は従来の回路構成図、第４
図は従来および本発明の動作説明図である。 図中、１０は2/7符号変調回路、２０はデコー
ダ、３０は2/7符号作成回路、４０はゲート回路、
５０は従来の2/7符号変調回路、６０はパツドデ
ータ作成回路、７０は書込み保障回路、８０はデ
ータ切換回路を示す。
７符号説明図、第３図は従来の回路構成図、第４
図は従来および本発明の動作説明図である。 図中、１０は2/7符号変調回路、２０はデコー
ダ、３０は2/7符号作成回路、４０はゲート回路、
５０は従来の2/7符号変調回路、６０はパツドデ
ータ作成回路、７０は書込み保障回路、８０はデ
ータ切換回路を示す。
Claims (1)
- １ 第１のクロツクにより動作される複数のフリ
ツプフロツプと第２のクロツクにより動作される
複数のフリツプフロツプを交互に接続するととも
にその初段のフリツプフロツプに書込みデータが
入力される第１のフリツプフロツプ群と、第１の
クロツクにより動作される複数のフリツプフロツ
プと第２のクロツクにより動作される複数のフリ
ツプフロツプを交互に接続するとともにパツド動
作を指示するパツド動作指示信号が入力される第
２のフリツプフロツプ群と、前記第１のフリツプ
フロツプ群の出力信号及び第２のフリツプフロツ
プ群の出力信号にもとづき2/7符号が作成される
２／７符号作成手段を有し、書込みデータが伝達さ
れたときこれにもとづき2/7符号を作成するとと
もに、パツド動作指示信号が第２のフリツプフロ
ツプ群に入力されたとき前記2/7符号作成手段に
よりパツドデータを出力するようにしたことを特
徴とするパツド動作制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17573584A JPS6154077A (ja) | 1984-08-23 | 1984-08-23 | パツド動作制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17573584A JPS6154077A (ja) | 1984-08-23 | 1984-08-23 | パツド動作制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6154077A JPS6154077A (ja) | 1986-03-18 |
| JPH0477992B2 true JPH0477992B2 (ja) | 1992-12-09 |
Family
ID=16001325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17573584A Granted JPS6154077A (ja) | 1984-08-23 | 1984-08-23 | パツド動作制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6154077A (ja) |
-
1984
- 1984-08-23 JP JP17573584A patent/JPS6154077A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6154077A (ja) | 1986-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3488662A (en) | Binary magnetic recording with information-determined compensation for crowding effect | |
| KR100335727B1 (ko) | 데이타 기록 재생 방법 및 그 장치 | |
| KR920002576B1 (ko) | 데이타 기록시스템에서의 어드레스 마크발생방법 및 그 장치 | |
| JPS6117273A (ja) | 回転形磁気記録装置 | |
| JP2592054B2 (ja) | データ記録方法 | |
| JPH036694B2 (ja) | ||
| JPH0477992B2 (ja) | ||
| US3688286A (en) | Digital data recording and reproducing system | |
| JPS6362826B2 (ja) | ||
| JPS6361812B2 (ja) | ||
| RU2042218C1 (ru) | Устройство для цифровой магнитной записи информации на видеомагнитофоне | |
| JP3010643B2 (ja) | １―７ｒｌｌ変調方式エンコーダ回路 | |
| JPS59223911A (ja) | ギヤツプ変復調方式 | |
| JP2613893B2 (ja) | ライトデータ取込み回路 | |
| JPS6126975A (ja) | 光デイスク制御装置 | |
| JPS63316366A (ja) | 光学式デ−タファイル装置 | |
| JP3462896B2 (ja) | Ｅｆｍ信号用同期信号発生器 | |
| JPS6348109B2 (ja) | ||
| JPS63211170A (ja) | デイスク複写装置 | |
| JPH0426954A (ja) | データ記録装置 | |
| JPH05259849A (ja) | クロック信号切替回路 | |
| JPS62146072A (ja) | 画像デ−タ記録再生装置 | |
| JPH01229404A (ja) | 磁気記録装置 | |
| JPH06176303A (ja) | 磁気ディスク装置の書込回路 | |
| JPS6348107B2 (ja) |