JPH0479421A - 可変長符号化装置および可変長復号化装置 - Google Patents
可変長符号化装置および可変長復号化装置Info
- Publication number
- JPH0479421A JPH0479421A JP2190062A JP19006290A JPH0479421A JP H0479421 A JPH0479421 A JP H0479421A JP 2190062 A JP2190062 A JP 2190062A JP 19006290 A JP19006290 A JP 19006290A JP H0479421 A JPH0479421 A JP H0479421A
- Authority
- JP
- Japan
- Prior art keywords
- state
- variable length
- state transition
- length code
- holding means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は音声、画像、データその他の情報信号を可変長
符号化して符号列を発生する可変長符号化装置および可
変長符号化された符号列を復号化する可変長復号化装置
に関する。
符号化して符号列を発生する可変長符号化装置および可
変長符号化された符号列を復号化する可変長復号化装置
に関する。
（従来の技術）
可変長符号化は、音声、画像、データ等の情報信号を符
号化する場合、これらの情報信号が持つ統計的性質を利
用して、発生確率の高い情報に短い初号を、発生確率の
低い情報に長い符号を割り当てて情報量を圧縮する符号
化方式である。
号化する場合、これらの情報信号が持つ統計的性質を利
用して、発生確率の高い情報に短い初号を、発生確率の
低い情報に長い符号を割り当てて情報量を圧縮する符号
化方式である。
例えば画像の場合、隣接する画素の相関が高いために隣
接する画素の差分の値は０付近に集中する。そこで、差
分の絶対値の小さいものに短い符号を、大きいものに長
い符号をそれぞれ割り当てることにより、情報量を圧縮
する。また、ファクシミリ画像のような２値画像の場合
、白の続く長さと黒の続く長さを符号化しくランレング
ス符号化）、発生確率の高いラン長に短い初号を発生確
率の低いラン長に長い符号をそれぞれ割り当てることに
より、情報量を圧縮する。
接する画素の差分の値は０付近に集中する。そこで、差
分の絶対値の小さいものに短い符号を、大きいものに長
い符号をそれぞれ割り当てることにより、情報量を圧縮
する。また、ファクシミリ画像のような２値画像の場合
、白の続く長さと黒の続く長さを符号化しくランレング
ス符号化）、発生確率の高いラン長に短い初号を発生確
率の低いラン長に長い符号をそれぞれ割り当てることに
より、情報量を圧縮する。
このような符号長を可変とした符号化を行う可変長符号
化装置は、一般に第１５図に示されるように、符号化す
べき情報信号と可変長符号とを対応付けた可変長符号テ
ーブルを予め記憶した可変長ＲＯＭ （読み出し専用メ
モリ）と、語長ＲＯＭとシフトレジスタおよび語長カウ
ンタを用いて構成される。
化装置は、一般に第１５図に示されるように、符号化す
べき情報信号と可変長符号とを対応付けた可変長符号テ
ーブルを予め記憶した可変長ＲＯＭ （読み出し専用メ
モリ）と、語長ＲＯＭとシフトレジスタおよび語長カウ
ンタを用いて構成される。
第１５図において、入力端子１０１にはｎビットのディ
ジタルデータからなる情報信号が入力され、入力端子１
０２にはロードパルスＬＤが入力される。情報信号は可
変長ＲＯＭ１０Ｂおよび語長ＲＯＭ１０４により可変長
符号およびにビットの語長データに変換され、ロードパ
ルスＬＤによりシフトレジスター０５および語長カウン
ター０６にそれぞれロードされる。語長カウンター０６
はロードされた語長データのディジタル値を初期値とし
てカウントダウンを行い、その内容が０になるとカウン
トを停止する。語長カウンター０６において語長データ
がロードされてから値が０になるまでの期間、出力端子
１０８の出力０１号ＶＤは“Ｌ“であり、この間シフト
レジスタ１０５から１１１力端子１０７に可変長符号化
されたデータが現れることを指示する。
ジタルデータからなる情報信号が入力され、入力端子１
０２にはロードパルスＬＤが入力される。情報信号は可
変長ＲＯＭ１０Ｂおよび語長ＲＯＭ１０４により可変長
符号およびにビットの語長データに変換され、ロードパ
ルスＬＤによりシフトレジスター０５および語長カウン
ター０６にそれぞれロードされる。語長カウンター０６
はロードされた語長データのディジタル値を初期値とし
てカウントダウンを行い、その内容が０になるとカウン
トを停止する。語長カウンター０６において語長データ
がロードされてから値が０になるまでの期間、出力端子
１０８の出力０１号ＶＤは“Ｌ“であり、この間シフト
レジスタ１０５から１１１力端子１０７に可変長符号化
されたデータが現れることを指示する。
この従来の可変長符号化装置は、ＲＯＭの出力か多ビッ
トになるという問題がある。例えば可変長符号の最大７
０号長か２０ビットで、入力の情報信号がｎ＝８ビット
のデータとすれば、語長カウンタ１０６の出力は１（−
５ビット必要であるから、可変長ＲＯＭ１０３と語長Ｒ
ＯＭ１０４を合わせてアドレス入力がｎ−８ビットで、
出力が２５ビットでなければならず、８ビット出力のＲ
ＯＭが４個必要となる。また、このようにＲＯＭ出力が
多ビットであることに加えて、多ビットのシフトレジス
タ１０５やカウンタ１０６が必要であり、回路規模が大
きくなる。
トになるという問題がある。例えば可変長符号の最大７
０号長か２０ビットで、入力の情報信号がｎ＝８ビット
のデータとすれば、語長カウンタ１０６の出力は１（−
５ビット必要であるから、可変長ＲＯＭ１０３と語長Ｒ
ＯＭ１０４を合わせてアドレス入力がｎ−８ビットで、
出力が２５ビットでなければならず、８ビット出力のＲ
ＯＭが４個必要となる。また、このようにＲＯＭ出力が
多ビットであることに加えて、多ビットのシフトレジス
タ１０５やカウンタ１０６が必要であり、回路規模が大
きくなる。
一力、＋ｊＪ麦長石号を復号化する可変長復号化装置は
、一般に第１６図に示されるようにシフＩ・レジスタと
、可変長符号と復号値とを対応付すて記憶したＲＯＭお
よび語長カウンタを用いて（ＩＸ１成される。
、一般に第１６図に示されるようにシフＩ・レジスタと
、可変長符号と復号値とを対応付すて記憶したＲＯＭお
よび語長カウンタを用いて（ＩＸ１成される。
第１６図において、入力端子２０１には可変長初号列が
入力され、入力端子２０２には可変長符号列の最初のタ
イミングでリセットパルスが入力される。リセットパル
スによりゲート２０３を介して語長カウンタ２０４はリ
セットされ、可変長符号列が入力端子２０１に１個入力
される毎にクロックφによりカウントアツプする。可変
長符号化はシフトレジスタ２０５にシリアルに入力され
、１ビットずつシフトされる。語長カウンタ２０４から
出力されるｌ（ビットの語長データと、シフトされた可
変長符号列は並列にＲＯＭ２０６にアドレス入力として
与えられる。ＲＯＭ ２ （１６は可変長？〕号と復号
値とを対応付けた可変長符号テーブルを記憶しており、
シフトレジスタ２０５の出力の上から語長分たけ取った
符号列か可変長？コ号テーブルにあれば、その時の復号
値と、負論理の一致パルスＶＤを出力する。一致パルス
ＶＤはラッチ２０７でラッチされ、ｈＨ力端子２０９よ
り１１−１力される。また、一致パルスＶＤによりＲＯ
Ｍ２０６から出力される復号値がラッチ２０８でラッチ
され、出力端子２１０より出力される。
入力され、入力端子２０２には可変長符号列の最初のタ
イミングでリセットパルスが入力される。リセットパル
スによりゲート２０３を介して語長カウンタ２０４はリ
セットされ、可変長符号列が入力端子２０１に１個入力
される毎にクロックφによりカウントアツプする。可変
長符号化はシフトレジスタ２０５にシリアルに入力され
、１ビットずつシフトされる。語長カウンタ２０４から
出力されるｌ（ビットの語長データと、シフトされた可
変長符号列は並列にＲＯＭ２０６にアドレス入力として
与えられる。ＲＯＭ ２ （１６は可変長？〕号と復号
値とを対応付けた可変長符号テーブルを記憶しており、
シフトレジスタ２０５の出力の上から語長分たけ取った
符号列か可変長？コ号テーブルにあれば、その時の復号
値と、負論理の一致パルスＶＤを出力する。一致パルス
ＶＤはラッチ２０７でラッチされ、ｈＨ力端子２０９よ
り１１−１力される。また、一致パルスＶＤによりＲＯ
Ｍ２０６から出力される復号値がラッチ２０８でラッチ
され、出力端子２１０より出力される。
一致パルスＶＤはゲー１−２０３を介して語長カウンタ
２０４にも供給され、語長カウンタ２０４をリセツー・
する。
２０４にも供給され、語長カウンタ２０４をリセツー・
する。
この従来の可変長復号化装置においては、ＲＯＭ ２０
６として大容量のものを必要とする。
６として大容量のものを必要とする。
例えば先と同様にＩＩＪ変長符号の最大？〕号長が２０
ビットであり、復号値（情報信号）がｎ−８ピツＩ・の
データとすれば、語長カウンタ２０４の出力はに一５ビ
ット必要であるから、ＲＯＭ２０６はアドレス入力が２
０＋５＝２５ビットで、出力が復号値の８ビットに一致
パルスＶＤの１ビットを加えた９ビットであり、実に３
２ＭＸ９ビットもの大容量が必要となる。
ビットであり、復号値（情報信号）がｎ−８ピツＩ・の
データとすれば、語長カウンタ２０４の出力はに一５ビ
ット必要であるから、ＲＯＭ２０６はアドレス入力が２
０＋５＝２５ビットで、出力が復号値の８ビットに一致
パルスＶＤの１ビットを加えた９ビットであり、実に３
２ＭＸ９ビットもの大容量が必要となる。
（発明が解決しようとする課題）
上述したように、従来の可変長符号化装置および可変長
復号化装置では、可変長符号テープルをＲＯＭに記憶し
ておくため、出力が多ビットないし大容量のＲＯＭが必
要となり、回路規模が極めて非常に大きくなるという問
題かあった。
復号化装置では、可変長符号テープルをＲＯＭに記憶し
ておくため、出力が多ビットないし大容量のＲＯＭが必
要となり、回路規模が極めて非常に大きくなるという問
題かあった。
本発明は、従来より小規模のハードウェアで実現できる
可変長ね帰化装置および可変長復号化装置を提供するこ
とを目的とする。
可変長ね帰化装置および可変長復号化装置を提供するこ
とを目的とする。
［発明の構成コ
（課題を解決するための手段）
本発明の可変長？〕号化装置は、状態保持手段と、この
状態保持手段の現在の状態に対応して、予め定められた
状態遷移に従い遷移すべき次の状態と１ビットのデータ
とを出力する状態遷移手段と、符号化すべき情報信号が
入力される旬に状態保持手段に情報信号の値に対応した
状態を入力する手段と、情報信号が入力されない期間中
に、状態遷移手段から出力される状態を状態保持手段に
フィードバックする手段とを具備し、状態遷移手段が状
態遷移する毎に、前記データとして情報信号に対応した
可変長符号を１１′１力するように構成される。
状態保持手段の現在の状態に対応して、予め定められた
状態遷移に従い遷移すべき次の状態と１ビットのデータ
とを出力する状態遷移手段と、符号化すべき情報信号が
入力される旬に状態保持手段に情報信号の値に対応した
状態を入力する手段と、情報信号が入力されない期間中
に、状態遷移手段から出力される状態を状態保持手段に
フィードバックする手段とを具備し、状態遷移手段が状
態遷移する毎に、前記データとして情報信号に対応した
可変長符号を１１′１力するように構成される。
符号化すべき情報信号と可変長符号とを対応付けた可変
長符号テーブルを複数個用いた可変長符号化装置におい
ては、複数個の可変長符号テーブルの中から、次に使用
する可変長符号テーブルを決定し、状態遷移手段では状
態保持手段の現在の状態に対応して、上記のように決定
された可変長テーブルについて予め定められた状態遷移
に従い、遷移すべき次の状態と１ビットのデータを出力
する。
長符号テーブルを複数個用いた可変長符号化装置におい
ては、複数個の可変長符号テーブルの中から、次に使用
する可変長符号テーブルを決定し、状態遷移手段では状
態保持手段の現在の状態に対応して、上記のように決定
された可変長テーブルについて予め定められた状態遷移
に従い、遷移すべき次の状態と１ビットのデータを出力
する。
一方、本発明の可変長復号化装置は、状態保持手段と、
この状態保持手段の現在の状態と復号化すべき可変長符
号とに対応して、予め定められた状態遷移に従い遷移す
べき次の状態と１ビットの区切り信号とを出力する状態
遷移手段と、復号化すべき可変長符号の区切り毎に状態
保持手段を所定の状態に設定する手段と、状態遷移手段
から所定の状態が出力された時、その状態を状態保持手
段にフィードバックする手段とを具備し、状態遷移手段
が区切り信号反転時に、前記データとして可変長符号の
復号値を出力するように構成される。
この状態保持手段の現在の状態と復号化すべき可変長符
号とに対応して、予め定められた状態遷移に従い遷移す
べき次の状態と１ビットの区切り信号とを出力する状態
遷移手段と、復号化すべき可変長符号の区切り毎に状態
保持手段を所定の状態に設定する手段と、状態遷移手段
から所定の状態が出力された時、その状態を状態保持手
段にフィードバックする手段とを具備し、状態遷移手段
が区切り信号反転時に、前記データとして可変長符号の
復号値を出力するように構成される。
可変長符号テーブルを複数個用いて符号化された可変長
符号を復号化する可変長復号化装置ｉ′においては、複
数個の可変長拘号テーブルの中から、符号化に使用され
た可変長符号テーブルを決定し、状態遷移手段では状態
保持手段の現在の状態に対応して、上記のように決定さ
れた可変長テーブルについて予め定められた状態遷移に
従い、遷移すべき次の状態と区切り信号とを出力する。
符号を復号化する可変長復号化装置ｉ′においては、複
数個の可変長拘号テーブルの中から、符号化に使用され
た可変長符号テーブルを決定し、状態遷移手段では状態
保持手段の現在の状態に対応して、上記のように決定さ
れた可変長テーブルについて予め定められた状態遷移に
従い、遷移すべき次の状態と区切り信号とを出力する。
（作用）
本発明では状態遷移を用いて可変長符号またはその復号
値を逐次出力する構成としたことにより、状態遷移手段
にＲＯＭを用いる場合、状態の総数分だけのアドレス入
力があればよく、ＲＯＭの容量は可変長符号テーブルを
ＲＯＭ 化した従来の装置に比較して遥かに小さくなる
。
値を逐次出力する構成としたことにより、状態遷移手段
にＲＯＭを用いる場合、状態の総数分だけのアドレス入
力があればよく、ＲＯＭの容量は可変長符号テーブルを
ＲＯＭ 化した従来の装置に比較して遥かに小さくなる
。
例えば符号化装置において出力する可変長符号の最大石
号長が２０ビット、初号化すべき情相信号が８ビットの
データとすれば、情報信号の値の総数は２５６個である
から、状態の総数としては５１２程度あればよいので、
ＲＯＭはアドレス入力が９ビット、出力が１１ビット（
可変長符号出力と有効信号を含む）でよい。
号長が２０ビット、初号化すべき情相信号が８ビットの
データとすれば、情報信号の値の総数は２５６個である
から、状態の総数としては５１２程度あればよいので、
ＲＯＭはアドレス入力が９ビット、出力が１１ビット（
可変長符号出力と有効信号を含む）でよい。
一方、復帰化装置においては、復号化すべき可変長符号
の最大符号長が２０ビット、復号値の総数が２５６個と
すると、状態の総数としては５１２程度あればよ＜１．
ＲＯＭの容量は５１２Ｘ９ビットでよい。
の最大符号長が２０ビット、復号値の総数が２５６個と
すると、状態の総数としては５１２程度あればよ＜１．
ＲＯＭの容量は５１２Ｘ９ビットでよい。
また、状態遷移手段は組合せ論理回路で実現することも
可能となる。
可能となる。
（実施例）
以下、図面を参照して本発明の詳細な説明する。
第１図は本発明に係る可変長符号化装置の一実施例を示
すブロック図である。この可変長符号化装置は、セレク
タ１３と、状態保持手段であるレジスタ１４と、状態遷
移手段であるＲＯＭ１５とにより構成される。入力端子
１１には符号化すべき情報信号が入力され、入力端子１
２にはロードパルスＬＤが入力される。セレクタ１３は
クロックφにより動作し、ロードパルスＬＤが与えられ
ている間、入力端子１１に入力された情報信号を選択し
、それ以外のときＲＯＭ１５から出力される状態信号を
選択する。レジスタ１４はセレクタ］３で選択された信
号を状態信号として保持する。
すブロック図である。この可変長符号化装置は、セレク
タ１３と、状態保持手段であるレジスタ１４と、状態遷
移手段であるＲＯＭ１５とにより構成される。入力端子
１１には符号化すべき情報信号が入力され、入力端子１
２にはロードパルスＬＤが入力される。セレクタ１３は
クロックφにより動作し、ロードパルスＬＤが与えられ
ている間、入力端子１１に入力された情報信号を選択し
、それ以外のときＲＯＭ１５から出力される状態信号を
選択する。レジスタ１４はセレクタ］３で選択された信
号を状態信号として保持する。
ＲＯＭ１５は例えばアドレス入力が４ビット、出力が６
ビットであり、レジスタ１４に保持されている状態信号
をアドレス入力として、次に遷移すべき状態信号を下位
４ビットデータとして出力するととともに、出力端子１
６に可変長符号を示す符号ビットを出力し、出力端子１
６から符号ビットとして可変長符号が有効に出力されて
いる期間を示す１ビットの出力信号ＶＤを出力端子１７
に出力する。
ビットであり、レジスタ１４に保持されている状態信号
をアドレス入力として、次に遷移すべき状態信号を下位
４ビットデータとして出力するととともに、出力端子１
６に可変長符号を示す符号ビットを出力し、出力端子１
６から符号ビットとして可変長符号が有効に出力されて
いる期間を示す１ビットの出力信号ＶＤを出力端子１７
に出力する。
次に、この可変長符号化装置の動作を説明する。第２図
は可変長符号テーブルの例であり、第３図は第２図に従
って符号化を行うための状態遷移図、第４図は第３図の
状態遷移図に基づ＜ ＲＯＭＩ ５の内容を示している
。また、第５図は入力端子１１に“０１２３“という情
報信号が入力された時のタイミング図である。但し、情
報信号（入力値）は例えば４ビットパラレルのディジタ
ルデータで表現されているものとする。
は可変長符号テーブルの例であり、第３図は第２図に従
って符号化を行うための状態遷移図、第４図は第３図の
状態遷移図に基づ＜ ＲＯＭＩ ５の内容を示している
。また、第５図は入力端子１１に“０１２３“という情
報信号が入力された時のタイミング図である。但し、情
報信号（入力値）は例えば４ビットパラレルのディジタ
ルデータで表現されているものとする。
まず、入力端子１１に情報信号の最初の値“０”か入力
されたタイミングにおいて、ロードパルスＬＤによりセ
レクタ１３で情報信号が選択され、レジスタ１４に現在
の状態信号として“０”が保持される。これによりＲＯ
Ｍ１５のアドレス入力が“０”になる。このときＲＯＭ
１５から出力端子１６に可変長符号を示す符号ビットと
して“１”が出力されるとともに、出力端子１７への出
力信号ＶＤが符号ビットが有効であることを示す“Ｏ”
となる。また、ＲＯＭ１５から“Ｏ”の次の状態信号と
して“１５″が出力され、情報信号の次の値が入力され
る前にセレクタ１３を介してレジスタ１４にフィードバ
ックされ、ＲＯＭ１５のアドレス入力が“１５”となる
。これによって出力信号ＶＤが“１”となり、情報信号
の最初の値についての可変長符号化が終了したことを指
示する。
されたタイミングにおいて、ロードパルスＬＤによりセ
レクタ１３で情報信号が選択され、レジスタ１４に現在
の状態信号として“０”が保持される。これによりＲＯ
Ｍ１５のアドレス入力が“０”になる。このときＲＯＭ
１５から出力端子１６に可変長符号を示す符号ビットと
して“１”が出力されるとともに、出力端子１７への出
力信号ＶＤが符号ビットが有効であることを示す“Ｏ”
となる。また、ＲＯＭ１５から“Ｏ”の次の状態信号と
して“１５″が出力され、情報信号の次の値が入力され
る前にセレクタ１３を介してレジスタ１４にフィードバ
ックされ、ＲＯＭ１５のアドレス入力が“１５”となる
。これによって出力信号ＶＤが“１”となり、情報信号
の最初の値についての可変長符号化が終了したことを指
示する。
この指示に従い、入力端子１１に情報信号の次の値“１
”が入力され、セレクタ１３を介してレジスタ１４に保
持される。これによりＲＯＭＩ ５のアドレス入力が“
１”となり、ＲＯＭ １．５から出力端子１６に可変長
符号を示す符号ビットとしてまず“０”が出力されると
もに、出力信号ＶＤが“０”となり、またパ１”の次の
状態信号として“０“が出力される。状態信号“０”は
セレクタ１３を介してレジスタ１４にフィードバックさ
れ、ＲＯＭ１５のアドレス入力が０”となるため、ＲＯ
ＭＩ ５がら出力端子１６に可変長符号として“１”が
出力されるともに、出力信号ＶＤが“０”となり、また
“Ｏ”の次の状態信号として“１５″が出力される。こ
の状態信号“１５”がセレクタ１３を介してレジスタ１
４にフィードバックされることによって出力信号ＶＤが
“１”となり、情報信号の次の値についての可変長符号
化が終了したことを指示する。すなわち、この場合の可
変長符号用力は“０１”となる。以下、同様にして第３
図に示した状態遷移図に従って可変長符号化が行われる
。
”が入力され、セレクタ１３を介してレジスタ１４に保
持される。これによりＲＯＭＩ ５のアドレス入力が“
１”となり、ＲＯＭ １．５から出力端子１６に可変長
符号を示す符号ビットとしてまず“０”が出力されると
もに、出力信号ＶＤが“０”となり、またパ１”の次の
状態信号として“０“が出力される。状態信号“０”は
セレクタ１３を介してレジスタ１４にフィードバックさ
れ、ＲＯＭ１５のアドレス入力が０”となるため、ＲＯ
ＭＩ ５がら出力端子１６に可変長符号として“１”が
出力されるともに、出力信号ＶＤが“０”となり、また
“Ｏ”の次の状態信号として“１５″が出力される。こ
の状態信号“１５”がセレクタ１３を介してレジスタ１
４にフィードバックされることによって出力信号ＶＤが
“１”となり、情報信号の次の値についての可変長符号
化が終了したことを指示する。すなわち、この場合の可
変長符号用力は“０１”となる。以下、同様にして第３
図に示した状態遷移図に従って可変長符号化が行われる
。
第６図は本発明に係る可変長符号化装置の他の実施例で
あり、状態遷移手段として第１図のＲＯＭ１５に代えて
、ＡＮＤ、ＯＲゲーＩ・、インバータ等を組合せた組合
せ論理回路２１を用いたものである。レジスタ２２は第
１図のレジスタ１４に相当するものであり、この場合は
組合せ論理回路２］が第１図のセレクタ１３の機能を持
っているため、レジスタ２２は組合せ論理回路２１の状
態信号入出力の間に直接挿入されている。
あり、状態遷移手段として第１図のＲＯＭ１５に代えて
、ＡＮＤ、ＯＲゲーＩ・、インバータ等を組合せた組合
せ論理回路２１を用いたものである。レジスタ２２は第
１図のレジスタ１４に相当するものであり、この場合は
組合せ論理回路２］が第１図のセレクタ１３の機能を持
っているため、レジスタ２２は組合せ論理回路２１の状
態信号入出力の間に直接挿入されている。
′＠７図は本発明に係る可変長Ｒ帰化装置のさらに別の
実施例であり、複数の可変長符号テーブルを用いたｉ１
■変艮ね帰化装置である。この実施例では二つの組合せ
論理回路３３．３４が用いられる。
実施例であり、複数の可変長符号テーブルを用いたｉ１
■変艮ね帰化装置である。この実施例では二つの組合せ
論理回路３３．３４が用いられる。
第１の組合せ論理回路３３は、使用する可変長テーブル
を決定するためのもので、入力端子３１に入力されるリ
セット信号により初期状態にリセットされ、複数の可変
長符号テーブルから初期のテーブル番号を決定して出力
する。第２の組合せ論理回路３４は複数の可変長？η号
テーブルの各々について状態遷移が予め定められており
、基本的な機能は第１図のＲＯＭ １５または第６図の
組合せ論理回路２１と同様であり、第１の組合せ論理回
路３３で決定された可変長符号テーブルに対応した状態
遷移図に従って可変長符号化を行う。第１の組合せ論理
回路３３は、次にどのような情報信号を符号化するかを
決定するための条件が入力端子３２から与えられ、定め
られた規則に従ってテーブル番号を出力してゆく。
を決定するためのもので、入力端子３１に入力されるリ
セット信号により初期状態にリセットされ、複数の可変
長符号テーブルから初期のテーブル番号を決定して出力
する。第２の組合せ論理回路３４は複数の可変長？η号
テーブルの各々について状態遷移が予め定められており
、基本的な機能は第１図のＲＯＭ １５または第６図の
組合せ論理回路２１と同様であり、第１の組合せ論理回
路３３で決定された可変長符号テーブルに対応した状態
遷移図に従って可変長符号化を行う。第１の組合せ論理
回路３３は、次にどのような情報信号を符号化するかを
決定するための条件が入力端子３２から与えられ、定め
られた規則に従ってテーブル番号を出力してゆく。
なお、第７図の組合せ論理回路３３．３４をＲＯＭに置
き換えて構成することも可能である。
き換えて構成することも可能である。
次に、可変長復号化装置の実施例について説］８
明する。
第８図は本発明に係る可変長復号化装置の一実施例を示
すブロック図である。この可変長復号化装置は、ゲート
回路４３と、セレクタ４４と、状態保持手段であるレジ
スタ４５と、状態遷移手段であるＲＯＭ４６と、ラッチ
４７゜４８により構成される。入力端子４１には復号化
すべき可変長符号が入力され、入力端子４２にはリセッ
Ｉ・パルスが入力される。セレクタ４４はゲート回路４
３の出力がセレクト信号ＳＥＬとして与えられ、状態“
１５“に相当する信号（ディジタルデータ）およびＲＯ
Ｍ４６から出力される状態信号のいずれかを選択する。
すブロック図である。この可変長復号化装置は、ゲート
回路４３と、セレクタ４４と、状態保持手段であるレジ
スタ４５と、状態遷移手段であるＲＯＭ４６と、ラッチ
４７゜４８により構成される。入力端子４１には復号化
すべき可変長符号が入力され、入力端子４２にはリセッ
Ｉ・パルスが入力される。セレクタ４４はゲート回路４
３の出力がセレクト信号ＳＥＬとして与えられ、状態“
１５“に相当する信号（ディジタルデータ）およびＲＯ
Ｍ４６から出力される状態信号のいずれかを選択する。
レジスタ４５はタロツクφにより動作し、セレクタ４４
で選択された信号を状態信号として保持する。
で選択された信号を状態信号として保持する。
ＲＯＭ４６は入力端子４１に入力された可変長符号のビ
ットがアドレス入力のＭＳＢ（最上位ビット）に与えら
れ、レジスタ４５に保持されている状態信号がアドレス
入力の下位４ピツトに与えられることにより、次の状態
信号を下位４ビットとして出力し、さらに可変長符号の
区切りを示す区切り信号をＭＳＢとして出力する。ラッ
チ４７はＲＯＭ４６の下位４ビット出力を区切り信号が
“Ｏ”のときクロックφによりラッチし、出力端子４９
に復号値を出力する。
ットがアドレス入力のＭＳＢ（最上位ビット）に与えら
れ、レジスタ４５に保持されている状態信号がアドレス
入力の下位４ピツトに与えられることにより、次の状態
信号を下位４ビットとして出力し、さらに可変長符号の
区切りを示す区切り信号をＭＳＢとして出力する。ラッ
チ４７はＲＯＭ４６の下位４ビット出力を区切り信号が
“Ｏ”のときクロックφによりラッチし、出力端子４９
に復号値を出力する。
ラッチ４８はＲＯＭ４６のＭＳＢ出力をクロックφによ
りラッチし、出力端子５０に出力端子４９から復号値が
出力されている期間を示す出力信号ＶＤを出力する。
りラッチし、出力端子５０に出力端子４９から復号値が
出力されている期間を示す出力信号ＶＤを出力する。
次に、この可変長復号化装置の動作を説明する。なお、
入力の可変長符号は第２図に示した符号とする。第９図
は復号化を行うための状態遷移図、第１０図は第３図の
状態遷移図に基づ＜ＲＯＭ１５の入出力関係を示してい
る。また、第１１図は入力端子４１に １０１０００００００１００１．０” という可変長符号列が入力された時のタイミング図であ
る。
入力の可変長符号は第２図に示した符号とする。第９図
は復号化を行うための状態遷移図、第１０図は第３図の
状態遷移図に基づ＜ＲＯＭ１５の入出力関係を示してい
る。また、第１１図は入力端子４１に １０１０００００００１００１．０” という可変長符号列が入力された時のタイミング図であ
る。
まず、最初入力端子４２にリセットパルスが入力される
ことにより、セレクタ４４て状態信号“１５”が選択さ
れ、レジスタ４５に現在の状態信号として“１５”が保
持されることにより、ＲＯＭ４６のアドレス入力の下位
４ビットが“１５″にセットされる。
ことにより、セレクタ４４て状態信号“１５”が選択さ
れ、レジスタ４５に現在の状態信号として“１５”が保
持されることにより、ＲＯＭ４６のアドレス入力の下位
４ビットが“１５″にセットされる。
この状態で入力端子４１に上記の可変長符号列の第１ビ
ット目（“１”）が入力されると、ＲＯＭ４６のアドレ
ス入力のＭＳＢが１″となるため、ＲＯＭ４６の下位４
ビット出力は“０”となり、またＭＳＢ出力も可変長符
号の区切りであることを示す“０“となる。ＲＯＭ４６
のＭＳＢ出力が“Ｏ”になると、ラッチ４７がイネーブ
ル状態となり、この時の下位４ビット出力″０１がラッ
チ４７にラッチされ、復号値として”Ｏ“が出力端子４
つより出力される。この時、ＩＪＪ力端子５０への出力
信号ＶＤが、出力端子４９より復号値が出力されている
ことを示すＯ”となる。また、ＲＯＭ４６のＭＳＢ出力
が“０”になると、ゲート回路４３を介してセレクト信
号ＳＥＬが反転し、状態信号“１５”が選択されてレジ
スタ４５に保持されることにより、ＲＯ’Ｍ４６のアド
レス入力の下位４ビットが“１５“にセットされる。
ット目（“１”）が入力されると、ＲＯＭ４６のアドレ
ス入力のＭＳＢが１″となるため、ＲＯＭ４６の下位４
ビット出力は“０”となり、またＭＳＢ出力も可変長符
号の区切りであることを示す“０“となる。ＲＯＭ４６
のＭＳＢ出力が“Ｏ”になると、ラッチ４７がイネーブ
ル状態となり、この時の下位４ビット出力″０１がラッ
チ４７にラッチされ、復号値として”Ｏ“が出力端子４
つより出力される。この時、ＩＪＪ力端子５０への出力
信号ＶＤが、出力端子４９より復号値が出力されている
ことを示すＯ”となる。また、ＲＯＭ４６のＭＳＢ出力
が“０”になると、ゲート回路４３を介してセレクト信
号ＳＥＬが反転し、状態信号“１５”が選択されてレジ
スタ４５に保持されることにより、ＲＯ’Ｍ４６のアド
レス入力の下位４ビットが“１５“にセットされる。
この状態で、可変長符号列の第２ビット目（Ｏ”）が入
力され、ＲＯＭ４６のアドレス入力のＭＳＢが“０”に
なると、ＲＯＭ４６の下位４ビット出力は“１１”とな
る。次に、可変長符号列の第３ビット１」（“１”）が
入力されると、ＲＯＭ４６の下位４ビット出力は１１”
から“１”へ移行するとともに、ＭＳＢ出力も可変長符
号の区切りであることを示す“０”となる。従って、こ
の下位４ビット出力″１”がラッチ４７にラッチされ、
復号値として出力端子４９より出力され、また出力端子
５０の出力信号ＶＤが出力端子４９より復号値が出力さ
れていることを示す“０″となる。
力され、ＲＯＭ４６のアドレス入力のＭＳＢが“０”に
なると、ＲＯＭ４６の下位４ビット出力は“１１”とな
る。次に、可変長符号列の第３ビット１」（“１”）が
入力されると、ＲＯＭ４６の下位４ビット出力は１１”
から“１”へ移行するとともに、ＭＳＢ出力も可変長符
号の区切りであることを示す“０”となる。従って、こ
の下位４ビット出力″１”がラッチ４７にラッチされ、
復号値として出力端子４９より出力され、また出力端子
５０の出力信号ＶＤが出力端子４９より復号値が出力さ
れていることを示す“０″となる。
以下、同様にして第９図に示した状態遷移図に従って可
変長復号化が行われる。
変長復号化が行われる。
第１２図は本発明に係る可変長復号化装置の他の実施例
であり、状態遷移手段として第８図のＲＯＭ４６に代え
て、ＡＮＤ ＯＲゲート、インバータ等を組合せた組
合せ論理回路５１を用いたものである。レジスタ５２は
第８図のレジスタ４５に相当するものであり、この場合
は組合せ論理回路５１が第８図のセレクタ４５の機能を
持っているため、レジスタ５２は組合せ論理回路５１の
状態信号人出力の間に直接挿入されている。
であり、状態遷移手段として第８図のＲＯＭ４６に代え
て、ＡＮＤ ＯＲゲート、インバータ等を組合せた組
合せ論理回路５１を用いたものである。レジスタ５２は
第８図のレジスタ４５に相当するものであり、この場合
は組合せ論理回路５１が第８図のセレクタ４５の機能を
持っているため、レジスタ５２は組合せ論理回路５１の
状態信号人出力の間に直接挿入されている。
第１３図は第１２図の組合せ論理回路５１の論理式の例
であり、第９図の状態遷移図を実現する場合について示
したものである。
であり、第９図の状態遷移図を実現する場合について示
したものである。
第１４図は本発明に係る可変長復号化装置のさらに別の
実施例であり、第７図のように複数の可変長ｎ号テーブ
ルを用いて符号化された可変長符号のための可変長復号
化装置である。この実施例では二つの組合せ論理回路６
１．６２か用いられる。
実施例であり、第７図のように複数の可変長ｎ号テーブ
ルを用いて符号化された可変長符号のための可変長復号
化装置である。この実施例では二つの組合せ論理回路６
１．６２か用いられる。
第１の絹合汁論理回路６１は、入力端子４２に入力され
るリセット信号により初期状態にリセットされ、複数の
可変長ｒ号テーブルから初期のテーブル番号を決定して
、ラッチ６３６４を介して出力端子６５に出力する。第
２の組合せ論理回路６２は複数の可変長符号テーブルの
各々について状態遷移が予め定められており、基本的な
機能は第８図のＲＯＭ４６または第１２図の絹合せ論理
回路５１と同様であり、第１の組合せ論理回路６１で決
定された可変長符号テーブルの状態遷移図に従って可変
長復号化を行う。第１の組合せ論理回路６１は、復号値
から定められた規則に従ってテーブル番号を出力してゆ
く。
るリセット信号により初期状態にリセットされ、複数の
可変長ｒ号テーブルから初期のテーブル番号を決定して
、ラッチ６３６４を介して出力端子６５に出力する。第
２の組合せ論理回路６２は複数の可変長符号テーブルの
各々について状態遷移が予め定められており、基本的な
機能は第８図のＲＯＭ４６または第１２図の絹合せ論理
回路５１と同様であり、第１の組合せ論理回路６１で決
定された可変長符号テーブルの状態遷移図に従って可変
長復号化を行う。第１の組合せ論理回路６１は、復号値
から定められた規則に従ってテーブル番号を出力してゆ
く。
なお、第１４図の組合せ論理回路６１．６２をＲＯＭに
置き換えて構成することも可能である。
置き換えて構成することも可能である。
［発明の効果］
以上説明したように、本発明によれば状態遷移手段を用
いて可変長符号やその復号値を決定する構成としたこと
により、ＲＯＭを用いる場合でも従来の装置に比較して
遥かに小容量のＲＯＭを用いて可変長符号化装置および
可変長復号化装置を実現することができる。
いて可変長符号やその復号値を決定する構成としたこと
により、ＲＯＭを用いる場合でも従来の装置に比較して
遥かに小容量のＲＯＭを用いて可変長符号化装置および
可変長復号化装置を実現することができる。
また、ＲＯＭを用いずに組合せ論理回路で構成すること
もでき、ＬＳＩで回路を実現する場合、ゲート数が少な
くて済み、ＬＳＩ化が容易である。
もでき、ＬＳＩで回路を実現する場合、ゲート数が少な
くて済み、ＬＳＩ化が容易である。
第１図は本発明に係る可変長符号化装置の一実施例を示
すブロック図、第２図は可変長符号テーブルの例を示す
図、第３図は同実施例において第２図に従い可変長符号
化を行うための状態遷移図、第４図は第１図におけるＲ
ＯＭの入出力を示す図、第５図は同実施例の動作を示す
タイミング図、第６図および第７図は本発明に係る可変
長符号化装置の他の実施例を示すブロック図、第８図は
本発明に係る可変長復号化装置の一実施例を示すブロッ
ク図、第９図は同実施例において第２図の可変長７１号
を復号化するための状態遷移図、第１０図は第８図にお
けるＲＯＭの人出力を示す図、第１１図は同実施例の動
作を示すタイミング図、第１２図は本発明に係る可変長
復号化装置の他の実施例を示すブロック図、第１３図は
第１２図における組合せ論理回路の論理式を示す図、第
１４図は本発明に係る可変長復号化装置のさらに別の実
施例を示すブロック図、第１５図は従来の可変長７″１
号化装置のブロック図、第１６図は従来の可変長符号化
装置のブロック図である。 １４．２２，４５．５２・・・レジスタ（状態保持手段
） １５．４６・・・ＲＯＭ （状態遷移手段）２１．
３４，５１．６２・・・組合せ論理回路（状態遷移手段
） ３３．６１・・・組合せ論理回路 （テーブル決定手段）
すブロック図、第２図は可変長符号テーブルの例を示す
図、第３図は同実施例において第２図に従い可変長符号
化を行うための状態遷移図、第４図は第１図におけるＲ
ＯＭの入出力を示す図、第５図は同実施例の動作を示す
タイミング図、第６図および第７図は本発明に係る可変
長符号化装置の他の実施例を示すブロック図、第８図は
本発明に係る可変長復号化装置の一実施例を示すブロッ
ク図、第９図は同実施例において第２図の可変長７１号
を復号化するための状態遷移図、第１０図は第８図にお
けるＲＯＭの人出力を示す図、第１１図は同実施例の動
作を示すタイミング図、第１２図は本発明に係る可変長
復号化装置の他の実施例を示すブロック図、第１３図は
第１２図における組合せ論理回路の論理式を示す図、第
１４図は本発明に係る可変長復号化装置のさらに別の実
施例を示すブロック図、第１５図は従来の可変長７″１
号化装置のブロック図、第１６図は従来の可変長符号化
装置のブロック図である。 １４．２２，４５．５２・・・レジスタ（状態保持手段
） １５．４６・・・ＲＯＭ （状態遷移手段）２１．
３４，５１．６２・・・組合せ論理回路（状態遷移手段
） ３３．６１・・・組合せ論理回路 （テーブル決定手段）
Claims (4)
- （１）状態保持手段と、 この状態保持手段の現在の状態に対応して、予め定めら
れた状態遷移に従い遷移すべき次の状態と１ビットのデ
ータとを出力する状態遷移手段と、 符号化すべき情報信号が入力される毎に前記状態保持手
段に情報信号の値に対応した状態を入力する手段と、 前記情報信号が入力されない期間中に、前記状態遷移手
段から出力される状態を前記状態保持手段にフィードバ
ックする手段とを具備し、前記状態遷移手段が状態遷移
する毎に、前記データとして前記情報信号に対応した可
変長符号を出力することを特徴とする可変長符号化装置
。 - （２）符号化すべき情報信号と可変長符号とを対応付け
た可変長符号テーブルを複数個用いた可変長符号化装置
において、 前記複数個の可変長符号テーブルの中から、次に使用す
る可変長符号テーブルを決定するテーブル決定手段と、 状態保持手段と、 この状態保持手段の現在の状態に対応して、前記テーブ
ル決定手段で決定された可変長テーブルについて予め定
められた状態遷移に従い遷移すべき次の状態と１ビット
のデータとを出力する状態遷移手段と、 符号化すべき情報信号が入力される毎に前記状態保持手
段に情報信号の値に対応した状態を入力する手段と、 前記情報信号が入力されない期間中に、前記状態遷移手
段から出力される状態を前記状態保持手段にフィードバ
ックする手段とを具備し、前記状態遷移手段が状態遷移
する毎に、前記データとして前記情報信号に対応した可
変長符号を出力することを特徴とする可変長符号化装置
。 - （３）状態保持手段と、 この状態保持手段の現在の状態と復号化すべき可変長符
号とに対応して、予め定められた状態遷移に従い遷移す
べき次の状態と１ビットの区切り信号とを出力する状態
遷移手段と、 復号化すべき可変長符号の区切り毎に前記状態保持手段
を所定の状態に設定する手段と、前記状態遷移手段から
所定の状態が出力された時、その状態を前記状態保持手
段にフィードバックする手段とを具備し、 前記状態遷移手段が前記区切り信号の反転時に、前記可
変長符号の復号値を出力することを特徴とする可変長復
号化装置。 - （４）可変長符号と復号値とを対応付けた可変長符号テ
ーブルを複数個用いて符号化された可変長符号を復号化
する可変長復号化装置において、 前記複数個の可変長符号テーブルの中から、符号化に使
用された可変長符号テーブルを決定するテーブル決定手
段と、 状態保持手段と、 この状態保持手段の現在の状態に対応して、前記テーブ
ル決定手段で決定された可変長テーブルについて予め定
められた状態遷移に従い遷移すべき次の状態と１ビット
の区切り信号とを出力する状態遷移手段と、 復号化すべき可変長符号の区切り毎に前記状態保持手段
を所定の状態に設定する手段と、前記状態遷移手段から
所定の状態が出力された時、その状態を前記状態保持手
段にフィードバックする手段とを具備し、 前記状態遷移手段が前記区切り信号の反転時に、前記可
変長符号の復号値を出力することを特徴とする可変長復
号化装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2190062A JPH0479421A (ja) | 1990-07-18 | 1990-07-18 | 可変長符号化装置および可変長復号化装置 |
| US07/729,545 US5304995A (en) | 1990-07-18 | 1991-07-15 | Variable lengthcoding apparatus and variable length decoding apparatus |
| DE69125424T DE69125424T2 (de) | 1990-07-18 | 1991-07-18 | Vorrichtung zur variablen Längenkodierung und Vorrichtung zur variablen Längendekodierung |
| EP91306536A EP0467678B1 (en) | 1990-07-18 | 1991-07-18 | Variable length coding apparatus and variable length decoding apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2190062A JPH0479421A (ja) | 1990-07-18 | 1990-07-18 | 可変長符号化装置および可変長復号化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0479421A true JPH0479421A (ja) | 1992-03-12 |
Family
ID=16251715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2190062A Pending JPH0479421A (ja) | 1990-07-18 | 1990-07-18 | 可変長符号化装置および可変長復号化装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5304995A (ja) |
| EP (1) | EP0467678B1 (ja) |
| JP (1) | JPH0479421A (ja) |
| DE (1) | DE69125424T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10475674B2 (en) | 2015-03-25 | 2019-11-12 | SCREEN Holdings Co., Ltd. | Light irradiation type heat treatment apparatus and method for manufacturing heat treatment apparatus |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5220325A (en) * | 1991-03-28 | 1993-06-15 | At&T Bell Laboratories | Hierarchical variable length decoder for digital video data |
| US5857088A (en) * | 1991-10-24 | 1999-01-05 | Intel Corporation | System for configuring memory space for storing single decoder table, reconfiguring same space for storing plurality of decoder tables, and selecting one configuration based on encoding scheme |
| TW219416B (ja) * | 1992-03-10 | 1994-01-21 | Sony Co Ltd | |
| GB2268666B (en) * | 1992-06-24 | 1996-03-20 | Sony Broadcast & Communication | Serial data decoding |
| JP3428039B2 (ja) * | 1992-06-30 | 2003-07-22 | ソニー株式会社 | 同期信号検出器、同期信号検出方法及び復号化装置 |
| US5226082A (en) * | 1992-07-02 | 1993-07-06 | At&T Bell Laboratories | Variable length decoder |
| DE69332253T2 (de) * | 1992-10-13 | 2003-04-17 | Nec Corp., Tokio/Tokyo | Dekodierschaltung für Huffman-Codes |
| JP3127655B2 (ja) * | 1993-03-22 | 2001-01-29 | ソニー株式会社 | 変調装置及び復調装置 |
| US5615020A (en) * | 1993-05-13 | 1997-03-25 | Keith; Michael | System and method for fast huffman decoding |
| KR100186915B1 (ko) * | 1994-07-13 | 1999-05-01 | 모리시다 요이치 | 디지털 부호화 장치 및 디지털 부호 복호화 장치 |
| KR0152038B1 (ko) * | 1994-10-17 | 1998-10-15 | 김광호 | 상대 주소를 이용한 가변장 복호화 장치 |
| US5793896A (en) * | 1995-03-23 | 1998-08-11 | Intel Corporation | Ordering corrector for variable length codes |
| US5748790A (en) * | 1995-04-05 | 1998-05-05 | Intel Corporation | Table-driven statistical decoder |
| US5646618A (en) * | 1995-11-13 | 1997-07-08 | Intel Corporation | Decoding one or more variable-length encoded signals using a single table lookup |
| US5848195A (en) * | 1995-12-06 | 1998-12-08 | Intel Corporation | Selection of huffman tables for signal encoding |
| US5821887A (en) * | 1996-11-12 | 1998-10-13 | Intel Corporation | Method and apparatus for decoding variable length codes |
| ATE288150T1 (de) * | 1998-03-18 | 2005-02-15 | Koninkl Philips Electronics Nv | Datenvorhersage in einem übertragungssystem |
| ITMI20012795A1 (it) * | 2001-12-24 | 2003-06-24 | St Microelectronics Srl | Circuito di codifica binaria |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU482164B2 (en) * | 1972-11-13 | 1975-05-15 | Lm ERICSSON PTY. LTD | TIME DIVISION MULTIPLEXED Specification DIGITAL SWITCHING APPARATUS V |
| US4099257A (en) * | 1976-09-02 | 1978-07-04 | International Business Machines Corporation | Markov processor for context encoding from given characters and for character decoding from given contexts |
| US4177456A (en) * | 1977-02-10 | 1979-12-04 | Hitachi, Ltd. | Decoder for variable-length codes |
| US4161757A (en) * | 1977-06-01 | 1979-07-17 | Litton Systems, Inc. | Facsimile system |
| US4396906A (en) * | 1980-10-31 | 1983-08-02 | Sri International | Method and apparatus for digital Huffman encoding |
| US4413251A (en) * | 1981-07-16 | 1983-11-01 | International Business Machines Corporation | Method and apparatus for generating a noiseless sliding block code for a (1,7) channel with rate 2/3 |
| US4463344A (en) * | 1981-12-31 | 1984-07-31 | International Business Machines Corporation | Method and apparatus for generating a noiseless sliding block code for a (2,7) channel with rate 1/2 |
| JPS5937773A (ja) * | 1982-08-26 | 1984-03-01 | Canon Inc | ランレングス符号復号装置 |
| US4568916A (en) * | 1983-11-14 | 1986-02-04 | Bahgat Osama A E H | Variable word length encoder |
| US4800441A (en) * | 1986-02-28 | 1989-01-24 | Kabushiki Kaisha Toshiba | Binary data compression and expansion processing apparatus |
| JPS63117564A (ja) * | 1986-11-05 | 1988-05-21 | Mitsubishi Electric Corp | ハフマン符号化装置 |
| US4862167A (en) * | 1987-02-24 | 1989-08-29 | Hayes Microcomputer Products, Inc. | Adaptive data compression method and apparatus |
| WO1991006153A1 (en) * | 1989-10-06 | 1991-05-02 | Zoran Corporation | Huffman data string decompression apparatus and method |
-
1990
- 1990-07-18 JP JP2190062A patent/JPH0479421A/ja active Pending
-
1991
- 1991-07-15 US US07/729,545 patent/US5304995A/en not_active Expired - Fee Related
- 1991-07-18 EP EP91306536A patent/EP0467678B1/en not_active Expired - Lifetime
- 1991-07-18 DE DE69125424T patent/DE69125424T2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10475674B2 (en) | 2015-03-25 | 2019-11-12 | SCREEN Holdings Co., Ltd. | Light irradiation type heat treatment apparatus and method for manufacturing heat treatment apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0467678A2 (en) | 1992-01-22 |
| DE69125424T2 (de) | 1997-11-06 |
| EP0467678A3 (en) | 1992-10-14 |
| DE69125424D1 (de) | 1997-05-07 |
| EP0467678B1 (en) | 1997-04-02 |
| US5304995A (en) | 1994-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5181031A (en) | Method and apparatus for decoding huffman codes by detecting a special class | |
| US5304995A (en) | Variable lengthcoding apparatus and variable length decoding apparatus | |
| JP3285354B2 (ja) | 最大値探索回路 | |
| Lee et al. | $2^{n} $ pattern run-length for test data compression | |
| JPH07177039A (ja) | ハフマン符号化復号化装置 | |
| WO2017183117A1 (ja) | Ａ／ｄ変換器、固体撮像装置、固体撮像装置の駆動方法及び電子機器 | |
| JP3621512B2 (ja) | ディジタル情報符号化装置、ディジタル情報復号化装置、ディジタル情報符号化・復号化装置、ディジタル情報符号化方法、及びディジタル情報復号化方法 | |
| KR870008446A (ko) | 2진 데이타 압축·신장 처리 장치 | |
| JPS60140981A (ja) | 符号語システムのデジタル符号語を復号する方法および装置 | |
| US7197721B2 (en) | Weight compression/decompression system | |
| JPS60140982A (ja) | デジタル符号語を検出する方法および装置 | |
| JPH09298668A (ja) | ディジタル情報符号化装置、ディジタル情報復号化装置、ディジタル情報符号化・復号化装置、ディジタル情報符号化方法、及びディジタル情報復号化方法 | |
| US5091910A (en) | Information processing device | |
| KR100429737B1 (ko) | 업/다운 그레이코드 카운터 및 이 카운터를 구비한 고체상이미지센서 | |
| JP3159349B2 (ja) | 加算デコード装置 | |
| US6611211B2 (en) | Data mask coding | |
| JP7493062B1 (ja) | メモリシステム、復号回路、及び符号化データ生成方法 | |
| JPH09246990A (ja) | 可変長符号復号化器 | |
| JPH08167855A (ja) | ハフマン復号化回路 | |
| JPH08316847A (ja) | 可変長符号の復号装置 | |
| US7079054B2 (en) | V.42bis standalone hardware accelerator and architecture of construction | |
| JP2966437B2 (ja) | ラン長符号符号化回路 | |
| JPH04183172A (ja) | 圧縮符号の復号回路 | |
| JP2833743B2 (ja) | Ｍｈ符号復号器 | |
| KR860001344B1 (ko) | 가변어장(Variable-Word-Length) 데이타 코우드용 디지탈 데이타 코우드 변환회로 |