JPH0480352A - Sputtering system - Google Patents

Sputtering system

Info

Publication number
JPH0480352A
JPH0480352A JP19114790A JP19114790A JPH0480352A JP H0480352 A JPH0480352 A JP H0480352A JP 19114790 A JP19114790 A JP 19114790A JP 19114790 A JP19114790 A JP 19114790A JP H0480352 A JPH0480352 A JP H0480352A
Authority
JP
Japan
Prior art keywords
plate
electrode
chamber
insulating film
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19114790A
Other languages
Japanese (ja)
Inventor
Yukiyasu Sugano
菅野 幸保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19114790A priority Critical patent/JPH0480352A/en
Publication of JPH0480352A publication Critical patent/JPH0480352A/en
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To prevent the electrostatic breakage of a deposition preventive plate and to prevent the contamination with dust by previously forming an insulating film in a specified thickness on the plate arranged along the inner wall as the counter electrode to an electrode to be supplied with a high-frequency wave in a treating chamber. CONSTITUTION:An electrode 8 to be supplied with a high-frequency wave and a deposition preventive plate 10 arranged along the inner wall 9 (chamber wall) of the etching chamber to be used as the counter electrode to the electrode 8 are provided in the etching chamber 2 to constitute a sputtering system A, and an insulating film 21 is previously formed in a specified thickness on the plate 10. Consequently, the capacity of a capacitor formed by the plate 10, insulting film 21 and charge accumulating part (a) is lowered, and the amt. of the plasma charge to be accumulated is decreased. Accordingly, the electrostatic breakage (unnecessary discharge) due to the accumulation of the plasma charge in the plate 10 in sputtering is prevented, and the contamination with dust resulting from the unnecessary discharge is suppressed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、処理室内において、高周波放電と不活性ガス
を使用してイオンによるスパッタ効果によりプラズマエ
ツチングを行なうスパッタ装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a sputtering apparatus that performs plasma etching by the sputtering effect of ions using high frequency discharge and inert gas in a processing chamber.

〔発明の概要〕[Summary of the invention]

本発明は、処理室内に、高周波が供給される電極と、対
向電極となる処理室内壁に沿って配された防着板を有し
てなるスパッタ装置において、上記防着板に予め絶縁膜
を所定の厚みに形成して構成することにより、スパッタ
処理時における防着板へのプラズマ電荷の蓄積による静
電破壊(不要放電)を防止して、その不要放電によるダ
スト汚染を抑制するようにしたものである。
The present invention provides a sputtering apparatus comprising an electrode to which a high frequency is supplied in a processing chamber and an anti-adhesion plate disposed along the wall of the processing chamber, which serves as a counter electrode. By forming and configuring it to a predetermined thickness, it is possible to prevent electrostatic damage (unnecessary discharge) due to the accumulation of plasma charge on the adhesion prevention plate during sputtering processing, and to suppress dust contamination caused by the unnecessary discharge. It is something.

〔従来の技術〕[Conventional technology]

一般に、半導体素子のMによる多層配線においては、第
3図に示すように、下層のM配線(31)と上層のM配
線(二点鎖線で示す) (32)の電気的接続をとるた
めに、下層のM配線(31)上の層間絶縁膜(Sin2
膜) (33)にコンタクトホール(34)を開口した
のち、上層配線用のM膜(32)を堆積するわけだが、
そのM膜(32)を堆積する直前に予めアルゴンガス等
の高周波プラズマにより、下層のM配線(31)上の自
然酸化膜(M203=50人) (35)をエツチング
除去するという手法が用いられている。この手法は通常
、逆スパツタエツチング又は高周波エッチクリーニング
と呼ばれる。尚、この第3図において、(36)はシリ
コン基板、(37)は5in2膜である。
Generally, in multi-layer wiring using M in semiconductor devices, as shown in Fig. 3, in order to establish an electrical connection between the lower layer M wiring (31) and the upper layer M wiring (indicated by a chain double-dashed line) (32), , an interlayer insulating film (Sin2) on the lower layer M wiring (31)
After opening a contact hole (34) in (33), an M film (32) for upper layer wiring is deposited.
Immediately before depositing the M film (32), a method is used in which the natural oxide film (M203 = 50) (35) on the underlying M wiring (31) is etched away using high-frequency plasma such as argon gas. ing. This technique is commonly referred to as reverse sputter etching or radio frequency etch cleaning. In FIG. 3, (36) is a silicon substrate, and (37) is a 5in2 film.

この高周波エッチクリーニングは、第4図で示すような
スパッタ装置(B)  で行なわれる。
This high frequency etch cleaning is performed using a sputtering device (B) as shown in FIG.

このスパッタ装置(B)  は、図示する如く、処理室
(41)内に、高周波電源(42)と接続され、上面に
ウェハ(43)が載置される電極(44)を有してなり
、処理室内壁(チェンバー壁) (45)自体が上記電
極(44)の対向電極となるように構成されている。尚
、(46)はアルゴンガス導入口、(47)は排気口で
ある。
As shown in the figure, this sputtering apparatus (B) has an electrode (44) in a processing chamber (41) connected to a high frequency power source (42) and on which a wafer (43) is placed. The inner wall of the processing chamber (chamber wall) (45) itself is configured to serve as a counter electrode to the electrode (44). Note that (46) is an argon gas inlet, and (47) is an exhaust port.

高周波エッチクリーニングを行なう場合は、電極(44
)に高周波を印加することにより、処理室(41)内に
プラズマを発生させ、このプラズマ発生領域(P)内に
おいて、アルゴンガスをアルゴンイオン(Ar”)  
とプラズマ電荷(電子)に解離し、このうち、アルゴン
イオン(Ar”)が電界による加速作用に伴って、ウェ
ハ(43)をたたき、ウェハ(43)上に形成されてい
る5in2膜(33)の表面の一部並びにM層(31〉
上のM2O3膜(35)を衝撃除去するというものであ
る。そして、上記エツチング時に除去された5102や
M2O3は、対向電極であるチェンバー壁(45)に付
着するが、後にチェンバー壁(45)に対するクリーニ
ング(メンテナンス)を容易にするために、予め防着板
(48)をチェンバー壁(45)及び電極(44)に沿
って配しておき、メンテナンス時にこの防着板(48)
を交換するのが一般的である。
When performing high frequency etch cleaning, use the electrode (44
), plasma is generated in the processing chamber (41), and in this plasma generation region (P), argon gas is converted into argon ions (Ar'').
and dissociate into plasma charges (electrons), among which argon ions (Ar'') strike the wafer (43) with the acceleration action of the electric field, and the 5in2 film (33) formed on the wafer (43) A part of the surface of and the M layer (31〉
This is to remove the upper M2O3 film (35) by impact. The 5102 and M2O3 removed during the above etching adhere to the chamber wall (45), which is the counter electrode, but in order to facilitate cleaning (maintenance) of the chamber wall (45) later, an adhesion prevention plate (45) is prepared in advance. 48) are arranged along the chamber wall (45) and the electrode (44), and the adhesion prevention plate (48) is placed along the chamber wall (45) and the electrode (44).
It is common to exchange.

尚、防着板(48)は、チェンバー壁(45)と同電位
に保持されている。
Note that the adhesion prevention plate (48) is held at the same potential as the chamber wall (45).

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述のように、防着板(48)を配したことにより、上
記高周波エッチクリーニングの際、第5図Aに示すよう
に、アルゴンイオンの衝撃によって除去されたSiO3
やAl2O3が防着板(48)に付着してその表面に5
in2やM2C,による絶縁膜(49)が形成されるこ
ととなるが、この膜(49)が薄い間は、膜(49)に
形成されているピンホール(50)を通してプラズマ電
荷(電子)が防着板(48)側、即ちチェンバー壁(4
5)側に逃げる。ところが、第5図Bに示すように、絶
縁膜(49)が数百人程度まで堆積すると、上記プラズ
マ電荷の逃げ場がなくなり、コンデンサ構造を形成して
、多量のプラズマ電荷が蓄積され、やがては、絶縁膜(
49)の薄い部分で静電破壊を引起こし、放電(不要放
電)を誘発する。この時、多量の熱が発生し、この熱に
よって溶融した絶縁膜(49)が飛沫となって飛び敗り
、ウェハ(43)上に上記絶縁膜(49)が付着してダ
スト汚染を引起こすという不都合が生じる。そして、第
5図Cに示すように、防着板(48)に付着した絶縁膜
(49)が更に厚くなり、1000人程度を越える位に
なると、コンデンサ容量が低下し、蓄積されるプラズマ
電荷量も減少し、上記不要放電を誘発することがなくな
る。
As described above, by disposing the adhesion prevention plate (48), the SiO3 removed by the impact of argon ions during the high frequency etch cleaning is removed as shown in FIG. 5A.
and Al2O3 adhere to the anti-adhesion plate (48), and 5.
An insulating film (49) made of in2 or M2C will be formed, but while this film (49) is thin, plasma charges (electrons) will pass through the pinhole (50) formed in the film (49). The adhesion prevention plate (48) side, that is, the chamber wall (4
5) Run to the side. However, as shown in FIG. 5B, when the insulating film (49) is deposited to the extent of several hundred layers, there is no place for the plasma charge to escape, and a capacitor structure is formed, where a large amount of plasma charge is accumulated, and eventually , insulating film (
49) causes electrostatic damage in the thin part and induces discharge (unnecessary discharge). At this time, a large amount of heat is generated, and the insulating film (49) melted by this heat becomes droplets and flies off, causing the insulating film (49) to adhere to the wafer (43) and cause dust contamination. This inconvenience arises. As shown in Figure 5C, when the insulating film (49) attached to the anti-adhesion plate (48) becomes even thicker and the number of people exceeds about 1,000, the capacitor capacity decreases and the plasma charge accumulates. The amount also decreases, and the above-mentioned unnecessary discharge is no longer induced.

しかし、第5図Cで示すかたちになるまでには、相当の
時間が必要であり、はとんどは第5図Bで示すように、
不要放電によるダスト汚染が生じて歩留りの低下につな
がるというのが現状である。
However, it takes a considerable amount of time to reach the shape shown in Figure 5C, and most of the time, as shown in Figure 5B,
The current situation is that unnecessary discharge causes dust contamination, leading to a decrease in yield.

そこで、第5図Bで示すかたちになる前に防着板(48
)を交換するという方法が考えられるが、メンテナンス
が繁雑になり、作業効率が劣化するという不都合がある
。また、防着板(48)としてガラス板やセラミック板
を用いることも考えられるが、割れ易く、高価であると
いう問題があり、広い面積をカバーするには適さない。
Therefore, before taking the form shown in Figure 5B, we prepared the anti-adhesion plate (48
), but this method has the disadvantage of complicating maintenance and reducing work efficiency. It is also conceivable to use a glass plate or a ceramic plate as the adhesion prevention plate (48), but there are problems in that it is easily broken and expensive, and it is not suitable for covering a large area.

本発明は、このような点に鑑み成されたもので、その目
的とするところは、スパッタ処理時における防着板への
プラズマ電荷の蓄積による静電破壊(不要放電)が防止
でき、その不要放電によるダスト汚染を抑制することが
できるスパッタ装置を提供することにある。
The present invention has been made in view of the above points, and its purpose is to prevent electrostatic damage (unnecessary discharge) due to the accumulation of plasma charge on the deposition prevention plate during sputtering processing, and to eliminate the need for such damage. An object of the present invention is to provide a sputtering apparatus that can suppress dust contamination caused by discharge.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、処理室(2)内に、高周波が供給される電極
(8)と、その対向電極となる処理室内壁(チェンバー
壁)(9)に沿って配された防着板(10)を有してな
るスパッタ装置(A)  において、上記防着板(10
)に予め絶縁膜(21)を所定の厚みに形成して構成す
る。
The present invention provides an electrode (8) to which a high frequency is supplied in a processing chamber (2), and an adhesion prevention plate (10) disposed along a processing chamber wall (9) serving as an opposing electrode. In the sputtering apparatus (A) comprising the above-mentioned deposition prevention plate (10
) is formed by forming an insulating film (21) to a predetermined thickness in advance.

〔作用〕[Effect]

上述の本発明の構成によれば、防着板〈10)に予め所
定の厚みの絶縁膜(21)を形成するようにしたので、
防着板(10)と絶縁膜(21)と電荷蓄積部分(a)
で構成されるコンデンサの容量が低下し、蓄積されるプ
ラズマ電荷量が低下する。従って、スパッタ処理時にお
ける防着板(10)へのプラズマ電荷の蓄積による静電
破壊(不要放電)が事前に防止され、不要放電によるダ
スト汚染を抑制することができる。
According to the configuration of the present invention described above, since the insulating film (21) of a predetermined thickness is formed on the adhesion prevention plate (10) in advance,
Adhesion prevention plate (10), insulating film (21), and charge accumulation part (a)
The capacitance of the capacitor made up of the plasma decreases, and the amount of plasma charge accumulated decreases. Therefore, electrostatic discharge damage (unnecessary discharge) due to accumulation of plasma charges on the deposition prevention plate (10) during sputtering can be prevented in advance, and dust contamination due to unnecessary discharge can be suppressed.

〔実施例〕〔Example〕

以下、第1図及び第2図を参照しながら本発明の詳細な
説明する。
Hereinafter, the present invention will be explained in detail with reference to FIGS. 1 and 2.

第1図は、本実施例に係るスパッタ装置(A)を示す構
成図である。
FIG. 1 is a configuration diagram showing a sputtering apparatus (A) according to this embodiment.

このスパッタ装置(^)は、ロード室(1)とエツチン
グ処理室(2)とスパッタ処理室(3)からなり、ロー
ド室(1)内には、未処理のウエノ\(4)を収容する
カセット(5)と、処理済のウェハ(4)を収容するカ
セット(6)を有する。エツチング処理室(2)は、内
部に、高周波電源(300W) (7)と接続され、上
面にウニ/\(4)が載置される電極(8)と、その対
向電極となる処理室内壁(チェンバー壁(9))に沿っ
て配された防着板(10)を有する。この防着板(10
)は、好ましくは、電極(8)周辺にも配される。尚、
(11)は不活性ガス導入口、(12)は排気口である
。スパッタ処理室(3)は、ターゲラ) (13)が縦
方向に設けられてなる。
This sputtering apparatus (^) consists of a loading chamber (1), an etching processing chamber (2), and a sputtering processing chamber (3), and the loading chamber (1) accommodates unprocessed urethane (4). It has a cassette (5) and a cassette (6) that accommodates processed wafers (4). The etching processing chamber (2) is connected to a high frequency power source (300W) (7) inside, and has an electrode (8) on which the sea urchin (4) is placed on the top surface, and an inner wall of the processing chamber that serves as the opposite electrode. It has an adhesion prevention plate (10) arranged along the chamber wall (9). This anti-adhesion plate (10
) are preferably also arranged around the electrode (8). still,
(11) is an inert gas inlet, and (12) is an exhaust port. The sputtering chamber (3) is formed by vertically disposing a target layer (13).

そして、このスパッタ装置(A)  を使用するときは
、まず、ロード室(1)内のカセット(5)に未処理の
ウェハ(4)を収容し、排気口(14)を介して真空排
気する。次に、真空バルブ(15)を開けてウエノ\(
4)を−枚ずつエツチング処理室(2)に搬送し、つs
 ” (4)を電極(8)上に載置する。このエツチン
グ処理室(2)では例えば第3図で示す下層のM配線上
のM2O3膜をエツチング除去する処理(高周波エッチ
クリーニング)を行なう。このとき、不活性ガス導入口
(11)から例えばアルゴンガスを導入して処理室(2
)内を約4mTOrrのアルゴンガス雰囲気にする。
When using this sputtering apparatus (A), first, an unprocessed wafer (4) is placed in a cassette (5) in the load chamber (1), and the wafer is evacuated through the exhaust port (14). . Next, open the vacuum valve (15) and
4) is transported one by one to the etching processing chamber (2), and
(4) is placed on the electrode (8). In this etching chamber (2), for example, a process (high frequency etch cleaning) is performed to remove the M2O3 film on the lower layer M wiring shown in FIG. At this time, for example, argon gas is introduced from the inert gas inlet (11) into the processing chamber (2).
) to create an argon gas atmosphere of about 4 mTorr.

そして、電極(8)に高周波電源(7)より高周波を供
給して処理室(2)内にプラズマを発生させる。アルゴ
ンガスは、プラズマ発生領域(破線で示す)(P)内に
おいて、アルゴンイオン(Ar”)  とプラズマ電荷
(電子)に解離され、そのうち、アルゴンイオン(Ar
”)  は、電界により加速されてウェノ\(4)をた
たき、例えば第3図で示す5102膜の表面の一部及び
M2O,膜を衝撃除去する。尚、防着板(10)は、チ
ェンバー壁(9)と同電位に保持され、電極(8)の対
向電極としても機能する。また、このエツチング処理は
、1分間に約100以上度エツチングする能力を有する
。
Then, a high frequency is supplied to the electrode (8) from a high frequency power source (7) to generate plasma in the processing chamber (2). Argon gas is dissociated into argon ions (Ar") and plasma charges (electrons) in the plasma generation region (indicated by a broken line) (P), and among these, argon ions (Ar") and plasma charges (electrons) are generated.
”) is accelerated by an electric field and hits the wet film (4), for example, a part of the surface of the 5102 film shown in Fig. 3 and the M2O film are removed by impact. It is held at the same potential as the wall (9) and also functions as a counter electrode for the electrode (8).This etching process also has the ability to etch about 100 degrees or more per minute.

その後、真空バルブ(16)を開いて、スパッタ処理室
(3)にウェハ(4)を搬送すると共に、該ウエノ買4
)をその処理面がターゲラ) (13)と対向するよう
に縦方向に配置する。そして、ターゲット材料のM、T
i等のメタルをスパッタ蒸着してウニ/%(4)上に例
えば第3図の二点鎖線で示す上層の配線層を形成する。
Thereafter, the vacuum valve (16) is opened and the wafer (4) is transported to the sputtering chamber (3).
) is placed in the vertical direction so that its treated surface faces (13). Then, M and T of the target material
A metal such as i is sputter-deposited to form, for example, an upper wiring layer shown by a two-dot chain line in FIG.

この場合、ウェハ(4)が縦方向に設置されているため
、ダストの付着が軽減される。
In this case, since the wafer (4) is installed vertically, dust adhesion is reduced.

スパッタ処理の終了した処理済のつs ” (4)は、
再びロード室(1)に戻されて、カセット(6)に収容
される。尚、このスパッタ処理後に別の処理がある場合
には、図示しない該当する処理室にウエノ\(4)を搬
送する。
The treated piece after the sputtering process (4) is
It is returned to the load chamber (1) again and housed in the cassette (6). Incidentally, if there is another treatment after this sputtering treatment, the Ueno\(4) is transported to a corresponding treatment chamber (not shown).

しかして、本例においては、第2図に示すように、エツ
チング処理室(2)内の防着板(10)に予め絶縁膜(
21)を所定の厚みに形成しておく。本例では、防着板
(10)として、表面をアルマイト(陽極酸化)処理し
たM板を用いる。このM板(10)の厚さは、約1mm
程度で、アルマイト処理して得たM2O,膜(21)の
厚さは1000人程度以上あればよい。M板(10)表
面へのM2O,膜(21)の形成方法としては、上記の
ほかに例えば、スパッタ法、CVD法等を用いることが
できる。また、防着板(10)は、ウェハ(4)以外の
面のできるだけ全ての面をカバーするように配置するこ
とが好ましい。
In this example, as shown in FIG. 2, an insulating film (
21) is formed to a predetermined thickness. In this example, an M plate whose surface is alumite (anodized) treated is used as the anti-adhesion plate (10). The thickness of this M plate (10) is approximately 1 mm.
The thickness of the M2O film (21) obtained by alumite treatment may be approximately 1000 or more. As a method for forming the M2O film (21) on the surface of the M plate (10), in addition to the above methods, for example, a sputtering method, a CVD method, etc. can be used. Moreover, it is preferable that the adhesion prevention plate (10) be arranged so as to cover as much of the surface as possible other than the wafer (4).

上述の如く、本例によれば、防着板(10)に予め10
00人程度以上の厚みを有する絶縁膜(21〉を形成す
るようにしたので、エツチング処理時において、防着板
(10)と絶縁膜(21)と該絶縁膜(21)の主面、
即ち、電荷蓄積部分(a)で構成されるコンデンサの容
量が低下し、上記電荷蓄積部分(a)に蓄積されるプラ
ズマ電荷量が低下する。その結果、エッチング処理時に
おける防着板(10)へのプラズマ電荷の蓄積による静
電破壊(不要放電)が防止され、不要放電によるダスト
汚染を抑制することができ、ウェハ(4)上に形成され
る半導体素子の高歩留り化を図ることができる。
As mentioned above, according to this example, the anti-adhesion plate (10) is preliminarily coated with 10
Since the insulating film (21) having a thickness of about 0.00 mm or more is formed, during the etching process, the adhesion prevention plate (10), the insulating film (21), the main surface of the insulating film (21),
That is, the capacitance of the capacitor constituted by the charge storage portion (a) decreases, and the amount of plasma charge accumulated in the charge storage portion (a) decreases. As a result, electrostatic discharge damage (unnecessary discharge) due to the accumulation of plasma charges on the deposition prevention plate (10) during etching processing is prevented, and dust contamination caused by unnecessary discharge can be suppressed, and the formation of dust on the wafer (4) Accordingly, it is possible to achieve a high yield of semiconductor devices.

また、防着板(10)としてM板を用いたので、ガラス
板と比して強度的にも充分であり、価格的にも有利とな
る。
Furthermore, since the M plate is used as the adhesion prevention plate (10), it has sufficient strength and is advantageous in terms of cost compared to a glass plate.

上記実施例では、絶縁膜(21)としてM 2 D 3
膜を用いたが、SiO□膜等を用いてもよい。また、防
着板<10)として、ステンレス板を用い、このステン
レス板に有機溶剤に溶かしたシラノール(Si20)を
塗り、焼成することにより、ステンレス板表面にSlO
□膜を形成するようにしてもよい。
In the above embodiment, M 2 D 3 is used as the insulating film (21).
Although a film was used, a SiO□ film or the like may also be used. In addition, a stainless steel plate was used as an anti-adhesion plate (<10), and by coating the stainless steel plate with silanol (Si20) dissolved in an organic solvent and baking, the surface of the stainless steel plate was coated with SlO.
□ A film may be formed.

また、ステンレス等からなる防着板(10)の片面(処
理室(2)内を臨む面)上にM2O,をプラズマ溶射法
によって約0.1mm厚のM2O,膜を堆積させるよう
にしてもよい。この場合、大面積の防着板(10)に対
する絶縁膜(21)の形成に有効である。
Alternatively, an M2O film with a thickness of approximately 0.1 mm may be deposited on one side (the side facing the processing chamber (2)) of the adhesion prevention plate (10) made of stainless steel or the like by plasma spraying. good. In this case, it is effective for forming an insulating film (21) on a large-area adhesion prevention plate (10).

〔発明の効果〕〔Effect of the invention〕

本発明に係るスパッタ装置によれば、スパッタ処理時に
おける防着板へのプラズマ電荷の蓄積による静電破壊(
不要放電)を防止して、不要放電によるダスト汚染を抑
制することができ、ウェハ上の半導体素子の歩留りの向
上を図ることができる。
According to the sputtering apparatus according to the present invention, electrostatic discharge damage (
This makes it possible to prevent dust contamination caused by unnecessary discharges and improve the yield of semiconductor elements on wafers.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本実施例に係るスパッタ装置を示す構成図、第
2図は本実施例に係る防着板を示す要部の断面図、第3
図は多層配線の一例を示す要部の断面図、第4図は従来
例に係るスパッタ装置を示す構成図、第5図は従来例に
係る防着板の作用を示す説明図である。 (A)  はスパッタ装置、(1)はロード室、(2)
はエツチング処理室、(3)はスパッタ処理室、(4)
はウェハ、(5)及び(6)はカセット、(7)は高周
波電源、(8)は電極、(9)はチェンバー壁、(10
)は防着板、(P)  はプラズマ発生領域、(21)
は絶縁膜である。 ↓ ↓ ↓ ↓ ↓ ↓ 汐N配線の一?J シボ1要部の断面図第3図 旦スへ°ツタ曇ξl 掟来介ソ1孟イa八m 第4図 萩来 分り 1こぞ1 る #着板 0 作m を 示
 す 説B月EりrA′J 図
FIG. 1 is a configuration diagram showing a sputtering apparatus according to this embodiment, FIG.
4 is a configuration diagram showing a sputtering apparatus according to a conventional example, and FIG. 5 is an explanatory diagram showing the function of a deposition prevention plate according to a conventional example. (A) is sputtering equipment, (1) is load chamber, (2)
is an etching processing chamber, (3) is a sputtering processing chamber, and (4) is a sputtering processing chamber.
is the wafer, (5) and (6) are the cassettes, (7) is the high frequency power supply, (8) is the electrode, (9) is the chamber wall, and (10) is the wafer.
) is the anti-adhesion plate, (P) is the plasma generation area, (21)
is an insulating film. ↓ ↓ ↓ ↓ ↓ ↓ One of Shio N wiring? J Cross-sectional view of the main part of grain 1 Fig. 3 °° Ivy cloud ξl Kikiraisuke so 1 Meng I a 8 m Fig. 4 Hagirai division 1 Kozo 1 Ru # Wearing board 0 Indicating the production m Theory B Month ErrA′J diagram

Claims (1)

【特許請求の範囲】  処理室内に、高周波が供給される電極と、その対向電
極となる処理室内壁に沿って配された防着板を有してな
るスパッタ装置において、 上記防着板に予め絶縁膜が所定の厚みに形成されてなる
スパッタ装置。
[Scope of Claims] A sputtering apparatus comprising an electrode to which a high frequency is supplied in a processing chamber and an anti-adhesion plate disposed along the wall of the processing chamber serving as a counter electrode to the electrode, A sputtering device in which an insulating film is formed to a predetermined thickness.
JP19114790A 1990-07-19 1990-07-19 Sputtering system Pending JPH0480352A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19114790A JPH0480352A (en) 1990-07-19 1990-07-19 Sputtering system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19114790A JPH0480352A (en) 1990-07-19 1990-07-19 Sputtering system

Publications (1)

Publication Number Publication Date
JPH0480352A true JPH0480352A (en) 1992-03-13

Family

ID=16269680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19114790A Pending JPH0480352A (en) 1990-07-19 1990-07-19 Sputtering system

Country Status (1)

Country Link
JP (1) JPH0480352A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002309370A (en) * 2001-04-10 2002-10-23 Anelva Corp Sputtering equipment
JP2004536970A (en) * 2001-07-27 2004-12-09 ユナキス・バルツェルス・アクチェンゲゼルシャフト Method of manufacturing a coated substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002309370A (en) * 2001-04-10 2002-10-23 Anelva Corp Sputtering equipment
JP2004536970A (en) * 2001-07-27 2004-12-09 ユナキス・バルツェルス・アクチェンゲゼルシャフト Method of manufacturing a coated substrate

Similar Documents

Publication Publication Date Title
JP4421609B2 (en) Substrate processing apparatus, semiconductor device manufacturing method, and etching apparatus
JP5154124B2 (en) Plasma processing equipment
JP4119547B2 (en) Plasma processing equipment
JP4480271B2 (en) Pedestal insulator for pre-clean chamber
JP4233702B2 (en) Carbon sputtering equipment
KR102904389B1 (en) Dust collection method
CN109072435A (en) Plasma processing chamber with unshaded frame
JP3887582B2 (en) Sputtering equipment
KR100227636B1 (en) Contact hole formation method of semiconductor device
JP4364335B2 (en) Sputtering equipment
JP3366391B2 (en) Sputtering apparatus and sputtering film forming method
JP2009246392A (en) Substrate processing apparatus
JP2002222767A (en) Method of forming jig for vacuum device
US20260002249A1 (en) Method of treating a shutter of a pvd apparatus
JP2003073801A (en) Sputtering apparatus and method
TWI247049B (en) Method for etching aluminum or aluminum alloy
JP2579588Y2 (en) Sputtering equipment
JP2548164B2 (en) Dry etching method
JP2000345334A (en) Sputtering device
JPS61174633A (en) Vacuum discharge treating device
TWI260709B (en) Substrate processing system and process for fabricating semiconductor device
JPS61235558A (en) Sputtering device
JPS58123879A (en) Plasma etching device
JPS61172335A (en) Plasma processor
JPH01175738A (en) Dry-etching equipment