JPH0480453B2 - - Google Patents

Description

【発明の詳細な説明】 「発明の利用分野」 この発明は、書換可能な不揮発性メモリ作用を
有する強誘電性液晶（以下FLCという）を用い
た書換可能な光デイスク及びその製造方法に関す
るものである。

「従来の技術」 光デイスク装置は、コンパクトデイスクに代表
されるように、レーザ光の反射面を有する凹凸面
での反射具合を利用して書換不可能なデイジタル
式デイスクメモリ装置が知られている。この応用
はオーデイオ用、ビデオ用のみならず、情報処理
用の光デイスクメモリ装置としてきわめて将来を
有望視されている。しかしこれらデイスクメモリ
は書換が不可能である。このため、書換を可能と
する方式が求められ、その代表例として光磁気メ
モリ装置が知られている。さらに、カルコゲン系
（テルル系）を用いたアモルフアス半導体の光デ
イスクメモリ装置も知られている。

しかし光磁気メモリを用いたデイスク装置はき
わめて高価かつ希少材料を用いており、将来の多
量生産に不安を残す。またカルコゲン系アモルフ
アス半導体を用いた方法は光の制御がきわめて微
妙である。

これらより、本来多量生産し得る材料を用いる
こと、光のオン、オフがより容易に行い得るこ
と、不揮発性を有し、メモリをストア（保持）す
る時、何等の外部エネルギを必要としないこと、
等の機能を有する手段が求められていた。

かかる問題を解決するため、本件出願人は特願
昭60−130187等によつて液晶材料としてスメクチ
ツクＣ相（SmC^*）を呈する強誘電性液晶（FLC
という）を用いることを提案した。即ちセルの間
隔を4μｍまたはそれ以下とすることによりこの
液晶は双安定状態を得ることができる。そしてか
かる薄いセルに等方性の液晶状態で液晶を混入
し、温度降下させ、SmAを得、さらに双安定な
SmC^*になる。するとらせん構造をとくことがで
きる。かかるSmC^*に電圧を印加すると、分子が
一方向に並び、その角度は約＋45°（度）を得るこ
とができる。また逆の電圧を印加すると逆に約−
45°を得ることができる。そしてこの２つの状態
は電圧を切つても変化しない不揮発性を有し、か
つ互いに約90°の角度を有する。本発明はかかる
約90°のチルト角を有する不揮発性メモリ作用を
用いている。

本発明の光デイスクはそれぞれが電極を有する
一対の基板をその内側に非対称配向面を有する表
面を互いに対抗せしめ、その面間に前記した
SmC^*FLCを充填する。

この光デイスクは２方式を提案し得る。

その第１の方式は一対の基板の内側にそれぞれ
電極を有し、この電極の表面に非対称配向膜を有
せしめてFLCを挟んだものである。

他の第２の方式は、一対の基板の一方の内側に
反射板を有し、この反射板と他の基板の一面との
間で非対称配向処理を施しFLCを挟んだもので
ある。この方式においては光デイスクの内部に電
極を有さない。

本発明においては、セルを構成する一対の基板
（光の入射側を対抗電極、内部側（奥側）を単に
基板という）とその内側に配設されている電極
（光の入射側の電極を対抗電極、内部側を単に電
極という）さらにFLCにその一方が密接する内
表面を配向処理せしめている。

特に本発明は、この光デイスクに対し光ビーム
特に好ましくは半導体レーザ光を反射する層を有
する。さらにこの光ビームの反射板は１つの電極
機能を併用構成せしめ得る。

その場合、第１の方式においては、入射光の経
路はレーザ光源よりハーフミラーを経て対抗基
板、対抗電極、FLC、反射性電極、さらにここ
で反射され、逆の経路を辿る。そして反射光はハ
ーフミラーにて反射され、偏光板を経てフオトセ
ンサに至る。

また第２の方式においては、入射光の経路はレ
ーザ光源よりハーフミラーを経て対抗基板、
FLC、反射面、さらにその逆の経路を経て反射
光がハーフミラーにて反射され偏光板を経てフオ
トセンサに至る。

そしてFLCの位相と偏光板の位相との位相差
が合致した場合、透光性となる。しかしこのビー
ム光が偏光板とその位相角をずらせていると非透
過または難透過となる。その結果、偏光板からの
透過量が十分なコントラストを有するならば、光
が照射された番地の「０」、「１」の判定が可能と
なる。

かかる光デイスクの記憶の「書消し」「書き込
み」及び「読み出し」を以下に概説する。

即ち記憶の「書消し」はこのFLCに正または
負の所定の電界をこのデイスクの基板の内部側ま
たは外部側よりFLCに加えることにより実施す
る。また所定の番地の「書き込み」はデイスクの
回転速度及び中央部よりの所定の距離に対し
FLCの初期のチルト角をみだす程度に強いビー
ム光または熱を照射する。するとその番地のみは
FLCのチルト角を初期の状態例えば＋45°より−
45°またはその他初期の状態と異なる角度に配さ
れる。かくすることにより初期状態を「０」とす
るならば、光照射により「１」とすることができ
る。

この書き込み情報のすべての書消しを行うには
FLCに対し垂直方向に電界を加えるが、この電
界を内部より加える場合、光デイスクの内部に
FLCを挟んで設けられた一対の電極に前記した
「書消し」と同じ極性の電圧を印加すればよい。
即ちこのビツト単位の書き込みおよびデイスク全
面の書消しを繰り返し行うことができる。

また、電界を一対の基板の外部側より印加する
第２の方式の場合は、内部に電極を有さない光デ
イスクを挟んで電界を印加する一対の電極の配設
する。そしてこの電極より光デイスクの全面また
は一部に対し電界を加え、FLCの全部または一
部に再配列させて「書き消し」を行う。

記憶の「読み出し」は前記した如く、半導体レ
ーザの所定の番地に対し光ビーム例えばレーザ光
を照射しその反射光を偏光板を介してフオトセン
サにて検出する。

「本発明が解決したいとする問題点」 前記の如き、強誘電性液晶を用いた光デイスク
メモリは、少なくとも現在の段階では製造コスト
が高く、その多くの利点に鑑み、製造工程の短
縮、部材の省略等による段階的なコストダウンが
望まれている。

本発明では、コストダウンの一環として、次の
点に着目した。

(1) メモリ領域を径方向について仕切るべく従来
設けられていた周方向の構を省略する。

(2) 対向する基板間の間隔を保つスペーサを適切
な位置に少ない工程で形成する。

「構成」 上記問題点を解決するために本発明による光デ
イスクメモリ装置は、透光性基板と、この透光性
基板と平行に設けられた対向基板と、この対向基
板と透光性基板間に設けられ、これら２枚の基板
間の領域を径方向についてビツトピツチ間隔で仕
切りメモリ領域を形成するスペーサと、このスペ
ーサによつて区切られたメモリ領域について設け
られた対向基板上の反射膜と、前記メモリ領域に
充填された液晶とからなつている。また、本発明
になる光デイスクメモリ装置の製造方法は、透光
性基板上に反射膜−パターンを形成する段階と、
この透光性基板のパターン形成面に光感光性樹脂
を塗布する段階と、この透光性基板側から光を照
射して前記光感光性樹脂のフオトエツチングを行
う段階と、他の透光性基板を前記透光性基板上に
重畳させると共に、これら基板間に液晶を介在さ
せる段階とからなつている。

以下に実施例に従つて本発明を説明する。

「実施例」 第１図は第１の方式による本発明の光デイスク
メモリを用いた記録システムを示す。

第１の系１００は情報の「読み出し」用であり
第２の系１０１は情報の「書き込み」用である。
また１０３は情報の「書消し」用である。デイス
クは１０により示す。

光デイスクは一対の対抗基板３及び基板７を有
する。一方の対抗基板３は少なくとも透光性であ
る。さらにその一対の基板の内側には一対の電極
４，６を有する。そして対抗電極４は透光性を有
し、また電極６は反射性を有する。さらにその一
対の電極の一方に配向処理がさなれ他方に非配向
処理がなされている。さらにその電極間には
FLC５が充填される。

この光デイスクは周辺をFLCが大気に触れな
いように封止３０，３０′されている。この光デ
イスク１０の内側周辺側には一対の電極４，６よ
り延在した外部コンタクト用電極３２，３２′を
有する。この外部コンタクト用電極３２，３２′
は、記憶の書消し１０３の際その信号源２５より
導出したリード１３，１３′の端子３１，３１′と
接続され「書消し」を行わせる。

かくして全面が「０」の状態のデイスクに対し
情報の「書き込み」を系１０１を用いて行う。即
ち全面に一方向に配設したFLCに対し光ビーム
特に赤外線を２３よりハーフミラー２２を経て集
光光学系、位置補正等の系２１を経て所定の番地
に対し光を照射２５し、所定の番地の位相を初期
状態よりずらすことにより書き込みを行う。さら
にその光はハーフミラー２２を経てフオトセンサ
９に至る。ここで情報の書き込みが行われている
ことをモニタする。その際適量の光強度となるよ
うに２４にて補正をする。

情報の「読み出し」に関しては系１００を用い
る。

即ち、半導体レーザ１２より光ビームはハーフ
ミラー２をへて集光光学系、位置の補正（オート
トラツキング装置）１１を経て、光デイスク１０
に光１６を入射する。さらにこの光デイスク１０
より光が１６′として反射し、ハーフミラー２に
より光路を分離し偏光板８を経て受光センサ９に
至る。

この光デイスクに関し以下にさらに具体的に示
す。

即ちプラスチツク基板またはコーニング7059ガ
ラス基板７を用いた。この基板上に反射性電極と
してアルミニユームを真空蒸着方により一方の電
極６とした。また他方の対抗電極として透光性導
電膜４をプラスチツク基板またはガラス基板（対
抗基板）３上に形成する。この透光性導電膜４と
してはITO（酸化インジユーム・スズ）を用いた。
そしてこの一対の電極６、対抗電極４の内側に非
対称配向膜（図示せず）を設け、スペーサ（図示
せず）を介在させる。これらによりFLC（厚さ
1.5μ）５を挟んである。配向処理ととて対抗電極
４上にはPAN（ポリアクリルニトリル）、PVA
（ポリビニールアルコール）を0.1μの厚さにスピ
ン法により設け、公知のラビング処理をした。ラ
ビング処理の一例として、ナイロンをラビング装
置に900PPMで回転させ、その表面を２ｍ／分の
速度で基板を移動させて形成した。即ち一方の電
極６上には無機化合物の膜を形成してラビング処
理を行わない配向膜とし、他方の電極４には有機
化合物の膜を形成しラビング処理を行つた。配向
処理層の間にはFLC例えばS8（オクチル・オキ
シ・ベンジリデン・アミノ・メチル・ブチル・ベ
ンゾエイト）を充填した。これ以外でも
BOBAMBC等のFCLまたは複数のブレンドを施
したFLCを充填し得る。このFLCのしきい値特
性例を第２図に示す。図面でも±5V加えること
により、曲線２９，２９′を得、透過、非透過を
させ得、十分反転させるとともにメモリ効果を示
すヒステリシスを得ることが判明した。

第２図においては縦軸は透過率である。

第２の書き消し方式を用いた光デイスクメモリ
装置を第３図に示す。

図面において、情報の書き消し用の方式のみが
異なり、他は実施例１と同様である。

即ち、光デイスク１０（円形の縦断面図を示
す）は一対の基板３及び７を有する。この一方の
対抗基板３は透光性である。この対抗基板上面と
他の基板７上（図面では下側）に設けられた反射
板６の表面の間に非対称配向処理を施す。

さらにこの処理面の内側にFLC５が実施例１
と同様に充填されている。

この光デイスク１０は周辺部を３０，３０′で
封止されている。

この光デイスク１０に対し、一対の電極３１，
３１′に外部より高圧発生源２５よりFLCに対し
所定の電界を配すべく直接電圧を印加する。

この時、電界の印加端子３１，３１′は光デイ
スク１０の外側に近接（図面では外部より加える
ことを明示するため少し離れさせている）せしめ
ている。この端子３１，３１′がデイスクの半径
方向の長さを有する場合は光デイスクを一回転さ
せ、全面消去を行い得る。また、一部のみとする
ならば、一対の電界を局部消去し得る。この場合
はデイスクを回転しつつ外側から内側またはその
逆に端子３１を走査して、デイスクの全面を消去
し得る。図面において端子３１′は反射板６が導
体である場合、下側の端子３１の真上にある必要
は必ずしもない。

かかる第２の方式において、端子３１，３１′
が外部側に設けられる場合、直接FLCに対し密
接していない。しかし、FLCの書き消しに必要
な電力損失として第２図に示される如きヒステリ
シスループの面積（縦軸が電束密度Ｄ、横軸が電
界強度Ｅとした時の面積）と等価であり、きわめ
て小さいため、その電力損を補う程度に端子３１
に近接した対抗基板３が弱い導電性を有すれば十
分である。

かくして光デイスクのFLCを所定の角度に配
向せしめ、全面が「０」の状態デイスクに対し情
報の書き込みを実施例１と同様に行う。また実施
例１と同様に読み出しを行つた。

第４図及び第５図に、本発明による光デイスク
１０の内部構造を詳細に示す。図中、透光性電極
４上には、強誘電性薄膜４１及び配向膜４２が形
成されている。この強誘電性薄膜４１は例えばビ
ニリデンフロライド（CH₂CF₂）とトリフロロエ
チレンとの共重合体からなり、液晶５と共に不揮
発性メモリ媒体を形成する。

基板７と配向膜４２との間には、ビツトピツト
幅間隔でスペーサ６１が設けられており、これに
よつて対向する基板３，７間の距離が一定に保た
れている。図面から明らかなように、基板７上の
反射電極６はスペーサ６１の存在しない位置にこ
れと隣接して設けられる。

以上の構成によれば、透光性基板３側から入射
した光の位置が、正しくメモリ領域（即ち、本発
明のデイスクの場合、液晶の存在する領域）に合
つていない場合には、光の反射が行われず、入射
位置の誤りが検出される。従つて、スペーサ６１
は単に基板間隔の保持だけでなく、メモリ領域を
区画する機能も合わせ持つている。

次に本発明に成る光デイスクの製造について述
べる。

まず、コーニング7059のガラス、基板７の全面
にアルミニユーム膜６を真空蒸着法により形成
し、ビツトピツト間隔を持つたスパイラル状のフ
オトレジストを塗布後、公知の光エツチングを行
う。そしてアルミニユームのサパイラル電極６の
形成された基板７の表面に全体にわたつて、スピ
ン法によつて光硬化性樹脂を１〜3μの厚さで一
様に塗布するスピン法による膜厚のバラツキは１
％以内である。この樹脂の露光はガラス基板７側
から光を照射することによつて行われ、電極６が
マスクとなり、スペーサ６１が電極６の間隔に形
成される。

これとは別に、ガラス基板３上には透光性導電
膜４、強誘電性膜４１及び配向膜４２が積層形成
される。

以上の如く、電極等が設けられた基板３，７は
互いに圧接した状態で周辺シールされる。最後に
周辺シールの際に形成した注入口から、基板３，
７間に液晶を注入してデイスクメモリが完成す
る。

尚、現在のレーザ技術を用いた場合、光の拡が
りを1.2μｍまで押さえることが可能であり、大容
量を得るために、ビツトピツチはきわめて小さく
設定されているのが普通である。従つて、液晶５
を充填すべきスパイラル状の溝は、その断面積に
比べ非常に長く、ここに液晶を注入することはな
かなか困難である。これを改善するには、第５図
に示されているように、スパイラル電極パターン
６上に碁盤の目のように流通路用パターン６１を
設け、この上に樹脂を塗布して上記露光を行つ
て、流通路を形成する方法がある。

しかしながら、両基板３，７を圧着させる前
に、真空中で液晶を基板３上に載せ、それから基
板７を圧着させる方法を用いれば、この流通路は
省略しても差支えない。

「効果」 (1) メモリ領域の径方向仕切りが省略される。

(2) 反射膜形成工程をスペーサ形成工程内に組込
める。

【図面の簡単な説明】

第１図は本発明の光デイスクメモリを用いた記
録システムの概略を示す。第２図は強誘電性液晶
の動作特性を示す。第３図は他の光デイスク記録
システムの概略を示す。第４図は本発明の光デイ
スクメモリの部分断面図。 第５図は本発明の光デイスクメモリの製造方向
の一例を示す平面図。

Claims (1)

1. 【特許請求の範囲】 １ 透光性基板と、 この透光性基板と平行に設けられた対向基板
   と、 この対向基板と透光性基板間に設けられこれら
   ２枚の基板間の領域を径方向についてビツトピツ
   チ間隔で仕切りメモリ領域を形成するスペーサ
   と、 このスペーサによつて区切られたメモリ領域に
   ついて設けられた対向基板上の反射膜と、前記メ
   モリ領域に充填された液晶とからなるデイスク。 ２ 透光性基板上に反射膜パターンを形成する段
   階と、 この透光性基板のパターン形成面に光感光性樹
   脂を塗布する段階と、 この透光性基板側から光を照射して前記光感光
   性樹脂のフオトエツチングを行いスペーサを形成
   する段階と、 他の透光性基板を前記透光性基板上に重畳させ
   るとともに、これら基板間に液晶を介在させる段
   階とから成るデイスクの製造方法。