JPH0480574B2 - - Google Patents
Info
- Publication number
- JPH0480574B2 JPH0480574B2 JP59136440A JP13644084A JPH0480574B2 JP H0480574 B2 JPH0480574 B2 JP H0480574B2 JP 59136440 A JP59136440 A JP 59136440A JP 13644084 A JP13644084 A JP 13644084A JP H0480574 B2 JPH0480574 B2 JP H0480574B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- message
- processor
- highway
- drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control By Computers (AREA)
- Small-Scale Networks (AREA)
Description
（産業上の利用分野）
本発明は１本の“データ・ハイウエイ”即ち同
軸ケーブルまたはこれと等価の手段がデータ受
信・送信場所である多数の分布形個別“ドロツプ
（drop）”を接続する工場用のプロセス制御シス
テムに係わる。更に詳細には、本発明は各ドロツ
プに設けた局部データ収集及び制御用のプロセツ
サのメモリ条件を緩和したかかるプロセス制御シ
ステムに係わる。 （従来の技術） 種々の技術分野では、年々、工場での諸作業の
制御が益々複雑になりつつある。製鉄、炭化水素
などの化学処理、発電など自動制御の対象となり
得る工業プロセスの種類は多い。複雑さを増すと
共にプロセス制御システムに対する種々の新しい
需要が生まれている。これらの需要の例として、
データ処理能力の向上、データ取得能力の向上、
所与のプロセスの動的変数の相互作用制御能力の
向上、応答時間の短縮などがある。これらの需要
を満たす際に熟練したオペレータにできるだけ頼
らず、システムをほとんど誤謬のない確実なシス
テムとして維持することも望ましいことは言うま
でもない。制御すべき工場の規模に応じて制御シ
ステムが“成長”でき、この成長が提供される制
御動作の性質を制限しないように、拡充可能なシ
ステムであることも望ましい。また、ハードウエ
アを変更することなく、即ち、マイクロコントロ
ーラ手段の再プログラミングなどだけで多様の作
業に対応できるような制御システムを提供するこ
とが望ましい。 更に、このような制御システムを提供する際、
モジユールとしての種々のプレパツケージ・ユニ
ツトからのシステム組立を容易にし、業種ごとの
設計努力を極力軽減する手段を提供することも望
ましい。 従来技術にあつては各種のプロセス制御システ
ムが局部データ取得及び制御装置とインターフエ
イスする中央または“ホスト”コンピユータを使
用する。このようなアプローチを回避し、従来な
らホストコンピユータが提供した情報をシステム
の各種の物理的下位成分の場所において提供する
ことにより、これら下位成分のどれか１つが誤動
作してもシステムと全体の動作を停止させなくて
もよいように構成することが望ましい。 プロセス制御システムからホストコンピユータ
を除かねばならない理由はいくつかある。おそら
く最も重要な理由はホストコンピユータを使用す
れば設置前にすでにシステムが限定され、従つ
て、例えばホストコンピユータと種々の被制御プ
ロセスとの間の交信関係の正確な構成が限定され
てしまうことになる。当然のことながら、上記の
ようにあらかじめ限定する必要がなく、モジユー
ル方式であるシステムを提供するだけでなく、特
定の被制御プロセスの自動制御が必要になればそ
の時点で拡充可能なシステムを提供することも望
ましい。できることなら、システムを構成してい
る各種サブシステム間で種々のメツセージ伝送を
可能にするような融通性が必要であることはいう
までもない。例えば、プロセス制御システムにお
いてプロセス重要ポイントにおける圧力や温度の
ような変数値をほぼ連続的にモニターできること
が必要である。どのようなデータ通信チヤンネル
を使用するにしても、伝送可能な情報量にはある
限界がある。しかし、特に時間の経過と共に成長
するようなシステムにおいては、何個のプロセス
変数値を常時モニターしなければならないかをあ
らかじめ正確に決めることは不可能である。そこ
で、いくつかの変数値が全システムを通して反復
伝送される分布形プロセス制御システムにおい
て、連続モニターを必要とする変数値ではない他
のデータを時に応じて、例えばプロセツサから特
に要求された時にだけ伝送されるような通信方式
を提供しなければらない。オペレータ間の交信や
プログラムを取得部及び制御部にダウン・ロード
する動作などのような非定期的に必要となる機能
を別の通信パスを設けずに達成できることも必要
である。 なお、分布形プロセス制御システムの各ドロツ
プは特定数の変数値だけを利用するとしても、シ
ステム中の任意のドロツプに、通常時にそのドロ
ツプが関心を持つかどうかに関係なく、あるプロ
セス変数値に関し、必要に応じて例えば限定値オ
ーバー警告ステイタスなどを通告できるようする
手段を提供することも必要である。メツセージを
特定のアドレスに伝送しなければらない中央制御
システムにおいてこれを達成するのは極めて困難
である。 分布形プロセス制御システムの他の重要な属性
として、通信が簡単になる、即ち、複雑な結線ま
たは多重導体を必要としない点がある。システム
中のすべてのユニツトを接続するのに単一導体を
使用し、既存のシステムにこれに変更を加えずに
別のユニツトを追加できることが好ましい。 分布形データ処理システムの各部を接続する
種々の設計のケーブルが知られている。典型的な
ケーブルは複数の信号を同時に並列に搬送するる
扁平なマルチ・ワイヤー・ケーブルである。単一
シールド・ケーブルを使用し、これによつてビツ
トを逐次伝送する例えば同軸ケーブルのようなシ
ングル・ワイヤー結線も使用されている。簡単で
あるという点でも、システムをノイズから保護す
る重要な手段となる遮蔽効果を期待できる点でも
後者の方が好ましい。ただし、この種のケーブル
の実効キヤパシタンスにより方形波データ・ビツ
トが伝送中に“丸くなる”。従つて、この“丸く
なつた”データ伝送信号を確実に検知することに
より、好ましくは複雑なエラー・チエツク装置が
必要とならない極めて低いレベルまで誤り率を低
下させる手段を提供することが望ましい。 典型的な従来型相互接続プロセス制御システム
にあつては、上述のように多くの場合中央または
ホストコンピユータが使用されている。このよう
なコンピユータによつて行なわれる機能の１つは
同期またはクロツク信号を提供することである。
上述のようにホストコンピユータを無くしてもシ
ステムのタイミング制御は必要である。できれば
タイミング信号線を別設せず、また特殊なタイミ
ング信号復号装置やタイミング信号処理装置も使
用せずに上記タイミング制御を行なうことが望ま
しい。 分布形データ処理システムにおいて、システム
の種々のサブユニツトを接続するために情報のた
めの冗長パスを設けることは公知である。典型的
な例として、１本の結線を第１パス、もう１本を
第２パスとして設定することにより、もし第１パ
スに故障が発見されれば第２パスを動作させる。
この方式にはいくつかの欠点がある。その１つは
第１パスに故障を発生させる事象の多くは第２パ
スにも故障を発生させる場合が多いから、この方
式によつてなんらの保証も得られないということ
である。第２の欠点として、第１パルスに故障が
発生するまでは、それ以前にすでに故障していて
も第２パスがテストされない。また、切換えの構
成次第ではメツセージが切換え期間に消えてしま
うこともあり得る。当然のことながらこのような
冗長伝送パスの方式を改良できるなら、それを実
現することが望ましい。 また、中継器や増幅器の使用を避けながら、し
かもそれに伴なう信頼度や経済性の劣化を回避で
きるように単線ケーブルで通信を行なうことが望
ましい。 （発明が解決しようとする課題） 本発明は、一本のデータ・ハイウエイ・バスに
よりデータ受信／送信場所である多数のドロツプ
を接続したプロセス制御システムにおいて、各ド
ロツプをデータ・ハイウエイ・バスとの間でデー
タを送受信するデータ・ハイウエイ・プロセツサ
と、各ドロツプの複数のシステム要素における局
部的なデータ収集及び制御動作を行う機能プロセ
ツサと、データ・ハイウエイ・プロセツサと機能
プロセツサとの間に接続されてそれらの間のデー
タの送受信を各プロセツサの独立性を維持しなが
ら行うデユアル・ポート・メモリとにより構成
し、各データ・メツセージがそのデータ・メツセ
ージが関連するシステム要素を識別する識別子部
分と関連のシステム要素のステータスに関する情
報を有するステイタス部分とを含むようにし、各
データ・ハイウエイ・プロセツサが受信した他の
ドロツプのシステム要素からのデータ・メツセー
ジの識別子部分を分析してこのデータ・メツセー
ジが関連の機能プロセツサの局部的制御動作のと
つて必要か否かを判定し、受信したデータ・メツ
セージのステータス部分を分析して関連のシステ
ム要素にアラーム状態が存在するか否かを判定
し、アラーム状態が存在することを示すステータ
ス部分をもつたデータ・メツセージを、その関連
のシステム要素からの情報が関連の機能プロセツ
サの局部制御動作にとつて必要か否かに無関係に
該機能プロセツサが選択的にアクセスできるよう
にデユアル・ポート・メモリへ送ることにより、
機能プロセツサがデータ・ハイウエイ・プロセツ
サが受信する全てのデータ・メツセージのステイ
タス及びアラーム情報を分析する必要をなくして
メモリ条件の緩和を図つたものである。 一般的に本発明はデータ・ハイウエイを形成す
る単一同軸ケーブルまたはこれと等価のオプチカ
ル・フアイバが、プロセスを制御する手段、プロ
セスに関する変数値またはプロセス中のパラメー
タを測定する手段、オペレータまたはこれに代わ
るコンピユータ・システムとのインターフエース
を提供する手段などから成る個々のドロツプを接
続する分布形プロセス制御システムに関する。ド
ロツプごとに複数のプロセツサが設けられてい
る。一般的には１つのプロセツサがデータ・ハイ
ウエイと交信し、残りのプロセツサが局部的に必
要な制御機能を行なう。これらのプロセツサは共
用のデユアル・ポートメモリを介して互いに交信
する。データ・ハイウエイは混合モードで使用さ
れ、一部の時間にわたつては時分割多重
（TDM）方式で動作し、この時間には連続モニ
ターを必要とする変数値に関するデータを各ドロ
ツプから他のドロツプもアクセスできるデータ・
ハイウエイにむかつて逐次出力することができ
る。残りの時間にわたつてハイウエイはいわゆる
デモクラチツク・モードで使用され、この時間に
はどのドロツプもデータ・ハイウエイにむかつて
追加のデータまたはメツセージを出力できる。い
ずれのモードおいてもメツセージはすべてバスを
介して伝送される。即ち、すべてのドロツプがデ
ータ・ハイウエイを通るすべてのメツセージにア
クセスできる。個々のメツセージはその内容に関
する情報を含み、他のドロツプは多くの場合この
情報を分析することにより、このデータを分析な
どのため各ドロツプ専用のプロセツサ・メモリ中
にコピーするかしないかを決定する。いずれか１
つのドロツプによつてデータ・ハイウエイに出力
された各メツセージは次にバスにアクセスするド
ロツプを表示する“トークン”を含む。 本発明の分布形プロセス制御システムは混合モ
ードで使用される。第１モードではドロツプを接
続するケーブルが時分割多重（TDM）方式で使
用される。100ミリセコンドごとに各ドロツプに
タイム“スロツト”（単数または複数）を与えら
れ、このタイム・スロツトにおいて各ドロツプは
バスにむかつて情報を出力することができる。こ
の時他のいずれかのドロツプが必要に応じてこの
情報を取出すことができる。当然のことながら、
時分割多重方式の動作だけでなく、バス自体の全
体的な機能をも極めて確実に同期化できるように
タイミング装置を設けることが必須条件である。
ドロツプの少なくとも１つはバスの時分割多重方
式動作部分のスロツトにおいて、“システム・タ
イム”を表わす信号をデータ・ハイウエイに対し
て出力する“タイムキーパ”ドロツプである。タ
イムキーパを含めて各ドロツプがこのシステム・
タイムをコピーし、各ドロツプ自体の動作を同期
化するためと、他のドロツプとの交信を行なうた
めにこのシステム・タイムを利用する。本発明の
特に好ましい実施例ではタイムキーパ・ドロツプ
が３つあり、これらのドロツプによつて感知され
る２つの最も近似した時間の平均がシステム・タ
イムとして利用される値となる。この固定された
システム・タイム基準の設定で、クロツク信号線
などを別設しなくても時分割多重化を行なうこと
ができる。時間がデータとして扱われるから、あ
る意味ではデータ伝送そのものが自己クロツキン
グとなる。 普通のデータと同じバス及び同じ態様でシステ
ムタイミング情報を提供することにより、システ
ムタイミングデータを受信するためのインターフ
エース手段を局部コントローラに別設する必要が
ないから、システムの制御が簡単になる。また、
別の制御線も別設のタイミングユニツトも不要で
ある。従つて、システムタイミング情報をデータ
同様に扱うことにより、従来ならホストコンピユ
ータなどによつて提供されるタイミング機能が局
部ドロツプの機能に組込まれる。３つのタイムキ
ーパ・ドロツプはまた、もしバスに動作シーケン
スに関する誤りが発生するとバスを再始動する。 TDMモードにおいて、ドロツプは連続モニタ
ーを必要とするプロセス変数値に関する所定のデ
ータを出力し、デモクラチツク・モードにおい
て、ドロツプは他の、非反復的に伝送されるデー
タ項目に関して問合わせを行なうことができる。
従つて、システムのデータ・ベース全体をすべて
のドロツプが利用できる。即ち、どのドロツプで
もすべてのデータ項目をアクセスし、コピーする
ことができる。分布形データ・ベースに対するこ
の即時透過形アクセスにより、本発明の分布形プ
ロセス制御システムはシステムの他の場所で発生
するプロセス値を利用する制御ループを任意のド
ロツプにおいて実行することができる。また、こ
の透過形データ・ベースは普通なら単一のホスト
コンピユータによつて行なわれる機能を多数の独
立ドロツプに分布することを可能にする。各ドロ
ツプは並列に動作し、中断されることなく割当て
られた機能に集中できるから、同時に他の事象が
起こつてもシステムの性能が劣化することはな
い。デモクラチツク・モードにおいてデータ・ハ
イウエイを使用するCRT図形表示更新、制御ル
ープ処理、アラーム通告、経過データ収集及び作
業日誌のプリンテイングなどの機能はすべて、工
場が混乱状態にある時も定常の状態下と同様に迅
速に応答する。 好ましい実施例では各ドロツプが少なくとも
100ミリセコンドごとにハイウエイにアクセスし、
メツセージの単位識別子のほかにこのドロツプの
メモリに記憶されているプロセス値を放送するこ
とができる。他方、各ドロツプは関心のあるプロ
セス・ポイントに関する他のドロツプからの放送
を聞き、必要に応じ、ハイウエイから取出して各
ドロツプに属するメモリに記憶させる。すべての
プロセス変数値は少なくとも毎秒１回放送される
が、各ドロツプは100ミリセコンドに１回だけハ
イウエイにアクセスするから、ドロツプはもし条
件が許せば100ミリセコンドに一度キープ・プロ
セス変数値を放送し、更新することができる。好
ましい実施例ではハイウエイの速度は２メガボー
であるから、少なくとも毎秒10000ポイントのシ
ステム放送速度が得られる。この放送技術では、
公知技術においてしばしば使用される送信及び確
認メツセージに伴なう高いオーバーヘツドもな
く、マスターまたはトラフイツク・デイレクタも
不要である。むしろ各ドロツプが一時的にマスタ
ーとして機能し、トークンパス技術を利用してシ
ーケンス上次のドロツプにハイウエイに対するア
クセスを与える。最後に、各放送サイクルの終り
に、各100ミリセコンド・サイクルの残り部分を
必要に応じて他の通信、例えばプログラムのダウ
ンローデイング、各ポイントの英語記述の転送な
どに利用できる。 データ・ハイウエイを伝送されるデータには二
相コーデイング（biphase coding）が利用され、
好ましい実施例では各ドロツプの位相ロツクルー
プ回路を利用して受信二相パルスを小さい下位ユ
ニツトに分割し、これらの下位ユニツトを重み付
き分析することにより、データ・ハイウエイ上の
パルスを正しく検知する。 各ローカル・ドロツプとデータ・ハイウエイと
の接続を成立させる通信インターフエース装置を
いくつか、データ・ハイウエイと同様に冗長イン
ターフエースとして設けてもよい。通信インター
フエースはどちらもハイウエイ上のメツセージを
探索し、各メツセージに組込まれているエラー修
正コードを分析した結果、メツセージが正しく受
信されたことが判明すると連携の通信プロセツサ
にむかつて“正しいメツセージ受信”を表わす信
号を送信する。その結果、プロセツサは最初に
“正しいメツセージ受信”信号を提供する通信装
置からメツセージを取出す。従つて、通信装置も
データ・ハイウエイも常時オン・ライン状態にあ
り、主要及び従属通信装置などの切換えを行なわ
なくとも冗長性が得られる。 （実施例） 以下、添付図面を参照して本発明を詳細に説明
する。 目 次 １ システムの概要 ２ 通信フオーマツト ３ ドロツプの概要 ４ メツセージのフオーマツト ５ データの符号化及び復号 ６ クロツク制御−概論 ７ データ・ハイウエイ・コントローラ Ａ データ・ハイウエイ・プロセツサ（MBD） Ｂ データ・ハイウエイ通信カード（MBC） Ｃ 共用メモリ（MBS） ８ データ・ハイウエイ・プロセツサの動作 Ａ TDMモード・メツセージの発生 Ｂ デモクラチツク・モード・メツセージの発生 Ｃ 受信メツセージの整理 ９ クロツク制御−詳論 10 バスの割当て 11 制御フイールド 12 アラーム・ハンドリング 13 共用メモリの構成 １ システムの概要 上述のように、本発明の主要目的は単一のデー
タ・ハイウエイが各種入／出力端末装置、データ
取得部、制御装置、記録保持装置、エラー及びア
ラーム表示器、及び他のデータ処理システムとの
交信手段をすべて接続する分布形プロセス制御シ
ステムを提供することにある。第１図は本発明に
基づくこのようなシステムの概観を示す。単一デ
ータ・ハイウエイ１０が例えばプロセス制御装置
１２、入／出力端末装置１４、センサ１６、制御
表示装置１８などのような各種入／出力装置を接
続している。詳しくは後述するように本発明で
は、データ・ハイウエイ１０に対する各種入出力
を“ドロツプ”と呼称する。すべてのドロツプは
必ずしもそのすべてがデータ・ハイウエイの同じ
性質を利用するわけではないがほぼ全く同じ態様
でデータ・ハイウエイと相互作用する。従つて、
本発明のシステムをモジユール方式のシステムと
考えることができる。即ち、種類、個数を問わず
任意にドロツプを追加できるからである。好まし
い実施例では254個までの異なつたドロツプを使
用できる。これらのドロツプはいずれもシステム
の全データ・ベースにアクセスし、このデータ・
ベースは各ドロツプに属するメモリにコピーまた
は記憶され、各ドロツプは必要に応じて相互に交
信することもできる。これにより最大限の融通性
が得られ、単一ホストコンピユータの使用を避け
ることができる。上述のように、このことは種々
の理由から望ましいことであり、ホストコンピユ
ータが故障すればシステム全体が動作停止となる
のに対し、たとえばドロツプ１つまたは２つ以上
が故障してもシステムがその動作を継続できるの
も理由の１つである。すべてのドロツプが相互に
交信できるから、システム各部が種々の制御ルー
プなどに対して入出力を提供することができる。
また、以下に述べるハイウエイの混合モード使用
により、従来ならホストコンピユータの機能であ
つたプログラム・ダウンロード、ステタイス信号
形成などを操作者端末装置として構成されたドロ
ツプにより、システム機能を中断することなく実
施することができる。完全な“データ透過性”が
達成される。即ち、各プロセツサが他のドロツプ
のメモリを“探索”することにより中央メモリの
必要性が解消され、操作者の希望に応じて構成で
きる極めて迅速な陰極線管表示が得られ、プログ
ラム語の選択に融通性を与えることができる。 第２図は本発明の分布形プロセス制御システム
の一部を示す詳細図である。種々の機能を行なう
ように構成された複数のドロツプがデータ・ハイ
ウエイ１０によつて接続されている。各ドロツプ
はこれらの機能を行なうためのプロセツサを含
む。猶ここにいうプロセツサとはドロツプ場所に
おけるハードウエア及びソフトウエアを指し、適
当な手段を介してハイウエイと接続している。プ
ロセツサは例えばデータ取得及び制御機能を果た
し、制御下にある工場内各種プロセス２２とイン
ターフエースする分布形プロセツシング・ユニツ
ト２０を含むことができる。バツチ・プロセツシ
ング・ユニツト２４も使用できる。オペレータ用
アラーム・コンソール２６はオペレータのための
陰極線管による制御表示／アラーム・コンソール
として働く。オペレータ用アラーム・コンソール
の機能を提供すると共に必要に応じてシステムを
プログラムするためにエンジニア用コンソール２
８を利用することができる。生産中に発生する情
報を記録するデータ自動記録器３０も設置するこ
とができる。このデータを記録するのに作業経過
記憶・検索手段３２を利用することができる。ド
ロツプの１つは例えば工場の作業を最適条件にす
るに必要な特殊な計算を計算機機能３４をも含む
ことができる。１つのドロツプを他のコンピユー
タに対するインターフエースを行なう“ゲートウ
エイ”３６として構成し、電話線を介して遠隔場
所４０へのインターフエイスを行う別のインター
フエース・ユニツト３８を設けてもよい。プログ
ラム可能コントローラ・マスタ４６もドロツプの
１つとして図示してある。これは種々のプログラ
ム可能コントローラ４６を接続できる別のバスで
あるプログラム可能コントローラ・ハイウエイ４
４とのインターフエースを提供する。前記プログ
ラム可能コントローラ４６はプロセス入／出力バ
ス４８を介して他のプログラム可能コントローラ
５０と接続できる。従つて、種々の異なる多数の
コントローラをすべて１つのドロツプとインター
フエースさせることによりデータ・ハイウエイ１
０上のアクセス・スポツトを不要にし、ドロツプ
構成に完全な融通性を与えることができる。各ド
ロツプをシステムの全体的な構成に適合するだけ
でなく個々のドロツプの目的にも適合するように
構成できる。 第３図は本発明のシステムの構成要素である３
組のハードウエアの詳細図である。データ・ハイ
ウエイ１０にはデータ・ハイウエイ・コントロー
ラ（DHC）サブシステム５２が接続している。
このサブシステムはすべてのドロツプに共通であ
り、共用メモリ、直並列及び並直列データ変換の
ための変調器／復調器（Modem）、及び好ましい
実施例の場合はカスタム・ビツト・スライス・マ
イクロプロセツサであるデータ・ベース・ハイウ
エイ・プロセツサから成る。共用メモリはデユア
ル・ポート・メモリであり、データ・ハイウエ
イ・プロセツサと（後述の）機能プロセツサ５４
との間のインターフエースを形成する。機能プロ
セツサは特定ドロツプと連携の特定の仕事を行な
う。機能プロセツサは単数または複数のチツプを
有する市販のマイクロプロセツサから成る。ここ
にいうマイクロプロセツサとは単数のチツプまた
は相互接続されたチツプ、及び連携のメモリを指
し、従つて、公知の態様のマイクロプロセツサ・
システムを含む。 機能プロセツサ５４はDHCを介して本発明の
分布形プロセス制御システムの残り部分と透過形
通信を行う。共用メモリとの間で転送されるすべ
てのデータはその起点に関係なく機能プロセツサ
にとつてはその内部データ・ベースの一部と考え
られる。データ・ハイウエイを介して他のドロツ
プにデータが供給される好ましい実施例ででは、
データ・ハイウエイ・コントローラが各データ・
メツセージを記憶されている表と比較することに
より、連携の機能プロセツサがこのデータを必要
とするかどうかを判定する。もし必要とするな
ら、このメツセージがドロツプの共用メモリ中に
記憶またはコピーされる。従つて、機能プロセツ
サはこのような通信の仕事を免除され、データ・
ハイウエイ・プロセツサと共用するメモリをメモ
リとして使用して本来の制御作用に集中できる。
２つのプロセツサを共用メモリと併用することに
よりデータ・ハイウエイ・インターフエースが著
しく簡略化され、しかも機能プロセツサに局部的
処理能力が付加される。 機能プロセツサ５４はオペレータ入／出力端末
装置５６による人／機械インターフエース、及び
プロセス入／出力装置５８によるあらゆる形式の
データ取得及び制御処理などのような、ドロツプ
と連携の特定機能を行なう。機能プロセツサは共
用メモリからデータを得てこれを記憶し、必要に
応じて他のハードウエア、例えばマス・メモリ・
プロセス入／出力及び周辺装置などとの交信がデ
ータ・ハイウエイ・マイクロプロセツサによつて
行なわれるから、機能プロセツサが通信の仕事を
免除される。 入／出力インターフエース５８は制御下にある
工場内の種々のプロセスとの交信を可能にする。
この構成ではオペレータ・コンソール表示器５６
のほか、あらゆる形式のプロセス・コントローラ
装置のような各種入／出力装置を利用できる。 ２ 通信フオーマツト 次の手段の理解を容易にするため、本発明で使
用される通信フオーマツトを簡単に説明する。デ
ータ・ハイウエイ・バスを介して行なわれる通信
は各ドロツプにおけるデータ・ハイウエイ・コン
トローラによつて制御される。通信はプロセス・
データの定期放送によつて行なわれるだけでな
く、いずれか１つのドロツプによるリクエストに
呼応して行なわれる。好ましい実施例では、シス
テムは反復及び非反復伝送モードから成る混合モ
ード通信方式に従つて動作する。各100ミリセコ
ンド通信サイクルの第１反復部分ではシステムが
時分割多重（TDM）方式で使用され、この方式
では各ドロツプが少なくとも１つのタイム“スロ
ツト”を有し、このタイム・スロツトにおいてド
ロツプはデータ・ハイウエイにメツセージを出力
する。他のすべてのドロツプはメツセージから必
要なデータを選択することができる。各100ミリ
セコンド・インターバルの後半、即ち、非反復部
分である“デモクラチツク”モードにおいて、ハ
イウエイは他のメツセージ、例えば、他のドロツ
プからの特定データ・リクエストなどに利用する
ことができる。具体的には、（好ましい実施例の
場合、254まで設置可能な）各ドロツプが100ミリ
セコンドごとにハイウエイにアクセスし、該当の
メツセージ識別子及びステイタス情報と共に、共
用メモリに記憶されているプロセス値を放送する
ことができる。放送中でない各ドロツプは他のド
ロツプによる放送を聞き、関心のあるポイントを
選択し、これをハイウエイから取出して共用メモ
リに記憶させる。 各定期放送が終わると、各100メリセコンドの
タイム・スライスの残り時間が必要に応じて他の
通信、例えばプログラムのダウンロード、ポイン
トの英語記述の転送などに利用される。ドロツプ
はまた必要に応じ、特定のデータ・リクエストを
送信すると共に他のドロツプからの特定のデー
タ・リクエストに応答する。 実際には少なくとも毎秒１回はすべてのプロセ
ス変数値が放送されるが、各ドロツプは100ミリ
セコンドごとにハイウエイにアクセスするから、
条件が許すなら、各ドロツプは100ミリセコンド
に１回はキー・プロセス・ポイントに関するデー
タを放送し、交信することができる。データ・ハ
イウエイは少なくとも毎秒10000プロセス・ポイ
ントのシステム放送速度を可能にする転送速度を
有する。本発明の実施に利用される放送技術はマ
スターまたはトラフイツク・デイレクタを不要に
すると共に、システム中の起点に確認が返送され
る従来の送信／確認方式につきものの高いオーバ
ヘツドをも解消する。本発明システムではドロツ
プに、そのメツセージが受信されたとの確認を返
送しない。即ち、必要に応じて他のドロツプが取
出せるように情報をハイウエイに出力するだけで
ある。各ドロツプは一時的にマスターとして働
き、その送信信号中に、次にハイウエイにアクセ
スするドロツプを指示するトークンを含む。この
ように、同時に２つ以上のドロツプが送信のため
データ・ハイウエイにアクセスしないようにその
送信動作の協調が図られている。 ドロツプのデータ・ベースを形成する場合、デ
ータ・ポイントの英語記述、アラーム・リミツト
などのようなデータ・ベース情報を決定し、プロ
セス値が得られるかまたは計算される同じドロツ
プのメモリに記憶させる。このようにしてシステ
ムのデータ・ベースがプロセス・システムと同様
に多くのドロツプに分布される。混合モード放送
通信手段により、ハイウエイに接続するどのドロ
ツプもシステム中の任意の場所に存在するいかな
るプロセス・データにも、あたかもローカル・デ
ータ・ベースの一部であるかのようにアクセスす
ることができる。従つてデータ・ハイウエイは本
質的にはシステムに属するすべてのドロツプが利
用できる分布形の全体的データ・ベースとして働
き、通信システムの速度及び構成上、この全体的
データ・ベースは常に新しく、１秒以上古くなる
ことはあり得ない。 分布された全体的データ・ベースに対する各ド
ロツプのこのような透過形アクセスは制御ループ
が他のドロツプによつて形成または計算されるプ
ロセス値を使用して１つのドロツプで動作できる
ことを意味する。また、全体的なデータ・ベース
に対する透過形アクセスは通常なら１つのプロセ
ツサにおいて行なわれるように制約される機能を
ハイウエイの任意の場所に分布することを可能に
し、これは物理的に大きくかつ複雑なシステムで
は極めて有利な要件であり、既存システムに変更
を加えたり、その性能を劣化させたりすることな
く既存のシステムにドロツプを追加してその性能
を増大することを可能にする要件である。例えば
計算機、経過メモリ、データ取得ドロツプを追加
することができる。追加ドロツプからの放送を受
入れるかまたは無視するように各機能プロセツサ
をプログラムできるから、既存ドロツプの動作に
影響を及ぼすことなく、必要に応じてドロツプを
追加できる。同様に、残りのドロツプの動作を混
乱させずにドロツプを取除くことができる。 いかなるプロセス・システムでもその重要な機
能、例えば工場全体の最適化、経過データの記憶
及び検索、及び全工場規模の経過記録などには全
体的データ・ベースに対するアクセスが必要であ
る。従来このような機能はハイウエイから定期的
に工場データを取得し、これらの全工場規模のプ
ログラムによつて利用されるように自己内部でデ
ータ・ベースを形成するホストコンピユータを利
用することによつて行なわれた。このようなアプ
ローチの大きい欠点は、ホストコンピユータが多
くの機能を同時に提供しなければならないため、
このコンピユータの能力が飽和状態に陥ることで
ある。例えば、従来のオペレータ端末装置はシス
テム全体のデータ・ベースにアクセスする必要が
あり、従つて、全体的データ・ベースが記憶され
ている主要メモリに対してアクセスするホストコ
ンピユータに取付けられた周辺装置として構成さ
れた。本発明ではどのドロツプでも全体的なデー
タ・ベースに透過形アクセスできるから、従来な
らホストコンピユータを必要とした機能を多数の
ドロツプに分布することができ、ホストコンピユ
ータの機能を分布形コンピユータ・システムによ
つて遂行することができる。第１ドロツプを経過
データ記憶及び検索用に構成し、第２ドロツプを
工場最適化用の計算機として構成し、第３ドロツ
プを従来ならホストコンピユータを必要としたそ
の他の機能を提供する自動記録器として構成する
ことができる。システムの利用度が高まり、ホス
トコンピユータに伴なう性能劣化が解消されるこ
とは明らかに利点である。また、ハイアラーキ制
御方式などのインターフエース構成上、ホストコ
ンピユータが必要なら、“ゲート・ウエイ”ドロ
ツプによつて容易に間に合わせることができる。
最後に、本発明によつて提供される通信の透過性
に鑑み、システムに追加ドロツプを接続すること
は容易である。 好ましい実施例では、中継器を介在させずに長
さ６Kmに及ぶデータ・ハイウエイを形成する同軸
ケーブルに254個までのドロツプを接続できる。
別の実施例では64個までのドロツプを支持できる
オプチツク・フアイバから成るハイウエイを採用
する。当業者なら容易に理解できるように、オプ
チツク・フアイバ・ケーブルは通常の同軸ケーブ
ルよりもはるかに優れた低ノイズ特性を有し、こ
のことは或る種の工場に用いる用途として有意義
な特性と成り得る。この種のシステムは実際のノ
イズ及び時間遅延のフアクターによつて容量を決
定されるが、本発明のシステム及び方法は公知の
エンジニアリング上の制約によつても拘束され
る。また、データ取得及び局部制御機能を単一ド
ロツプに一体化することにより、いずれか一方の
機能だけを行なうシステムが多くの場合必要とす
るセンサの二重化が回避される。単一ドロツプの
機能はまた、例えば先ずデータ取得から始め、次
いで制御を行なうシステムの一体化を容易にす
る。更に、この構成はプロセス変調、シーケンス
制御及びデータ取得に対する一体化アプローチを
可能にする。 ３ ドロツプの概観 第４図において、本発明のシステムはプロセ
ス・モニター、プロセス制御、オペレータ・イン
ターフエースなどの機能のためドロツプのレベル
に第１機能プロセツサ６０を使用する一方、ハイ
ウエイから機能プロセツサに必要なデータを取得
し、機能プロセツサをハイウエイと交信させるた
めに第２データ・ハイウエイ・プロセツサ６４を
使用する。このようにして構成したから、機能プ
ロセツサはデータ取得及び制御の仕事に集中で
き、複雑な通信インターフエース条件を免除され
る。機能プロセツサ６０は共用メモリ６２を介し
てデータ・ハイウエイ・プロセツサ６４と接続す
る。直接一方のプロセツサから他方のプロセツサ
へデータを同時に転送しなくても２つのプロセツ
サ間に自動的にインターフエースを提供するとい
う点で共用メモリ６２の採用は極めて望ましい。
即ち、この構成ではいずれか一方のプロセツサが
必要に応じて共用メモリ６２にアクセスするだけ
である。機能プロセツサ６０はプロセス／出力ユ
ニツト６８を介して種々の公知入／出力ユニツト
６６と接続する。詳しくは後述するように、機能
プロセツサは公知の工業規格バスに接続するが、
その場合、このようなバスに接続できるどんな形
式の公知入／出力装置でも使用できるように配慮
する。従つて、本発明システムの利用者は特定メ
ーカーのプロセス入／出力ユニツトを使用しなけ
ればならないという制限をうけず、事実上任意の
装置を接続できる。 データ・ハイウエイ・プロセツサ６４は冗長性
を与えるため二重化して図示してあるが（第１〜
３図のハイウエイ１０に対応する）データ・ハイ
ウエイ７０と接続する。二重ハイウエイは物理的
に別々の伝送線、またはパスを構成する。ここに
いうハイウエイとは同軸ケーブル、オプチカル・
フアイバ・ケーブル、またはこれらと等価のもの
を意味する。双方向通信モジユール７２及びトラ
ンシーバ７６により更に大きい冗長性が与えられ
る。これらについてはあらためて詳しく説明す
る。データ・ハイウエイ・プロセツサ６４、通信
モジユール７２及び共用メモリ６２は第３図のデ
ータ・ハイウエイ・コントローラ５２に対応す
る。 第５図はデータ・ハイウエイ・ドロツプの詳細
な構成と、場合によつて必要となる一部構成成分
の冗長性を示す。図示のデータ・ハイウエイ７０
は冗長であり、トランシーバ（MBT）７６を介
してデータ・ハイウエイ通信コントローラ
（MBC）７２と接続し、このコントローラ
（MBC）７６はデータ・ハイウエイ・コントロー
ラ（DHC）バス８２と接続している。即ち、デ
ータ・ハイウエイ通信カード（MBC）７２は冗
長式で提供される。データ・ハイウエイ・コント
ローラ・バス８２には、機能プロセツサ６０とデ
ータ・ハイウエイ７０との間の通信機能を行なう
データ・ハイウエイ・プロセツサ（MBD）６４
が接続される。データ・ハイウエイ・コントロー
ラ・バス８２は第２バス８４を介して機能プロセ
ツサ６０と接続する共用メモリMBS）６２を介
して機能プロセツサと接続する。好ましい実施例
ではこの第２バス８４は工業規格“マルチバス”
（インテル・コーポレーシヨンの商品名）である。
この工業規格バス（IEEE規格No.796に規定）を、
採用したからユーザによる機能プロセツサの選択
が特定メーカーの製品に制限されず、工業規模マ
ルチバス・データ通信インターフエースする広範
囲の市場周辺装置から選択できる。これにより、
ドロツプの構成に多大の融通性が与えられる。ド
ロツプをユーザのニーズとシステムの装置に応じ
て構成できる。マルチバス・インターフエースに
適応可能な周辺装置は文字通り無数にあるから、
本発明システムの可能な順序はほとんど無限であ
る。特に融通性に優れた機能プロセツサ・ユニツ
トはSBC86／05の型番号でインテル・コーポレ
ーシヨンから販売されている。このユニツトは16
ビツト・マイクロコンピユータであり、当業者な
ら、ビデオ表示の発生を含み人／機械インターフ
エースや、プロセス・インターフエース及び制御
のような広範囲の有用な機能を行なうようにプロ
グラムすることは容易である。インテル・マニユ
アル・オーダNo.143153−001を参照されたい。 分布形入／出力バスと呼称される第３バス８６
に対してマルチバス８４をインターフエースさせ
るには、インターフエース・ユニツト（MBU）
９４を利用すればよい。バス８６から、それぞれ
のインターフエース仕様が異なる場合もある入／
出力装置に至る接続を成立させることができる。
機能プロセツサ６０はまた、プロセス・モニタ
ー、プロセス制御、オペレータ・インターフエー
スなど種々の機能を得るため必要に応じてマルチ
バス８４を介して入／出力装置８８と接続する。
記録保管のような他のドロツプ機能も可能であ
る。 第６図は、第５図に関連して上述した構成成分
のドロツプにおける物理的位置を示す。データ・
ハイウエイ７０はトランシーバ７６と接続し、ケ
ーブルはこのトランシーバ７６から、マルチバ
ス・カード・ケージ９０に挿入されたデータ・ハ
イウエイ通信（MBC）カード７２に至る。トラ
ンシーバ７６をケージ９０に設け、ハイウエイ７
０のすぐ近くに並置してもよい。また、マルテバ
スと両立可能な構成成分、例えば共用メモリ・シ
ステム（MBS）６２及び機能プロセツサ６０を
前記ケージに設けてマルチバスに挿入する。図面
ではマルチバス・コネクタをカード・ケージの背
面を横切る破線９２で示す。即ち、ケージにカー
ドを挿入するだけで、マルチバスに対する接続が
自動的に成立する。データ・ハイウエイ・コント
ローラ（DHC）バス８２もデータ・ハイウエ
イ・プロセツサ６４、共用メモリ（MBS）６２
及びデータ・ハイウエイ通信カードMBC７２を
接続する破線で示した。 マルチバス９２は機能プロセツサ６０を接続す
ると共に、Ｑ−ライン・カード・ケージ９６と呼
称される第２カード・ケージに分布形入／出力バ
ス８２を介して接続するMBUユニツト９４とも
接続する。ケージ９６は例えばその他の入／出力
装置、例えば本発明の出願人たるウエスチングハ
ウス・エレクトリツク・コーポレーシヨンから
“Ｑ−ライン・ポイント・カード”の商品名で販
売されているような入／出力装置をも含むことが
できる。これらは第６図に示すように、プラン
ト・センサ、位置アクチユエータなどと実際に接
続する。従つて、オペレータ端末装置などのよう
に直接マルチバスと両立可能な周辺装置に従つて
ドロツプを機能させたい場合にはこれをマルチバ
ス９２に接続するだけでよい。また、特定のプロ
セス制御が必要ならば、MBUユニツト９４を利
用してマルチバスを分布形入／出力バス８６とイ
ンターフエースさせてから、第６図に示すように
プラント・センサをＱ−ライン・カードケージ９
６（または他の任意のバス・システム）に取付け
ればよい。第６図から明らかなように、データ・
ハイウエイ通信（Modem）カードであるMBC７
２、データ・ハイウエイ・プロセツサ・カードで
あるMBD６４、及び共用メモリ・カードである
MBS６２がDHCまたはデータ・ハイウエイ・コ
ントローラ９８を構成する。MBTまたはトラン
シーバもここに設置することができる。これら４
枚のカードは機能プロセツサ６０とデータ・ハイ
ウエイ・バス７０との間にインターフエースを形
成する手段を含む。 データ・ハイウエイ・コントローラ（DHC）
９８の構成成分の詳細についてはデータ・ハイウ
エイに使用されるメツセージの形式を説明した後
に説明する。 ４ メツセージのフオーマツト 本発明に従つて使用されるメツセージのフオー
マツトを第７及び８図に略示した。第７ａ図は本
発明の混合モード伝送システムの概要を示す。既
に述べたように、通信は100メリセコンドのイン
ターバルで行なわれる。各100ミリセドンドにわ
たるタイム・スライスの第１部分がTDMモード
１０２であり、この部分では時間が多重化のため
スライスに分割される。少なくとも１つのタイ
ム・スライス１００に各ドロツプが割当てられ
る。即ち、例えばドロツプ８１は第１スライス１
００に、ドロツプ８２は次のスライスに、ドロツ
プ８３はその次のスライスに、というように伝送
を行なう。TDMモード１０２が終ると、デモク
ラチツク・モード１０４に入る。この時間には例
えば追加データ、プログラムのダウン・ロード、
システム保守などのリクエストのような特殊メツ
セージの伝送が行なわれる。ドロツプが伝送すべ
きデモクラチツク・メツセージを持たなければ、
空白メツセージを伝送して次のドロツプにバスを
“ハンド・オフ”する。 混合モード方式にはいくつかの利点がある。時
分割多重化を利用することにより、すべてのドロ
ツプが規定の時間にバスにアクセスする。このこ
とはシステム全体を通して所定のデータの頻繁な
交信を可能にする。TDM方式ではデータ・ハイ
ウエイ通信のための時間を最大限に利用できる。
また、デモクラチツク・モードを提供することで
システムに顕著な融通性が与えられる。即ち、デ
ータ伝送がTDMだけの場合には不可能な機能を
行なうことができる。 第７ｂ図はドロツプからデータ・ハイウエイに
伝送される１つのデータ・ブロツクまたは“フレ
ーム”を示す。個々のフイールドには変化があつ
ても、同じフオーマツトがTDMモードにもデモ
クラチツク・モードにも利用される。採用される
プロトコルは基本的にはIBMコーポレーシヨン
が開発し、業界の標準となつている公知の
“HDLC”フレームを改良したものである。その
基本構成を第７ｂ図に示した。連続するフレーム
間にスペースを設け、このスペースの後に長さ約
2.4マイクロセコンドのマーク・パルス１０６を
設け、このパルスを利用してデータ送信機を作動
させる。このパルスに８個の二相符号化０列１０
８が続き、これが次に伝送される二相データの復
号に利用される、後述のようなデータ・ハイウエ
イ通信カードの位相ロツクループ回路を同期化す
る。次に１個の０、６個の１及びもう１個の０か
ら成るフラグ・バイト１１０が続く。HDLCプロ
トコルにおいてはこの２進値列は固有であるから
フラグとして利用できる。これを以下に説明す
る。HDLCプロトコルやゼロ挿入法を利用するこ
とにより、不注意でデータ・ハイウエイ・バスに
フラグが現われないようにする。ゼロ挿入法では
送信されるデータが５個の連続する１を有する場
合に出データ流れに余分の０を挿入する。データ
がデータ・ハイウエイ・プロセツサに出力される
前に受信HDLCコントローラにより逐次入力流れ
から、後述の周期的冗長キヤラクタと共に前記余
分の０が除去される。即ち、公知のHDLCコント
ローラが伝送ブロツクの開始時と終了時にだけフ
ラグが現われるようにデータ・ハイウエイへの出
力を制御する。フラグ１１０に、第７ｃ図に関連
して後述するアドレス、制御及びデータ・フイー
ルド１１２が続く。次に長さ２バイトの周期冗長
度チエツク・フイールド１１４が続くが、このフ
イールドはデータ・ハイウエイ・コントローラに
おいて形成され、公知技術に従つてエラー・チエ
ツク及び修正のため出伝送信号に挿入される。第
２フラグ１１０が伝送を完結させる。 第７ｃ図は、第７ｂ図に示したドロツプから送
信されるデータ・ブロツクまたは“フレーム”に
よつて与えられる記述の展開図である。フラグ・
バイト１１０は上述した通りである。これにアド
レス・フイールド１１６が続く。このアドレス・
フイールドまたは“Ａ−バイト”１１６は、デー
タ・ハイウエイにアクセスする次のドロツプを特
定する“トークン”として作用する。Ａ−バイト
１１６は、ドロツプがメツセージを送出するごと
に増大する８ビツト・アドレス・インデツクスで
ある。このインデツクスは、ハイウエイにアクセ
スする次のドロツプを指示するドロツプ表へのア
クセスに利用される。アドレス・バイト１１６に
制御バイト１１８が続く。これは制御フラグであ
る８ビツトから成るバイトである。この制御フラ
グについては第８ａ図との関連で詳しく後述す
る。次に０ないし63個のデータ・ワード１２０が
続き、このデータ・ワードの詳細も第８ｂ及び８
ｃ図に関連して後述する。第７ｃ図に示すメツセ
ージ・フレームのうち、モニターされる特定プロ
セス値に関連する典型的なポイントまたは下位部
分は特定のデータ・ポイントを識別する“システ
ム識別”タグであり、特定のデータ・メツセージ
が連携の機能プロセツサにとつて重要かどうかを
判定するためデータ・ハイウエイ・コントローラ
によつて利用される１個のワードを含む。各ポイ
ントはステイタズワードをも含む。その他のワー
ドは例えばアナログ値を伝送するのに利用するこ
とができる。全てのワードが伝送された後、16ビ
ツトの周期的冗長度チエツク１１４及びフラグ１
１０が伝送され、本発明のいずれか１つのドロツ
プから送信されるフレームはこのフラグ１１０で
完結する。 第８ａないし８ｄ図から成る第８図は上記フレ
ームの各部分の詳細なフオーマツトを示す。第８
ａ図はＣフイールド１１８に使用されるビツトを
限定する。既に述べたように、８ビツトから成
る。第７番目の位置を取るビツトＰは組合わされ
たＡ及びＢフイールドのためのパリテイ・ビツト
である。パリテイは奇数と限定されている。この
ビツトはプロセツサとHDLCコントローラの間の
伝送中に発生する可能性のあるビツト・エラーを
キヤツチする。位置６を占めるＭビツトはメツセ
ージのモードを指示する。セツトされているな
ら、モードはTDM、即ち、同じメツセージフオ
ーマツトがTDMにもデモクラチツク・モードに
も使用され、Ｍビツトは特定メツセージがどちら
のモードに属するかを指定する。位置５を占める
Ｔビツトは後続のメツセージのモードを指示す
る。セツトされているならモードはTDM、換言
すれば、このビツトは現ドロツプがどちらのモー
ドにハンド・オフするかを指示する。位置４を占
めるＨビツトはDHCによつてセツトされてこの
フレームが先行のハンド・オフが回答を得られな
いままであつたため回復ハンド・オフであること
を表わす。Ｒビツトはデータ・ハイウエイを介し
て行なわれるフレームの伝送を同期させるタイム
キーパによつて使用される。セツトされているな
ら、ＲビツトはタイムキーパDHCがデータ・ハ
イウエイの休止時間が異常に長いことを検知し、
データ・ハイウエイをこのフレームから再始動し
つつあることを指示する。従つて、記号パス動作
になんらかのエラーが発生したことをタイムキー
パが検知するとＲビツトがセツトされる。100ミ
リセコンドの時間が過ぎると、位置２を占めるＵ
ビツトが最終のデモクラチツク・モード・フレー
ム中にセツトされて、次のフレームがTDMであ
ることを指示する。この場合、再デモクラチツク
周期を取戻す時に使用するためＡフイールドは使
用せずに残す。従つて、Ｕビツトがセツトされて
いるならTDMリストの第１記述項目に対するハ
ンド・オフを意味する。最後に、位置１及び０を
それぞれ占める２個のＳビツトもタイムキーパに
よつて使用される。このＳビツトが０でなければ
Ｃフイールドに続くワードがクロツク値を含むこ
とを意味する。Ｓビツト値は（冗長性を与えるた
め）システム中に３個使用されているタイムキー
パのうちどのタイムキーパがメツセージを送信中
であるかを指示する。値０１はタイム・キーパＡ
を、１０はタイムキータＢを、１１はタイムキー
パＣをそれぞれ意味する。 伝送ブロツクのデータ部分１２０（第７ｃ図）
は空白でもよいし63個までのワードを含むことも
できる。伝送ブロツクのデータ部分１２０におけ
るメツセージのフオーマツトは伝送がTDMモー
ド・フレームかデモクラチツク・モード・フレー
ムかによつて異なる。各100ミリセコンド周期の
TDM部分では各ドロツプのDHCが１フレームの
定期情報を送信し、このフレームはそれぞれがシ
ステムID、ステイタス・ワード、及びもしアナ
ログ・ポイントならその値から成る一連のメツセ
ージから成る。デジタルTDMメツセージのフオ
ーマツトは第８ｂ図に示した通りであり、アナロ
グTDMメツセージのフオーマツトは第８ｃ図に
示した通りである。いずれかの場合にも、システ
ムIDワード及びステイタス・ワードで始まる。 システムIDはメツセージの第１ワードに位置
合わせされた14ビツトのシステム要素識別子を含
む。システムIDはデータの性質及び出所を識別
し、このメツセージが重要かどうかを判定するた
め各ドロツプによつて検査される。14ビツトを採
用することで16000以上の個別データ・ポイント、
即ち、プロセス変数値、システムのステイタスな
どを別々に識別することが可能になる。14ビツト
の数が１ないし254の範囲内の数を指示するなら
ば、単一のデータ・ポイントを指示するのではな
くて、メツセージを送信中のドロツプを指示する
に過ぎない。例えばプリンタの用紙が切れると、
このプリンタとして構成されているドロツプがア
ラーム状態にあることが指示され、従つて、この
14ビツト数は通信上便利な機能を提供する。２バ
イトのシステムIDの２個の余分ビツトは次のよ
うに利用される。ビツト15はメツセージがアナロ
グ・ポイントかデジタル・ポイントかを指示す
る。セツトされているならポイントはデジタル、
クリアされているならポイントはアナログであ
る。ビツト14はTDMメツセージにおいて常に１
にセツトされる。これにより機能プロセツサは
TDMの記述項目をデモクラチツク・モードの記
述項目から弁別することができる。ステイタス・
ワードはメツセージのステイタスの属性を含む。
もしシステム要素がデジタルなら、ステイタス・
ワードの最下位ビツトはデジタル値を含む。第８
ｃ図に示す２ワード・アナログ値フイールドはア
ナログ・メツセージだけに使用される。このフイ
ールドは32ビツトの浮動少数点アナログ値を含
む。 第８ｄ図は、好ましい実施例において利用可能
なデモクラチツク・モード・メツセージである。
100ミリセコンド周期のDEM部分において、いく
つかのDHCは、リクエストされた非定期的メツ
セージを、連携の機能プロセツサによるか、また
は他のドロツプからのリクエストに応答して、送
信することができる。与えられた100ミリセコン
ド周期に実際に送信するDHCの数は次のTDM周
期が始まるまでの残された時間によつて制限さ
れ、場合によつてはすべてのドロツプがDEMメ
ツセージ送信を行なうことができる。DEM周期
に送信されるメツセージはワン・シヨツト放送
と、起点ドロツプへのメツセージの２種類に分類
される。ワン・シヨツト放送はシステム要素に関
するすべての属性をすべてのドロツプに送信する
のに使用される。このような放送はあるドロツプ
が他のドロツプからワン・シヨツト放送リクエス
トを受けた場合に送信される。 ワン・シヨツト放送のシステムID部分は第８
ｂ及び８ｃ図に関連して述べた通りである。WC
フイールドは１ワードであり、メツセージに含ま
れる情報の追加ワード数を指示する。起点ドロツ
プに対するリクエスト／変更メツセージの場合、
このフイールドは０でよい。もし０ならば、この
メツセージはシステムIDフイールドに特定され
ているシステム要素のすべての属性に関するワ
ン・シヨツト放送を求めるリクエストと解釈され
る。WCフイールドが０なら、DISP及びADフイ
ールドは存在しない。ワン・シヨツト放送との関
連で使用されるAAフイールドは１ないし61ワー
ドであり、このワードは共用メモリに順次記憶さ
れる。ドロツプへのデータ送信にはリクエスト／
変更メツセージが使用される。システムID及び
WCフイールドは上述の通りである。DISPフイ
ールドはデータ記録内における、送信データの記
憶位置を指示するのに使用される。ADフイール
ドは指定要素の１つまたは２つ以上の属性にかわ
る情報を表わす１ないし60個のワードである。最
後に、起点ドロツプへの一般的なメツセージも同
じシステムID及びWCフイールドを含むが、共用
メモリの８個のフアーストイン・フアーストアウ
ト・バツフア（FIFO）のうちどのバツフアがメ
ツセージを記憶するのに使用されるかを指示する
FIフイールドをも含む。要約すると、起点への
リクエスト／変更メツセージは、ワン・シヨツト
放送フオーマツトを利用して送信すべき特定デー
タを要求するために利用される。起点への一般的
なメツセージは、例えば確認またはこれに類する
信号となる。 ５ データの符号化及び復号 第９図は、本発明との関連で利用されるものを
含む種々のデータ符号化法の比較図である。第９
図の第１行には一連の０及び１から成る形でデー
タを図示した。次の行NRZは“非ゼロ復帰”符
号化法であり、１に対応する時間で信号は高いレ
ベルにあり、他の時間には低いレベルとなる。次
の行NRZIはある種のデータ記録システムにおい
てデータ変換・数を少なくするのに広く採用され
る“非ゼロ反転復帰”法である。第４番目の行
RZは１に対しては単純半ビツト・セル高パルス
を、その他の場合には低パルスを提供するのに使
用されるゼロ復帰符号化法である。この方式はデ
ータの自動刻時制御が不可能であることがいうま
でもない。最後に、データ・ハイウエイによるデ
ータ転送のため本発明で採用される二相符号化法
を第５番目の行に示した。このデータ変換方法に
あつては、すべてのビツト・セルの中心に、０な
らば上向き変換、１ならば下向き変換が起こり、
その結果、図示の波形となる。即ち、二相符号化
では、各ビツト・セルの半分が低く、半分が高
く、高い半分が最初に現われるか２番目に現われ
るかによつて１がコード化されたか０がコード化
されたかが判定される。 NRZ符号化法は本発明のコントローラ内で利
用されるが、二相符号化方式はデータ・ハイウエ
イを介して利用される。従つて翻訳手段を設ける
必要がある。これを示すのが第１１図であり、第
１９図は関連の波形を示す。コード化すべき
NRZデータに関する排他的論理和演算の結果及
び2MHzクロツクと共に4MHzクロツクがフリツ
プ・フロツプ１２２に供給される。フリツプ・フ
ロツプの出力が第１０図の下方に示す二相データ
である。第１０及び１１図に示すメツセージ・プ
ロトコルはすでに述べた通りである。即ち、イン
バータ１２６によつて形成されるマークにより、
メツセージ開始と同時に送信機が作動する。イン
バータ１２８によつて間隔が維持され、その結
果、図示のような、かつ第７ｂ図に関連して上述
したようなフオーマツトとなる。 本発明で使用される二相データ符号化方式には
いくつかの利点がある。その１つとして、すべて
のデータ・ビツトにおいて変換が起こるから、自
動クロツク制御を可能にするに充分な周波数情報
が得られ、従つて単線同軸ケーブルで充分であ
る。二相符号化では正味DC電圧が０であること
も好都合であり、導線とシールドの間に全般的に
DC電圧が発生することはない。 二相符号化通信の他の利点として、二相符号化
ではビツト・セルにおいてコード化された各ビツ
トの半分が高または“正”、半分が低または“負”
となる。例えば１は１つのビツトセルにおいて先
ず“高”として、次いで“低”としてコード化さ
れ、０はその逆となる。本発明の他の特徴とし
て、復号に際して各ビツト・セルの第１及び第２
部分の相対振幅を互いに比較することにより、二
相データの比較的ノイズの少ない復号を達成する
ことができる。即ち、ビツト・セルの前半部分が
後半部分の振幅よりも平均して高ければ１が検知
され、０の場合にはこの逆となる。第１０図に示
す方形波二相データはフリツプ・フロツプによつ
て形成されるほぼ理想的なデータである。ただ
し、同軸ハイウエイで伝送される過程である程度
の信号劣化が起こり、方形エツジがやや丸くな
る。データを正しく受信できるためには伝送の検
知精度を高める手段を設ける必要がある。本発明
の他の特徴として、二相データをインターバルを
置いてサンプリングし、ビツト・セルの各半分の
中央サンプルを両端に対して重み付けし、重み付
けされた値を合計することによりこのビツト・セ
ルの各半分のトータル値を形成することで別の改
良効果を得る。前半部分のトータル値が後半部分
のトータル値よりも大きければ１が復号され、後
半部分の方が大きれば０が復号される。従つて、
例えばなんらかの理由でラインに現われる漂遊電
圧の作用下にビツト・セルの高い半分の相当な部
分が負となつてもノイズが小さいという点で極め
て有利であり、前記漂遊電圧の作用下にあつて
も、重み付け方式を採用したから正しく復号され
る公算が大きい。 第１３図はいかにしてこの正しい復号が行なわ
れるかを略示する図である。第１３ａ図は理想的
な二相データを示す。１個のビツト・セルはその
前半部分が高く、後半部分が低く、１がコード化
されたことを示す。第１３ｂ図は検知すべきデー
タが歪みとノイズを伴なう極端な例を示す。第１
３ａ図に示す波形が歪んで第１３ｂ図に破線で示
すほぼ正弦波形に近くなるが、ラインのノイズが
この破線で示す形状から著しくずれた形となる。 上述のように、二相データを復号するキーはセ
ルのどちらかの半分が高い平均値を持つかを検知
することである。ノイズが信号振幅と相関すると
は考えられないから、ほぼ正弦波形の信号が比較
的意味を持つのは各セルの中央部においてであ
る。即ち、ビツト・セル振幅の中央における最大
信号が0.3ボルトなら、ノイズの−0.2ボルトが信
号を０に対して負であると検知させないが、例え
ばビツト・セル両端付近で信号値が僅かに0.1ボ
ルトなら、信号は０に対して負と検知される。従
つて、第１３ｃ図はビツト・セルの各部が分割さ
れる下位ユニツトに与えられる重み付け値を示
す。好ましい実施例ではビツト・セルの各半分が
８個の下位ユニツトに分割される。端部ユニツト
には０値が与えられ、中間ユニツトの重み付けは
中央ユニツトが相対値３を取るまで漸増する。こ
れらはすべて第１３ｃ図に示す通りである。他の
重み付け方式を採用してもよいことはいうまでも
ない。所与の下位ユニツトに関して、波形の値が
任意の値に対して正であれば、この下位ユニツト
の重み付け値を関連のビツト・セル半分のトータ
ル値に加算する。ビツト・セル全体をこのように
して分析したら各半分のトータル値を比較する。
前半部分のトータル値が後半部分のトータル値よ
りも高けれれば１が復号され、前半部分が低けれ
ばビツトは０である。第１３ｃ図は波形が正なら
“１”ビツト列が、負または０なら“０”ビツト
列が形成されるメカニズムを示す。このビツト列
が重み付け値に加えられ、その結果が合計され
る。このことは波形のすべての負部分を無視し
て、第１３ｃ図に示す重み付け値によつて求めら
れるユニツト量を加算したことを意味する。その
結果を第１３ｅ図に示す。ビツト・セルの前半部
分はトータル値８を、後半部分はトータル値６を
取るから、１が復号されたことになる。もちろ
ん、理論上はこの例においてビツト・セルの前半
部分が値12を、後半部分が値０を取ることにな
る。 当業者なら容易に理解できるように、ここに挙
げた例は著しく誇張されている。ノイズはさほど
顕著ではないのが普通である。事実、本発明の好
ましい実施例ではビツトの誤り率は10-7よりもは
るかに低い。 本発明は他の特徴として、二相データを小部分
に分割するクロツクを設定するのに位相ロツクル
ープを使用し、前記分割小部分を互いに重み付け
し、これを合計して統計上優れたデータ検知を可
能にする。この動作を行なうと共に上述の復号を
行なう回路を第１２図に示した。公称周波数2M
Hzの二相データが１３０において供給され、ビツ
ト・セルごとに16サンプルが形成されるように、
発振器１３２から発生する32MHzのサンプリング
速度でサンプリングされる。回路は基本ビツト・
セルを発見するために前縁の変化を検知する。検
知装置１５６によつてエツジが検知されると、デ
ジタル位相ロツクループが次のエツジまでカウン
ト・アツプする。そのたびにカウントを整合さ
せ、必要ならばカウンタのインターバルをビツ
ト・セルと整合させるため１だけ加減調整する。
位相ロツクループは第７ｂ図に示すフラグからマ
ーク・ビツトを分離する８個の０に基ずき同期さ
れる。このようにして位相ロツクループは０の初
期フイールドを求める。この初期フイールドを検
知することにより、180゜位相ずれ同期の可能性は
なくなる。ORゲート１３４によつて２個の連続
する位相OK信号が出力された後、ロツク状態が
存在する。 入力データは２つの周期、即ち、２成分二相デ
ータの前半及び後半にサンプリングされる。デー
タ復号プロセスは二相サンプルを単成分NRZデ
ータビツトに変換するために２つのPROM１３
６及び１３８を利用する。“１”PROM１３６が
最初に動作して、すでに入力シフト・レジスタ１
４０からシフト・インされ、一時的にレジスタ１
４２に記憶されているデータに作用する。各二相
ビツト・セルごとに16個のサンプルが２つの８ビ
ツト群の形で取出される。この８ビツト群は基準
値と比較した入力波形に応じて第１３ｄ図に示す
ような１または０ビツト列である。１４０におい
てシフト・インされた後、第１ビツト群は８ビツ
ト並列レジスタ１４２に転送される。レジスタの
出力は“１”PROM１３６に対するアドレスと
して作用する。各PROM場所の内容はデータの
８ビツトであるアドレスによつて提供される論理
１の重み付き代数値を表わす数を含む。PROM
の出力はニブルとして提供される重み付き合計、
即ち、４ビツト並列レジスタ１４４に記憶される
データの1/2バイトである。この過程で８ビツト
から成る二相データ・セル後半部分がシフト・イ
ンされ、最初の８ビツトと同様に処理される。こ
の接合点には生データの16サンプルから抽出され
た２つのデータ・ニブルがある。この両ニブルは
1PROM１３６及び４ビツト・レジスタ１４４に
供給され、一緒に０揃いのPROM１３８に対す
るアドレスとして作用する。このPROMは２つ
の出力を持ち、もし上位４ビツト、即ち、第１ニ
ブルの値が下位４ビツト値よりも大きければ信号
１を出力する。さもなければ信号０が出力され
る。クロツク制御が行なわれるとこれが１４６に
おいて非ゼロ帰還データ出力となる。もし０揃い
PROM１３８のアドレスが０揃いまたは１揃い
なら、DHB活動が存在せず、従つて“活動”信
号ACTVTYがセツトされても偽信号ということ
になる。即ち、PROM１３８に対するアドレス
として１揃いまたは０揃いアドレスが提示されれ
ば活動信号は発生しない。 上述のように、第１３図はビツト・セルの理想
的な方形波部分（１３ａ図）と典型的な、ただし
誇張された現実の波形（１３ａ図）の関係を図形
的に示す。サンプルのそれぞれに割当てられる重
み付け値を第１３ｃ図で個々のサンプルの下に示
した。同図から明らかなように、少なくともノイ
ズ、ジツタなどによつて撹乱され易いデータ・セ
ル中央部は出力NRZデータの精度を高めるよう
にPROM１３６の記憶値により特別に強調され
ている。 上述のようにハイウエイの活動はPROM１３
８によつて検知される変化の有無に基づいて検知
される。“活動なし”は３個の連続する二相コー
ドの不在として定義される。後述のマイクロエン
ジン（microengine）、データ・ハイウエイ・プ
ロセツサ及びタイムキーパがこの活動信号を利用
して受信メツセージ・フレームの検知を確実に
し、さもなければノイズが本物のデータと混同さ
れるのを防止する。 ６ クロツク制御−概論 当業者なら容易に理解できることであるが、分
布形制御システムにおいては正確なタイミングが
必須条件であり、本発明も例外ではない。そこ
で、ドロツプがすべて同じ時間値に対して動作す
るように特殊な手段が講じられて来た。時分割多
重化モードに移行する際にすべてのドロツプを同
期することによつてこのタイミングが行なわれ
る。任意のドロツプがそのフレームの制御バイト
中に“Ｕ”ビツトをセツトすることにより時分割
多重化モードへの切換え命令を放送すると、すべ
てのドロツプがこれを受信する。そこで各ドロツ
プがローカル・タイムのスナツプ・シヨツトを取
る。即ち、各ドロツプに含まれる内部クロツクの
前記Ｕビツトが送信された時の値を記録する。モ
ード切換えは各ドロツプによつてほぼ同時に受信
されるから、理論上すべてのドロツプは正確に同
時にそのタイムを記録することになる。次いで最
初に放送する３つのドロツプ、即ち、タイムキー
パがＣフイールドと第1SIDワードの間に、それ
ぞれのタイムキーパが記録したスナツプシヨツト
の内容を含む別のワードを挿入する。タイムキー
パをも含むがドロツプのそれぞれがこの放送を受
信するから、TDMモードによる最初の３つの放
送の後、各ドロツプは３つのタイム・スナプシヨ
ツトを受信したことになる。各ドロツプ内にあつ
てローカル・クロツクを含むデータ・ハイウエ
イ・プロセツサが３つのスナツプシヨツト・タイ
ムをチエツクし、近似する２つの値の平均を取
る。次いでデータ・ハイウエイ・プロセツサはこ
の平均値を該プロセツサ自体の“TDMへの切換
え”命令タイムのスナツプシヨツトと比較し、比
較結果に従つてそのクロツクを調整する。即ち、
各プロセツサは機能プロセツサが必要に応じこの
クロツク値にアクセスできるようにクロツク・タ
イムをその共用メモリに連続的に記憶させる。こ
のプロセスについては更に詳しく後述する。 本発明の１つの特徴として、３つの別々のタイ
ムキーパ・ドロツプを使用することによる三重の
冗長性をタイムキーパに与える。タイムキーパの
基本的機能は見失われたトークンを探索し、検出
することにある。即ち、ハイウエイを１つのドロ
ツプから次のドロツプに正しくハンド・オフさせ
るのに必要な信号を供給することにある。一般的
には、そのフレームをハイウエイに送信してトー
クンを渡した後、各ドロツプは所与の時間内に他
の放送も入つて来ないかどうかを調べる。前提条
件として、もし放送が入つてきたら次のドロツプ
がトークンを確認してその放送を実行したのであ
り、放送が検知されないなら、トークンが欠落し
ていたことになる。トークンを渡すドロツプは先
ず30マイクロセコンド待つてから80マイクセコン
ドのウインドーを時定し、新しい放送の有無をさ
がす。もし見つからなければ再びアドレスを増分
し、データ・フイールドのないフレームを再送信
することによりトークンを次のドロツプへ渡す。
従つて、このドロツプは次のドロツプがそのアド
レス信号を認識し、みずからのメツセージを送信
するまでの間増分動作を続けることができる。例
えば、約100のドロツプが番号順に配列され、ド
ロツプ３０〜３９がオフ・ラインであるシステム
が考えられる。この場合、ドロツプ２９はドロツ
プ４０に宛てられたトークンがドロツプ４０の送
信という形で確認されるまで11回にわたつて増分
する。ただし、実際には“確認”メツセージは使
用されない。それぞれのメツセージはデータだけ
でなく次のトークンをも含み、このことは前のト
ークンの受渡しが正しく行なわれたことの確認を
意味する。 ３つのタイムキーパ・ドロツプはハイウエイに
対する別々のモニター機能をも行なう。受信され
た各放送に続いて３つのタイムキーパがそれぞれ
のタイムをタイムアウトする。即ち、第１タイム
キーパは240マイクロセコンド、第２タイムキー
パ440マイクセコンドで、第３タイムキーパは640
マイクロセコンドでそれぞれタイム・アウトす
る。タイムキーパのいずれか１つがトークン受信
を検知しなければ、即ち、このタイムキーパに与
えられた時間枠内に新しい放送を検知しなけれ
ば、時分割多重化モードの開始点から再び通信を
開始する。なんらかの理由で第１タイムキーパが
240マイクロセコンドに放送を感知しなければ第
１タイムキーパが440マイクロセコンドにわたつ
てモニターする。多くの場合第２タイムキーパが
第１タイムキーパをバツクアツプし、同様に第３
タイムキーパが第１及び第２タイムキーパをバツ
クアツプする。 タイムキーパには３つの作用モードがある。即
ち、 １ ノーマル・モード ２ タイムキーパ・モード ３ リセツト・モード ノーマル・モードではMBCがメツセージを送
信した後にタイムキーパが起動される。ハイウエ
イにおいて110マイクロセコンドにわたつて活動
が検知されないと、タイムキーパがタイムアウト
し、MBCがMBDに割り込む。 タイムキーパ・モードはデータ・ハイウエイ・
システムの故障を検知するのに利用される。活動
が検知されないとタイムキーパが起動される。ハ
イウエイにおける活動が検知される前にタイムキ
ーパがタイムアウトすればハイウエイ・システム
に故障あると想定され、MBCがMBDに割り込
む。 MBCタイマはプログラム可能アレー・ロジツ
ク・チツプ（PAL）制御シーケンサ、プログラ
ム可能カウンタ、100分割カウンタ、及び入力同
期レジスタから成る。これらの論理素子が相互作
用してタイミング機能を行なう。 第１４図はこのタイマの状態変化図である。４
個の信号を図示してあり、セツトされて下記のよ
うな意味を持つ。 TIMOT信号は連携のタイマがタイムアウトし
たことを意味し、ACTV信号（第１２図の信号
ACTVTYと等価）はハイウエイにおいて活動が
検知されたことを意味し、TWCZ信号は送信完
了を意味し、IR信号はMBDへの割込みが受け入
れられたことを意味する。 タイマには下記のような主要動作モードがあ
る。 １ リセツト・モード ２ ノーマル・モード・タイマー110マイクロセ
コンド ３ タイムキーパＡ、Ｂ、またはＣモード・タイ
マ モードはSSビツトに従つてMBDからの命令で
選択される。タイマは次の例外を除いて常に一度
に１つのモードで動作する。即ち、タイムキー
パ・モードでは制御シーケンサが152において
TWCZ信号を受信すると自動的に飛越してノー
マル・モードで動作し、MBCマクロエンジンに
よりメツセージが送信されたばかりであることを
指示する場合がその例外である。 タイマは３つの条件下でリセツト・モード150
に移行する。第１は151において“オフ”となる
ように命令された場合、次はノーマル・モードで
あるがメツセージ送信前である場合、最後はなん
らかのモード変換が起こつた場合である。 ノーマル・モード（NESTノード153号）のタ
イミング・インターバルはマイクロエンジンによ
つて時定される30マイクロセコンド及びタイマ自
体によつて時定される80マイクロセコンドであ
る。即ち、このモードは送信メツセージの末尾か
ら30マイクロセコンド“後”に、換言すれば、マ
イクロエンジンがリセツトし、信号TWCZをセ
ツトしてノーマル・モードの開始を指示すると開
始される。開始後、タイマはハイウエイに活動が
現われる（ACTV＝１）のを待機し、“受信”ド
ロツプが実際にメツセージを受信し、“みずから
の”送信を開始しようとしていることを通告す
る。活動は第１２図に関連してすでに説明した二
相検知回路によつて検知され、この回路が
ACTVTY信号を出力する。もしACTVが80マイ
クロセコンド以内に起こらなければ（真にならな
ければ）カウンタがタイムアウトし（TIMOT＝
１）、その結果PALシーケンサがノードNTOに
おいて割込みをセツトする。ここで回復ハンド・
オフが送信される。この状態はMBDから割込み
セツト（IR＝１）が受信され、メツセージが送
信されたことを指示されるまで続く。次いでタイ
マはリセツト・モード１５０に飛越す。 Ｓビツトに応じてノードMSETA、MSETB及
びMSETCで始まるタイムキーパ・モードでは、
各タイマがハイウエイの非活動時間をモニターす
る。タイムキーパＡ、Ｂ、及びＣに与えられた３
つのインターバルはそれぞれ240，440、及び640
マイクロセコンドである。このモードはハイウエ
イにメツセージ伝送がないことを検知するように
構成されている。例えば、ハイウエイが完全に
“死”状態なら、タイムキーパＡが先ずタイムア
ウトし（TIMOT＝１）、タイマ割込みを出力す
る（ノードMTOに入る）。（図示しない）ステイ
タス・ビツトがセツトされて、ノーマル・モー
ド・タイムアウトではなくタイムキーパ・モー
ド・タイムアウトであることを指示する。この割
込みはMBDを再始動させる信号である。タイム
キーパＡとしてプログラムされているドロツプが
故障すると、即ち、IRが高くならないと、その
バツクアツプとして作用するタイムキーパＢが
440マイクロセコンドでタイムアウトして、同様
に再始動を行なう。タイムキーパＣは最終的なバ
ツクアツプ・タイマである。他方、タイムキー
パ・モード中にもしACTVが高くなると、リセ
ツト・モード１５０を経て１５３において再びノ
ーマル・モードに移行する。第１４図下方に示す
ように、ノードMTOの入口はMBDに対し、ハ
イウエイ再始動が必要であることを指示し、ノー
ドNTOは回復ハンド・オフが必要であることを
指示する。MBDは上記ステイタス・ビツトを利
用することによつて両者を区別することができ
る。MBDが適正な動作で応答すると、IR信号が
タイム・キーパによつて検知され、リセツト・モ
ード１５０がアクセスされる。 ７ データ・ハイウエイ・コントローラ Ａ データ・ハイウエイ・プロセツサ（MBD） 当業者ならば容易に理解できるように、本発明
システムにおける主なハードウエア成分の１つは
マルチバスにコンパチブルな各種の周辺装置であ
る機能プロセツサと、極めて特定的であり、従つ
てシステムの特性を決定するデータ・ハイウエイ
との間の交信を行なうデータ・ハイウエイ・プロ
セツサである。そこで以下にデータ・ハイウエ
イ・プロセツサ（MBD）カードの詳細を説明す
る。第１５図はこのカードのブロツク・ダイヤグ
ラム、第１６及び１７図は第１５図のブロツク・
ダイヤグラムに示されているアドヴアンスト・マ
イクロ・デバイス社（AMD）のモデル2901ビツ
ト・スライス・マイクロプロセツサ及び2901マク
ロシーケンサのブロツク・ダイヤグラムである。 データ・ハイウエイ・プロセツサ（MBD）は
高速ビツト・スライス・プロセツサである。その
設計は汎用であり、並列データの処理が可能であ
る。以下単一のMBDモージユールについてその
機能を説明する。第１５図はこの装置の論理ブロ
ツク・ダイヤグラムを示す。 MBDはデータの符号化／復号機能及び直列
化／並列化機能を行なうMBC通信コントローラ
とMBS共用メモリ・モジユールとの間の情報流
れを制御するワン・ボードのデータ・プロセツサ
である。高速（200nsec／cycle）で動作し、ビツ
ト・スライス・アーキテクチヤを介して意志決定
能力及びデータ操作能力を提供する。第１５図の
ブロツク・ダイヤグラムに示すように、この装置
はすべての素子のマイクロコード制御下に動作す
る。 MBDは16ビツト・ワード長を与えるマイクロ
プログラムされた構造を有する。パイプライン・
モードで動作して、命令実行がマイクロプログラ
ムPROM１６０からの次のマイクロ命令の選択
と並行して行なわれることを意味する。3K×48
ビツトPROM１６０（4Kに拡大可能）に含まれ
るマイクロコード化命令は2910マイクロシーケン
サ１６２によつてアクセスされる。各クロツク・
タイムに現時命令がパイプライン／ブランチ・ア
ドレス・レジスタ１６４内にクロツクされ、“次
の”クロツク・タイムに実行される。2910マイク
ロシーケンサ１６２は命令の逐次実行、サブルー
チン・リンケージ、内部的ループ能力、及び外部
で形成されるブランチ・アドレスのパス・スルー
を行なうロジツクを含む。詳細を第１７図に示し
た。 ビツト・テスト・マルチプレクサ１６６、ステ
イタス・コード・レジタ１６８及び逆読みフラ
グ・レジスタ１７０から成るテスト・ツリーは任
意のビツトの論理レベルに基づくシーケンス制御
を可能にする。８個の逆読みフラグのそれぞれを
テストし、条件付きでセツトまたはリセツトすれ
ばよい。その他のシーケンス制御は４個の異なる
ソースのいずれか１つからアドレス・マルチプレ
クサ１７２を介して“次のアドレス”の選択を可
能にすることで達成される。アドレス・マルチプ
レクサ１７２は“ブランチ・アドレス”の選択を
制御することにより、2910マイクロシーケンサ１
６２が次に実行すべき命令を制御する。マルチプ
レクサ１７２は４個のマルチプレクサ入力の１つ
を介してブランチングを行なうため2910マイクロ
シーケンサ１６２に外部的直接入力を提供する。
前記４個の入力は条件付きブランチ能力、マルチ
ウエイ・ブランチ・レジスタ１７４を介して行な
われるマルチウエイ・ブランチング、及びハンド
リング・サブルーチンへの割込みブランチングの
ための２つの入力を提供する。 優先割込み構造１７８は８本の割込み線１７６
を受けいれることができる。この構造はマイクロ
コード・アドレスから下位４ビツトを形成する。
この４ビツトはブランチ・アドレス・レジスタ１
７４の上位８ビツトと共にアドレス・マルチプレ
クサ１７２に提供するための割込みアドレスとな
る。割込みが保留中であり、現マイクロ命令が割
込み可能なら、2910マイクロシーケンサ１６２が
特定割込みに使用される適当なルーチンを呼出
す。 MBDの心臓部は第１６図に詳細な構造を示す
16ビツト2901ALU／レジスタ１８０である。16
ワード×16ビツトの直接アドレス・フアイル・メ
モリを具備すると共に、論理、演算及びシフト動
作を可能にし、完全なマイクロコード制御下にあ
る。ALU入／出力ポートはソース及びデスチネ
ーシオンデータ用の２本の主要バス、即ち、Ｙ−
バス１８２及びＤ−バス１８４の基礎を形成す
る。この16ビツト・バスにはほかに次の構成成分
が接続している。即ち、RAM／ROMマイクロ
メモリ１８６、バイト・スワツプ・レジスタ１８
８、パリテイ発生／チエツク装置１９０、バイ
ト・インジケータ・レジスタ１９２、プログラム
可能タイム１９４、及びＷ−バス１９８（DHC
バス）と接続することによりDHCの残り部分と
接続関係にある入／出力ポート１９６。 RAM／ROMマイクロメモリ１８６は、2910
マイクロシーケンサ１６２に供給されるのと同じ
アドレスを使用してアドレスされる。マイクロメ
モリ１８６は読取専用メモリ（ROM）の512ワ
ードとランダム・アクセス・メモリ（RAM）の
1024ワードとを有し、アクセスには２サイクルが
必要である。第１サイクルにはアドレスが提示さ
れ、データは次のサイクルに与えられる。 8253プログラム可能タイマ１９４はＤ−バス１
８４の下位８ビツトでアクセスされる。マイクロ
メモリ１８６からタイマ１９４に１個のデータ・
バイトがロードされ、この同じバス１８４を介し
て、タイマ１９４からALU１８０に１個のデー
タ・バイトが読出される。タイマ１９４はマイク
ロコードからの６個の制御フラグ１９５を介して
制御される。 MBDは他の２つの主要システム・モジユール
であるMBC及びMBSを、Ｗ−バス１９８を介し
てアクセスすることができる。２つのデコーダ２
００がマイクロコード制御下にソース及び／また
は行先レジスタの選択を可能にする。 後述の第２１〜２４図がMED動作のシーケン
スを詳細に図示している。 MBDが実施するようにプログラムされている
機能を以下に概説する。MBDはデータ・ハイウ
エイ通信カード（MBC）をアクセスすると共に、
第１８及び１９図との関連で後述する並列データ
用のメツセージ・バツフアをもアクセスする。バ
ツフアはデユアル・ポート形であり、Ｗ−バス１
９８上にあつてMBD入／出力ロジツクまたは
MBCマイクロエンジン（第１９図）の制御下に
ある。受信データはMBCから送信される割込み
に応答してMBDによりアクセスされる。MBD
は各システムID（SID）をチエツクする。次いで
MBDが共用メモリ（MBS）のデータ認識アレイ
（DRA）部分から制御情報を取出し、この情報を
利用して、機能プロセツサが受信ワード・メツセ
ージのそれぞれに含まれている情報のいずれかに
関与するかどうかを確定する。もし関与するな
ら、データ定義表（DDT）と呼称されるMBS部
分に含まれている別の情報がデータの記憶場所を
指示する。 MBSのデータ・ブロツク及び条件付き記憶デ
ータ・ワードを処理しながら、MBDはバツクグ
ラウンド・モードにおいて（図じMBSから）制
御情報を取出し、これを受信されるシステム・エ
レメント（即ち、送信ワードの一部）に供給す
る。このシステム・エレメントからMBCバツフ
ア・メモリにおいて出力のための送信ブロツクが
組立てられる。 送信時に、MBDはデータ・ブロツクに、どの
受信MBDが次に送信するかを決定するため受信
MBDによつて利用されるハンド・オフ制御情報
を表す接頭辞を付ける。このデータはMBDがメ
ツセージ長（ワード・カウント）をMBCにロー
ドした後、Ｗ−バスで（MBCにより）送信され
る。 次にMBC、MBS及び機能プロセツサと協働し
てデータを送受信するMBDの代表例を説明す
る。 メツセージ・バツフアは128ワード循環受信バ
ツフア及び２つの64ワード送信バツフア（TDM
バツフア及びデモクラチツク・モード・バツフ
ア）として割当てられる。MBDは受信バツフア
の始まりを指示するためDHCPレジスタにゼロを
ロードすることによつてメツセージ受信を開始す
る。次にHDLCコントローラに命令が送信され、
その結果、HDLC通信コントローラの受信デー
タ・パスがイネーブルされる。受信二相デコーダ
からの直列NRZデータが、ゼロ挿入／消去、フ
ラグ・ストリツピング及びCRC累算を行なう
HDLCコントローラにシフトされる。HDLCコン
トローラとしてシグネチツクス社またはモトロー
ラ社から市販されている2652型を使用することが
でき、物理的にはMBCボードに配置される。 メツセージの残り部分はバツフアに記憶され、
FLAG検知終了後、HDLCコントローラがCRC
チエツクを行なう、HDLC制御ロジツクに結果を
通報する。HDLC制御ロジツクが２つの“メツセ
ージ完了”割り込み、即ち、メツセージが正しく
受信されたことを指示する割り込みと、CRCま
たはその他のフレーム状態が正しくなかつたこと
を指示する割り込みとのいずれか一方をMBDに
割り込ませる。もし正しければ、次のメツセージ
の開始点を指示するため、MBCのRCVAレジス
タの内容をマイクロプロセツサが記憶し、次いで
DHCPレジスタが現メツセージの開始点アドレス
をロードされる。これによりマイクロプログラム
がメツセージの第１ワードを検査するルーチンに
向けられる。上述のように、この第１ワードは
ADDRESSフイールド及びCONTROLフイール
ドを含む。そのドロツプがハンド・オフされよう
としているかどうかなどを判定するため前記フイ
ールドが検査される。もしこのドロツプに対して
ハンド・オフが行なわれるならばMBDが主ドロ
ツプとなり、ハンド・オフ情報を送信待機メツセ
ージ中に記憶させ、送信を開始する。 ここでMBDは（もし連携の機能プロセツサ
（FP）にとつて有意義なデータならば）データを
デユアル・ポートMBSに記憶させる仕事を開始
する。この場合、MBDはRCVAカウンタを次の
メツセージの受信のため同時にHDLC制御ロジツ
クも利用できるようにメツセージ・バツフアをア
クセスするためDHCPレジスタを利用する。 もしCRCまたはその他のフレーム状態が正常
でないことを検知すると、MBCはMBDに対して
誤メツセージ割込みを受信し、これに応答して
MBDはRCVAカウンタを再び先行メツセージの
末尾にセツトし、誤メツセージは無視される。 DHBからデータが入力されている間、MBDは
受信割込み間においてバツクグランド・モードで
動作し、その送信メツセージ・バツフアに適当時
点に出力すべきメツセージをロードする。その場
合、データ定義表中のフラツグ・バイトを操作す
ることによりどのデータが出力されるかを確認し
てから出力データを得る。このため、MBDは
DHCPレジスタを利用して送信すべきメツセージ
を記憶する。メツセージ・バツフアにおいてメツ
セージが組立てられ、ドロツプへのハンド・オフ
を指示するメツセージの受信が完了すると送信が
行なわれる。MBDはXMTAレジスタに送信メツ
セージ開始アドレスを、WDCTカウンタに、
MBCに送信開始を命令する送信ブロツクの長さ
をそれぞれロードする。データはワード・カウン
タが０まで減分されるまで１バイトずつ送信さ
れ、０に減分された時点でも自身の送信を逆受信
しているHDLC制御ロジツクがMBD割込みロジ
ツクに対して適正メツセージ割込み（GMI）ま
たは後メツセージ割込み（BMI）を起こす。 第１６図は2901マイクロプロセツサ１８０の詳
細なブロツク・ダイヤグラムを示す。このことは
基本的には当業者にとつて自明であろう。同図は
パイプライン・レジスタ１６４とマイクロ命令デ
コーダ２０２との接続を示すと共、第１５図の
ALUに供給される種々のビツトの接続をも示す。
マイクロプロセツサ１８０の出力は図示のように
Ｙ−バスＹ１９８に接続している。 同様に、第１５図に示す2910マイクロシーケン
サ１６２のブロツク・ダイヤグラムを示す第１７
図も当業者には自明であろう。アドレス・マルチ
プレクサ１７２からの入力接続及びマイクロプロ
グラムROM１６０への出力接続を有し、どちら
も第１５図に図示されている。 第１５図に図示し、第１６及び１７図に詳細を
示す構成成分が互いに協働してデータ・ハイウエ
イ・コントローラを提供する態様は当業者の容易
に理解するところであろう。基本的には、マイク
ロプロセツサ１８０は実際の計算を行ない、マイ
クロシーケンサ１６２はパイプライン・レジスタ
１６４を介してPROM１６０からマイクロプロ
セツサ１８０に供給されるデータ及び命令を選択
する。 MBDの動作のフローチヤートは第２１〜２４
図に示す。 Ｂ データ・ハイウエイ通信カード（MBC） 上述のように、データ・ハイウエイ・プロセツ
サ・カードMBDはデータ・ハイウエイ通信カー
ドMBCを介してデータ・ハイウエイとインター
フエースする。この両者は共用メモリ・モジユー
ルMSと共にデータ・ハイウエイ・コントローラ
を構成する。データ・ハイウエイ通信カード
MBCについて以下に説明する。MBCカードは
MBDと、ドロツプとデータ・ハイウエイを物理
的に接続する平形ケーブルとの間の電気的インタ
ーフエースとして働く。また、MBCBはドロツ
プとデータ・ハイウエイ・トランシーバとの間の
論理的リンクである。MBCは以下に列記する５
つの主要機能を有する。 １ MBD入／出力インターフエース ２ プロトコル発生及びエラー検知 ３ 二相データの符号化及び復号 ４ 平形ケーブル・インターフエース ５ タイムキーパ／タイマ MBDに対する入／出力インターフエースにつ
いて以下に説明する。MBCはMBDプロセツサと
の間の並列データ転送を可能にする。256個の16
ビツト・ワードのバツフア・メモリに含まれる８
個のバス・インターフエース・レジスタはＷ−バ
スと接続する。これを１８図に示した。同図では
第１５図中１９８においてＷ−バスと接続する
WD−バス２０６と点“データＩ／Ｏ”において
接続した状態でバツフア・メモリを２０４に示し
てある。 最初の２つのレジスタ、即ち、バツフア・デー
タ・レジスタ・リード（BDRR）２０６及びバ
ツフア・データ・レジスタ・ライト（BDRW）
２０８はバツフアの読取り及び書込みのためのデ
ータ・レジスタである。それぞれは16ビツト幅
（１ワード）であり、バツフア・メモリ２０４か
ら読取つたばかりのワードまたは前記バツフア・
メモリ２０４に次に書込むべきワードを保持す
る。 続く３つのレジスタはDHCアドレス・ポイン
タ（DHCP）レジスタ２１０、送信アドレス・カ
ウンタ・レジスタ（XMTA）２１２、及び受信
アドレス・カウンタ・レジスタ（RCVD）２１
４である。DHCPレジスタ２１０はルーチンに従
つて行なわれるバツフア２０４に対するアクセス
に際してMBDだけで制御される。読取りであ
れ、書込みであれ（または読取りまたは書込みの
混合であれ）、アクセスごとにアドレスが自動的
に増分される。最後に、DHCPはMBDによつて
逆読みすることができる。 更に２つのレジスタ、即ち、XMATA２１２
及びRCVA２１４はMBDからアドレス値をバイ
ト・ロードすることができる。ローデイング後、
これらのレジスタはメツセージの送受信に際して
バツフア２０４をアクセスするのにMBCが利用
できる状態にある。XMATA２１２はMBDによ
つて逆読みできないが、次の制約付きでRCVA
２１４は逆読み可能である。即ちRCVA２１４
の内容は適正メツセージ割込み（GMI）の直後
の読取りにおいてのみ有効である。このことは読
取りに際してRCVA２１４が常に最も新しい受
信メツセージのエンド・アドレスを含んでいなけ
ればならない。 ワード・カウンタまたはWDCTレジスタ２１
６もＷ−バスからロードされる。その値はMBC
に、次の出メツセージにおいていくつかのワード
が送信されるかを教える。WDCT２１６の減分
はメツセージが送信されるのに伴なつてMBCに
よつて行なわれる。WDCTはMBDによつて読取
ることができない。 Ｗ−バス上の最後の２つのレジスタ２１８及び
２２０はそれぞれステイタス及び命令レジススタ
である。これらをCMSTAT２１８及びCMCMD
２２０と呼称する。それぞれ８ビツト幅であり、
一般に、周辺装置であるかのようにMBDがMBC
を制御することを可能にする。極めて注目すべき
こととして、MBCは冗長動作を行なうために
MBC（このインターフエースにおけるすべてのレ
ジスタ）をイネーブル／デイスエーブルすること
ができる。ただし、ステイタス・レジスタ２１８
はいつでもMBDによつて読取ることができる。 第１８図左方に示すマイクロエンジン・シーケ
ンサ２３０については第１９図を参照して詳しく
後述する。右方にはそのいくつかはすでに説明し
た素子を示す。例えば、第１２図との関連で上述
したデジタル位相ロツクループ２２２及び第１１
図に示した二相エンコーダ２２４である。第１８
図にはほかに、ドロツプをトランシーバ７２及び
データ・ハイウエイに接続する平形ケーブル２２
６との接続に使用されるオプトアイソレータ及び
ドライバを示した。 MBCの内部メカニツクはデータ送受信の仕事
に当てられる。これには256ワード・バツフア２
０４から一度に１ワードずつ並列データ・メツセ
ージを取出し、平形ケーブル２２６で逐次送信し
なければならない。MBCは同時的に入直列メツ
セージ・フレームを検知、受信し、データを取出
し、これをバツフア２０４に記憶させねばならな
い。 このためMBCはシングル・チツプHDLCプロ
トコル通信コントローラ２２８を利用する。すで
に述べたように、このコントローラとしてシグネ
チツクス社またはモトローラ社のコントローラ
（部品番号2652）を採用することができる。この
チツプの主な目的の１つはバイトの同期化であ
る。チツプは受信データ流れ中における特殊なフ
ラグ・キヤラクタを認識することによつて前記の
バイト同期を行なう。HDLCはまた、各ドロツプ
ごとに“モデム”機能を行なう。即ち、バイト幅
のデータをビツト直列のNRZ形式データに変形
し、このNRZ形式データは第１１図の回路によ
つて出力二相データに変形される。入来二相デー
タは第１２図の回路によつてNRZデータに変換
され、次いでHDLツチツプ２２８によりバイト
幅データに変換される。 このチツプ及びその関連データ・レジスタのす
べては第１９図に示す“マイクロエンジン”また
はマイクロシーケンサ２３０によつて制御され
る。マイクロエンジンは36個のタイミング／制御
信号の制御、16本のステイタス入力線のテスト、
及びマイクロ割込みとも呼称される８個のステイ
タス・リクエスト・フラグの優先割込み構造を可
能にする。第１９図は24ビツト・マイクロワード
の詳細を含めてマイクロエンジンの詳細を示す。 第１９図のマイクロエンジンはMBDのクロツ
ク・システムから駆動され、正確にこれと同一タ
イミングで動作する。採用されたバツフア・メモ
リ・アクセス方式に鑑み、このことはシステム設
計にとつて重要である。MBDもマイクロエンジ
ンもバツフア２０４をランダム・アクセスする。
ただし、マイクロエンジンは次に２つの連続する
アクセス（２つの読取りまたは２つの書込み）を
行なう。また、MBDは２つ以上の連続するバツ
フア・アクセスを行なうことを論理的に禁止され
る。もし同時アクセスが起こると、MBDが高い
優先順位を与えられる。これにより、もしMBD
が同時的に（非同期的に）バツフア２０４をアク
セスしておれば、マイクロエンジンによる２つの
アクセスの少なくとも１つが有効となる。 マイクロエンジンは一度に１つずつ、７つの基
本的シーケンス動作を行なう。即ち、 １ 送信開始 ２ メツセージ開始フラグのセツテイング ３ 送信バツフア・エンプテイ・サービス ４ 送信バツフア・フル・サービス ５ 受信ステイタスのチエツク ６ 送信サービスの終結 ７ リセツト・シーケンス 最初の６つのシーケンスはどれもマイクロエン
ジンに対して特定のマイクロ割込みが作用すると
起動される。ルーチン（シーケンス）が終わると
マイクロエンジンが保留ベクトルを“チエツク”
する。もし保留ベクトルが存在すると、マイクロ
エンジンはサービス・ルーチンの（フアームウエ
アにおける）適正アドレスまで直接的にベクトル
飛越しする。マイクロ割込みが存在しなければ、
“遊び”状態に入る。この遊び状態の間、次のマ
イクロ割込みに対する連続的なチエツクが行なわ
れる。 マイクロエンジン（第１９図）の主要成分の１
つが2911マイクロプログラム・シーケンサ２３０
である。これもアドバンスツト・マイクロ・デバ
イシズ社の部品である。2911 ２３０はマイクロ
プログラムROM２３２に含まれているマイクロ
命令に従つてシーケンス動作するアドレス・コン
トローラである。2911の２つをカスケード制御す
ることにより８ビツト・アドレスを形成する。 2911シーケンサは出力アドレスを得るため下記
の４つのソースの１つから選択することができ
る。 １ １組の外部直接入力２３１(D) ２ （図示しない）内部レジスタに記憶されてい
るＤ入力からの外部データ ３ 深さ４ワードのプツシユ／ポツプ・スタツク
２３４ ４ マイクロプロセツサ２３５によつて処理され
た先行の命令 2911の出力がマイクロプログラムROM２３２
のアドレスを供給する。 ROM２３２の出力は現時マイクロ命令ワード
の各部分を保持するパイプライン・レジスタ２３
６〜２３８内へクロツクされる。次の表はマイク
ロプログラム・ワード・フイールドの定義を示
す。
軸ケーブルまたはこれと等価の手段がデータ受
信・送信場所である多数の分布形個別“ドロツプ
（drop）”を接続する工場用のプロセス制御シス
テムに係わる。更に詳細には、本発明は各ドロツ
プに設けた局部データ収集及び制御用のプロセツ
サのメモリ条件を緩和したかかるプロセス制御シ
ステムに係わる。 （従来の技術） 種々の技術分野では、年々、工場での諸作業の
制御が益々複雑になりつつある。製鉄、炭化水素
などの化学処理、発電など自動制御の対象となり
得る工業プロセスの種類は多い。複雑さを増すと
共にプロセス制御システムに対する種々の新しい
需要が生まれている。これらの需要の例として、
データ処理能力の向上、データ取得能力の向上、
所与のプロセスの動的変数の相互作用制御能力の
向上、応答時間の短縮などがある。これらの需要
を満たす際に熟練したオペレータにできるだけ頼
らず、システムをほとんど誤謬のない確実なシス
テムとして維持することも望ましいことは言うま
でもない。制御すべき工場の規模に応じて制御シ
ステムが“成長”でき、この成長が提供される制
御動作の性質を制限しないように、拡充可能なシ
ステムであることも望ましい。また、ハードウエ
アを変更することなく、即ち、マイクロコントロ
ーラ手段の再プログラミングなどだけで多様の作
業に対応できるような制御システムを提供するこ
とが望ましい。 更に、このような制御システムを提供する際、
モジユールとしての種々のプレパツケージ・ユニ
ツトからのシステム組立を容易にし、業種ごとの
設計努力を極力軽減する手段を提供することも望
ましい。 従来技術にあつては各種のプロセス制御システ
ムが局部データ取得及び制御装置とインターフエ
イスする中央または“ホスト”コンピユータを使
用する。このようなアプローチを回避し、従来な
らホストコンピユータが提供した情報をシステム
の各種の物理的下位成分の場所において提供する
ことにより、これら下位成分のどれか１つが誤動
作してもシステムと全体の動作を停止させなくて
もよいように構成することが望ましい。 プロセス制御システムからホストコンピユータ
を除かねばならない理由はいくつかある。おそら
く最も重要な理由はホストコンピユータを使用す
れば設置前にすでにシステムが限定され、従つ
て、例えばホストコンピユータと種々の被制御プ
ロセスとの間の交信関係の正確な構成が限定され
てしまうことになる。当然のことながら、上記の
ようにあらかじめ限定する必要がなく、モジユー
ル方式であるシステムを提供するだけでなく、特
定の被制御プロセスの自動制御が必要になればそ
の時点で拡充可能なシステムを提供することも望
ましい。できることなら、システムを構成してい
る各種サブシステム間で種々のメツセージ伝送を
可能にするような融通性が必要であることはいう
までもない。例えば、プロセス制御システムにお
いてプロセス重要ポイントにおける圧力や温度の
ような変数値をほぼ連続的にモニターできること
が必要である。どのようなデータ通信チヤンネル
を使用するにしても、伝送可能な情報量にはある
限界がある。しかし、特に時間の経過と共に成長
するようなシステムにおいては、何個のプロセス
変数値を常時モニターしなければならないかをあ
らかじめ正確に決めることは不可能である。そこ
で、いくつかの変数値が全システムを通して反復
伝送される分布形プロセス制御システムにおい
て、連続モニターを必要とする変数値ではない他
のデータを時に応じて、例えばプロセツサから特
に要求された時にだけ伝送されるような通信方式
を提供しなければらない。オペレータ間の交信や
プログラムを取得部及び制御部にダウン・ロード
する動作などのような非定期的に必要となる機能
を別の通信パスを設けずに達成できることも必要
である。 なお、分布形プロセス制御システムの各ドロツ
プは特定数の変数値だけを利用するとしても、シ
ステム中の任意のドロツプに、通常時にそのドロ
ツプが関心を持つかどうかに関係なく、あるプロ
セス変数値に関し、必要に応じて例えば限定値オ
ーバー警告ステイタスなどを通告できるようする
手段を提供することも必要である。メツセージを
特定のアドレスに伝送しなければらない中央制御
システムにおいてこれを達成するのは極めて困難
である。 分布形プロセス制御システムの他の重要な属性
として、通信が簡単になる、即ち、複雑な結線ま
たは多重導体を必要としない点がある。システム
中のすべてのユニツトを接続するのに単一導体を
使用し、既存のシステムにこれに変更を加えずに
別のユニツトを追加できることが好ましい。 分布形データ処理システムの各部を接続する
種々の設計のケーブルが知られている。典型的な
ケーブルは複数の信号を同時に並列に搬送するる
扁平なマルチ・ワイヤー・ケーブルである。単一
シールド・ケーブルを使用し、これによつてビツ
トを逐次伝送する例えば同軸ケーブルのようなシ
ングル・ワイヤー結線も使用されている。簡単で
あるという点でも、システムをノイズから保護す
る重要な手段となる遮蔽効果を期待できる点でも
後者の方が好ましい。ただし、この種のケーブル
の実効キヤパシタンスにより方形波データ・ビツ
トが伝送中に“丸くなる”。従つて、この“丸く
なつた”データ伝送信号を確実に検知することに
より、好ましくは複雑なエラー・チエツク装置が
必要とならない極めて低いレベルまで誤り率を低
下させる手段を提供することが望ましい。 典型的な従来型相互接続プロセス制御システム
にあつては、上述のように多くの場合中央または
ホストコンピユータが使用されている。このよう
なコンピユータによつて行なわれる機能の１つは
同期またはクロツク信号を提供することである。
上述のようにホストコンピユータを無くしてもシ
ステムのタイミング制御は必要である。できれば
タイミング信号線を別設せず、また特殊なタイミ
ング信号復号装置やタイミング信号処理装置も使
用せずに上記タイミング制御を行なうことが望ま
しい。 分布形データ処理システムにおいて、システム
の種々のサブユニツトを接続するために情報のた
めの冗長パスを設けることは公知である。典型的
な例として、１本の結線を第１パス、もう１本を
第２パスとして設定することにより、もし第１パ
スに故障が発見されれば第２パスを動作させる。
この方式にはいくつかの欠点がある。その１つは
第１パスに故障を発生させる事象の多くは第２パ
スにも故障を発生させる場合が多いから、この方
式によつてなんらの保証も得られないということ
である。第２の欠点として、第１パルスに故障が
発生するまでは、それ以前にすでに故障していて
も第２パスがテストされない。また、切換えの構
成次第ではメツセージが切換え期間に消えてしま
うこともあり得る。当然のことながらこのような
冗長伝送パスの方式を改良できるなら、それを実
現することが望ましい。 また、中継器や増幅器の使用を避けながら、し
かもそれに伴なう信頼度や経済性の劣化を回避で
きるように単線ケーブルで通信を行なうことが望
ましい。 （発明が解決しようとする課題） 本発明は、一本のデータ・ハイウエイ・バスに
よりデータ受信／送信場所である多数のドロツプ
を接続したプロセス制御システムにおいて、各ド
ロツプをデータ・ハイウエイ・バスとの間でデー
タを送受信するデータ・ハイウエイ・プロセツサ
と、各ドロツプの複数のシステム要素における局
部的なデータ収集及び制御動作を行う機能プロセ
ツサと、データ・ハイウエイ・プロセツサと機能
プロセツサとの間に接続されてそれらの間のデー
タの送受信を各プロセツサの独立性を維持しなが
ら行うデユアル・ポート・メモリとにより構成
し、各データ・メツセージがそのデータ・メツセ
ージが関連するシステム要素を識別する識別子部
分と関連のシステム要素のステータスに関する情
報を有するステイタス部分とを含むようにし、各
データ・ハイウエイ・プロセツサが受信した他の
ドロツプのシステム要素からのデータ・メツセー
ジの識別子部分を分析してこのデータ・メツセー
ジが関連の機能プロセツサの局部的制御動作のと
つて必要か否かを判定し、受信したデータ・メツ
セージのステータス部分を分析して関連のシステ
ム要素にアラーム状態が存在するか否かを判定
し、アラーム状態が存在することを示すステータ
ス部分をもつたデータ・メツセージを、その関連
のシステム要素からの情報が関連の機能プロセツ
サの局部制御動作にとつて必要か否かに無関係に
該機能プロセツサが選択的にアクセスできるよう
にデユアル・ポート・メモリへ送ることにより、
機能プロセツサがデータ・ハイウエイ・プロセツ
サが受信する全てのデータ・メツセージのステイ
タス及びアラーム情報を分析する必要をなくして
メモリ条件の緩和を図つたものである。 一般的に本発明はデータ・ハイウエイを形成す
る単一同軸ケーブルまたはこれと等価のオプチカ
ル・フアイバが、プロセスを制御する手段、プロ
セスに関する変数値またはプロセス中のパラメー
タを測定する手段、オペレータまたはこれに代わ
るコンピユータ・システムとのインターフエース
を提供する手段などから成る個々のドロツプを接
続する分布形プロセス制御システムに関する。ド
ロツプごとに複数のプロセツサが設けられてい
る。一般的には１つのプロセツサがデータ・ハイ
ウエイと交信し、残りのプロセツサが局部的に必
要な制御機能を行なう。これらのプロセツサは共
用のデユアル・ポートメモリを介して互いに交信
する。データ・ハイウエイは混合モードで使用さ
れ、一部の時間にわたつては時分割多重
（TDM）方式で動作し、この時間には連続モニ
ターを必要とする変数値に関するデータを各ドロ
ツプから他のドロツプもアクセスできるデータ・
ハイウエイにむかつて逐次出力することができ
る。残りの時間にわたつてハイウエイはいわゆる
デモクラチツク・モードで使用され、この時間に
はどのドロツプもデータ・ハイウエイにむかつて
追加のデータまたはメツセージを出力できる。い
ずれのモードおいてもメツセージはすべてバスを
介して伝送される。即ち、すべてのドロツプがデ
ータ・ハイウエイを通るすべてのメツセージにア
クセスできる。個々のメツセージはその内容に関
する情報を含み、他のドロツプは多くの場合この
情報を分析することにより、このデータを分析な
どのため各ドロツプ専用のプロセツサ・メモリ中
にコピーするかしないかを決定する。いずれか１
つのドロツプによつてデータ・ハイウエイに出力
された各メツセージは次にバスにアクセスするド
ロツプを表示する“トークン”を含む。 本発明の分布形プロセス制御システムは混合モ
ードで使用される。第１モードではドロツプを接
続するケーブルが時分割多重（TDM）方式で使
用される。100ミリセコンドごとに各ドロツプに
タイム“スロツト”（単数または複数）を与えら
れ、このタイム・スロツトにおいて各ドロツプは
バスにむかつて情報を出力することができる。こ
の時他のいずれかのドロツプが必要に応じてこの
情報を取出すことができる。当然のことながら、
時分割多重方式の動作だけでなく、バス自体の全
体的な機能をも極めて確実に同期化できるように
タイミング装置を設けることが必須条件である。
ドロツプの少なくとも１つはバスの時分割多重方
式動作部分のスロツトにおいて、“システム・タ
イム”を表わす信号をデータ・ハイウエイに対し
て出力する“タイムキーパ”ドロツプである。タ
イムキーパを含めて各ドロツプがこのシステム・
タイムをコピーし、各ドロツプ自体の動作を同期
化するためと、他のドロツプとの交信を行なうた
めにこのシステム・タイムを利用する。本発明の
特に好ましい実施例ではタイムキーパ・ドロツプ
が３つあり、これらのドロツプによつて感知され
る２つの最も近似した時間の平均がシステム・タ
イムとして利用される値となる。この固定された
システム・タイム基準の設定で、クロツク信号線
などを別設しなくても時分割多重化を行なうこと
ができる。時間がデータとして扱われるから、あ
る意味ではデータ伝送そのものが自己クロツキン
グとなる。 普通のデータと同じバス及び同じ態様でシステ
ムタイミング情報を提供することにより、システ
ムタイミングデータを受信するためのインターフ
エース手段を局部コントローラに別設する必要が
ないから、システムの制御が簡単になる。また、
別の制御線も別設のタイミングユニツトも不要で
ある。従つて、システムタイミング情報をデータ
同様に扱うことにより、従来ならホストコンピユ
ータなどによつて提供されるタイミング機能が局
部ドロツプの機能に組込まれる。３つのタイムキ
ーパ・ドロツプはまた、もしバスに動作シーケン
スに関する誤りが発生するとバスを再始動する。 TDMモードにおいて、ドロツプは連続モニタ
ーを必要とするプロセス変数値に関する所定のデ
ータを出力し、デモクラチツク・モードにおい
て、ドロツプは他の、非反復的に伝送されるデー
タ項目に関して問合わせを行なうことができる。
従つて、システムのデータ・ベース全体をすべて
のドロツプが利用できる。即ち、どのドロツプで
もすべてのデータ項目をアクセスし、コピーする
ことができる。分布形データ・ベースに対するこ
の即時透過形アクセスにより、本発明の分布形プ
ロセス制御システムはシステムの他の場所で発生
するプロセス値を利用する制御ループを任意のド
ロツプにおいて実行することができる。また、こ
の透過形データ・ベースは普通なら単一のホスト
コンピユータによつて行なわれる機能を多数の独
立ドロツプに分布することを可能にする。各ドロ
ツプは並列に動作し、中断されることなく割当て
られた機能に集中できるから、同時に他の事象が
起こつてもシステムの性能が劣化することはな
い。デモクラチツク・モードにおいてデータ・ハ
イウエイを使用するCRT図形表示更新、制御ル
ープ処理、アラーム通告、経過データ収集及び作
業日誌のプリンテイングなどの機能はすべて、工
場が混乱状態にある時も定常の状態下と同様に迅
速に応答する。 好ましい実施例では各ドロツプが少なくとも
100ミリセコンドごとにハイウエイにアクセスし、
メツセージの単位識別子のほかにこのドロツプの
メモリに記憶されているプロセス値を放送するこ
とができる。他方、各ドロツプは関心のあるプロ
セス・ポイントに関する他のドロツプからの放送
を聞き、必要に応じ、ハイウエイから取出して各
ドロツプに属するメモリに記憶させる。すべての
プロセス変数値は少なくとも毎秒１回放送される
が、各ドロツプは100ミリセコンドに１回だけハ
イウエイにアクセスするから、ドロツプはもし条
件が許せば100ミリセコンドに一度キープ・プロ
セス変数値を放送し、更新することができる。好
ましい実施例ではハイウエイの速度は２メガボー
であるから、少なくとも毎秒10000ポイントのシ
ステム放送速度が得られる。この放送技術では、
公知技術においてしばしば使用される送信及び確
認メツセージに伴なう高いオーバーヘツドもな
く、マスターまたはトラフイツク・デイレクタも
不要である。むしろ各ドロツプが一時的にマスタ
ーとして機能し、トークンパス技術を利用してシ
ーケンス上次のドロツプにハイウエイに対するア
クセスを与える。最後に、各放送サイクルの終り
に、各100ミリセコンド・サイクルの残り部分を
必要に応じて他の通信、例えばプログラムのダウ
ンローデイング、各ポイントの英語記述の転送な
どに利用できる。 データ・ハイウエイを伝送されるデータには二
相コーデイング（biphase coding）が利用され、
好ましい実施例では各ドロツプの位相ロツクルー
プ回路を利用して受信二相パルスを小さい下位ユ
ニツトに分割し、これらの下位ユニツトを重み付
き分析することにより、データ・ハイウエイ上の
パルスを正しく検知する。 各ローカル・ドロツプとデータ・ハイウエイと
の接続を成立させる通信インターフエース装置を
いくつか、データ・ハイウエイと同様に冗長イン
ターフエースとして設けてもよい。通信インター
フエースはどちらもハイウエイ上のメツセージを
探索し、各メツセージに組込まれているエラー修
正コードを分析した結果、メツセージが正しく受
信されたことが判明すると連携の通信プロセツサ
にむかつて“正しいメツセージ受信”を表わす信
号を送信する。その結果、プロセツサは最初に
“正しいメツセージ受信”信号を提供する通信装
置からメツセージを取出す。従つて、通信装置も
データ・ハイウエイも常時オン・ライン状態にあ
り、主要及び従属通信装置などの切換えを行なわ
なくとも冗長性が得られる。 （実施例） 以下、添付図面を参照して本発明を詳細に説明
する。 目 次 １ システムの概要 ２ 通信フオーマツト ３ ドロツプの概要 ４ メツセージのフオーマツト ５ データの符号化及び復号 ６ クロツク制御−概論 ７ データ・ハイウエイ・コントローラ Ａ データ・ハイウエイ・プロセツサ（MBD） Ｂ データ・ハイウエイ通信カード（MBC） Ｃ 共用メモリ（MBS） ８ データ・ハイウエイ・プロセツサの動作 Ａ TDMモード・メツセージの発生 Ｂ デモクラチツク・モード・メツセージの発生 Ｃ 受信メツセージの整理 ９ クロツク制御−詳論 10 バスの割当て 11 制御フイールド 12 アラーム・ハンドリング 13 共用メモリの構成 １ システムの概要 上述のように、本発明の主要目的は単一のデー
タ・ハイウエイが各種入／出力端末装置、データ
取得部、制御装置、記録保持装置、エラー及びア
ラーム表示器、及び他のデータ処理システムとの
交信手段をすべて接続する分布形プロセス制御シ
ステムを提供することにある。第１図は本発明に
基づくこのようなシステムの概観を示す。単一デ
ータ・ハイウエイ１０が例えばプロセス制御装置
１２、入／出力端末装置１４、センサ１６、制御
表示装置１８などのような各種入／出力装置を接
続している。詳しくは後述するように本発明で
は、データ・ハイウエイ１０に対する各種入出力
を“ドロツプ”と呼称する。すべてのドロツプは
必ずしもそのすべてがデータ・ハイウエイの同じ
性質を利用するわけではないがほぼ全く同じ態様
でデータ・ハイウエイと相互作用する。従つて、
本発明のシステムをモジユール方式のシステムと
考えることができる。即ち、種類、個数を問わず
任意にドロツプを追加できるからである。好まし
い実施例では254個までの異なつたドロツプを使
用できる。これらのドロツプはいずれもシステム
の全データ・ベースにアクセスし、このデータ・
ベースは各ドロツプに属するメモリにコピーまた
は記憶され、各ドロツプは必要に応じて相互に交
信することもできる。これにより最大限の融通性
が得られ、単一ホストコンピユータの使用を避け
ることができる。上述のように、このことは種々
の理由から望ましいことであり、ホストコンピユ
ータが故障すればシステム全体が動作停止となる
のに対し、たとえばドロツプ１つまたは２つ以上
が故障してもシステムがその動作を継続できるの
も理由の１つである。すべてのドロツプが相互に
交信できるから、システム各部が種々の制御ルー
プなどに対して入出力を提供することができる。
また、以下に述べるハイウエイの混合モード使用
により、従来ならホストコンピユータの機能であ
つたプログラム・ダウンロード、ステタイス信号
形成などを操作者端末装置として構成されたドロ
ツプにより、システム機能を中断することなく実
施することができる。完全な“データ透過性”が
達成される。即ち、各プロセツサが他のドロツプ
のメモリを“探索”することにより中央メモリの
必要性が解消され、操作者の希望に応じて構成で
きる極めて迅速な陰極線管表示が得られ、プログ
ラム語の選択に融通性を与えることができる。 第２図は本発明の分布形プロセス制御システム
の一部を示す詳細図である。種々の機能を行なう
ように構成された複数のドロツプがデータ・ハイ
ウエイ１０によつて接続されている。各ドロツプ
はこれらの機能を行なうためのプロセツサを含
む。猶ここにいうプロセツサとはドロツプ場所に
おけるハードウエア及びソフトウエアを指し、適
当な手段を介してハイウエイと接続している。プ
ロセツサは例えばデータ取得及び制御機能を果た
し、制御下にある工場内各種プロセス２２とイン
ターフエースする分布形プロセツシング・ユニツ
ト２０を含むことができる。バツチ・プロセツシ
ング・ユニツト２４も使用できる。オペレータ用
アラーム・コンソール２６はオペレータのための
陰極線管による制御表示／アラーム・コンソール
として働く。オペレータ用アラーム・コンソール
の機能を提供すると共に必要に応じてシステムを
プログラムするためにエンジニア用コンソール２
８を利用することができる。生産中に発生する情
報を記録するデータ自動記録器３０も設置するこ
とができる。このデータを記録するのに作業経過
記憶・検索手段３２を利用することができる。ド
ロツプの１つは例えば工場の作業を最適条件にす
るに必要な特殊な計算を計算機機能３４をも含む
ことができる。１つのドロツプを他のコンピユー
タに対するインターフエースを行なう“ゲートウ
エイ”３６として構成し、電話線を介して遠隔場
所４０へのインターフエイスを行う別のインター
フエース・ユニツト３８を設けてもよい。プログ
ラム可能コントローラ・マスタ４６もドロツプの
１つとして図示してある。これは種々のプログラ
ム可能コントローラ４６を接続できる別のバスで
あるプログラム可能コントローラ・ハイウエイ４
４とのインターフエースを提供する。前記プログ
ラム可能コントローラ４６はプロセス入／出力バ
ス４８を介して他のプログラム可能コントローラ
５０と接続できる。従つて、種々の異なる多数の
コントローラをすべて１つのドロツプとインター
フエースさせることによりデータ・ハイウエイ１
０上のアクセス・スポツトを不要にし、ドロツプ
構成に完全な融通性を与えることができる。各ド
ロツプをシステムの全体的な構成に適合するだけ
でなく個々のドロツプの目的にも適合するように
構成できる。 第３図は本発明のシステムの構成要素である３
組のハードウエアの詳細図である。データ・ハイ
ウエイ１０にはデータ・ハイウエイ・コントロー
ラ（DHC）サブシステム５２が接続している。
このサブシステムはすべてのドロツプに共通であ
り、共用メモリ、直並列及び並直列データ変換の
ための変調器／復調器（Modem）、及び好ましい
実施例の場合はカスタム・ビツト・スライス・マ
イクロプロセツサであるデータ・ベース・ハイウ
エイ・プロセツサから成る。共用メモリはデユア
ル・ポート・メモリであり、データ・ハイウエ
イ・プロセツサと（後述の）機能プロセツサ５４
との間のインターフエースを形成する。機能プロ
セツサは特定ドロツプと連携の特定の仕事を行な
う。機能プロセツサは単数または複数のチツプを
有する市販のマイクロプロセツサから成る。ここ
にいうマイクロプロセツサとは単数のチツプまた
は相互接続されたチツプ、及び連携のメモリを指
し、従つて、公知の態様のマイクロプロセツサ・
システムを含む。 機能プロセツサ５４はDHCを介して本発明の
分布形プロセス制御システムの残り部分と透過形
通信を行う。共用メモリとの間で転送されるすべ
てのデータはその起点に関係なく機能プロセツサ
にとつてはその内部データ・ベースの一部と考え
られる。データ・ハイウエイを介して他のドロツ
プにデータが供給される好ましい実施例ででは、
データ・ハイウエイ・コントローラが各データ・
メツセージを記憶されている表と比較することに
より、連携の機能プロセツサがこのデータを必要
とするかどうかを判定する。もし必要とするな
ら、このメツセージがドロツプの共用メモリ中に
記憶またはコピーされる。従つて、機能プロセツ
サはこのような通信の仕事を免除され、データ・
ハイウエイ・プロセツサと共用するメモリをメモ
リとして使用して本来の制御作用に集中できる。
２つのプロセツサを共用メモリと併用することに
よりデータ・ハイウエイ・インターフエースが著
しく簡略化され、しかも機能プロセツサに局部的
処理能力が付加される。 機能プロセツサ５４はオペレータ入／出力端末
装置５６による人／機械インターフエース、及び
プロセス入／出力装置５８によるあらゆる形式の
データ取得及び制御処理などのような、ドロツプ
と連携の特定機能を行なう。機能プロセツサは共
用メモリからデータを得てこれを記憶し、必要に
応じて他のハードウエア、例えばマス・メモリ・
プロセス入／出力及び周辺装置などとの交信がデ
ータ・ハイウエイ・マイクロプロセツサによつて
行なわれるから、機能プロセツサが通信の仕事を
免除される。 入／出力インターフエース５８は制御下にある
工場内の種々のプロセスとの交信を可能にする。
この構成ではオペレータ・コンソール表示器５６
のほか、あらゆる形式のプロセス・コントローラ
装置のような各種入／出力装置を利用できる。 ２ 通信フオーマツト 次の手段の理解を容易にするため、本発明で使
用される通信フオーマツトを簡単に説明する。デ
ータ・ハイウエイ・バスを介して行なわれる通信
は各ドロツプにおけるデータ・ハイウエイ・コン
トローラによつて制御される。通信はプロセス・
データの定期放送によつて行なわれるだけでな
く、いずれか１つのドロツプによるリクエストに
呼応して行なわれる。好ましい実施例では、シス
テムは反復及び非反復伝送モードから成る混合モ
ード通信方式に従つて動作する。各100ミリセコ
ンド通信サイクルの第１反復部分ではシステムが
時分割多重（TDM）方式で使用され、この方式
では各ドロツプが少なくとも１つのタイム“スロ
ツト”を有し、このタイム・スロツトにおいてド
ロツプはデータ・ハイウエイにメツセージを出力
する。他のすべてのドロツプはメツセージから必
要なデータを選択することができる。各100ミリ
セコンド・インターバルの後半、即ち、非反復部
分である“デモクラチツク”モードにおいて、ハ
イウエイは他のメツセージ、例えば、他のドロツ
プからの特定データ・リクエストなどに利用する
ことができる。具体的には、（好ましい実施例の
場合、254まで設置可能な）各ドロツプが100ミリ
セコンドごとにハイウエイにアクセスし、該当の
メツセージ識別子及びステイタス情報と共に、共
用メモリに記憶されているプロセス値を放送する
ことができる。放送中でない各ドロツプは他のド
ロツプによる放送を聞き、関心のあるポイントを
選択し、これをハイウエイから取出して共用メモ
リに記憶させる。 各定期放送が終わると、各100メリセコンドの
タイム・スライスの残り時間が必要に応じて他の
通信、例えばプログラムのダウンロード、ポイン
トの英語記述の転送などに利用される。ドロツプ
はまた必要に応じ、特定のデータ・リクエストを
送信すると共に他のドロツプからの特定のデー
タ・リクエストに応答する。 実際には少なくとも毎秒１回はすべてのプロセ
ス変数値が放送されるが、各ドロツプは100ミリ
セコンドごとにハイウエイにアクセスするから、
条件が許すなら、各ドロツプは100ミリセコンド
に１回はキー・プロセス・ポイントに関するデー
タを放送し、交信することができる。データ・ハ
イウエイは少なくとも毎秒10000プロセス・ポイ
ントのシステム放送速度を可能にする転送速度を
有する。本発明の実施に利用される放送技術はマ
スターまたはトラフイツク・デイレクタを不要に
すると共に、システム中の起点に確認が返送され
る従来の送信／確認方式につきものの高いオーバ
ヘツドをも解消する。本発明システムではドロツ
プに、そのメツセージが受信されたとの確認を返
送しない。即ち、必要に応じて他のドロツプが取
出せるように情報をハイウエイに出力するだけで
ある。各ドロツプは一時的にマスターとして働
き、その送信信号中に、次にハイウエイにアクセ
スするドロツプを指示するトークンを含む。この
ように、同時に２つ以上のドロツプが送信のため
データ・ハイウエイにアクセスしないようにその
送信動作の協調が図られている。 ドロツプのデータ・ベースを形成する場合、デ
ータ・ポイントの英語記述、アラーム・リミツト
などのようなデータ・ベース情報を決定し、プロ
セス値が得られるかまたは計算される同じドロツ
プのメモリに記憶させる。このようにしてシステ
ムのデータ・ベースがプロセス・システムと同様
に多くのドロツプに分布される。混合モード放送
通信手段により、ハイウエイに接続するどのドロ
ツプもシステム中の任意の場所に存在するいかな
るプロセス・データにも、あたかもローカル・デ
ータ・ベースの一部であるかのようにアクセスす
ることができる。従つてデータ・ハイウエイは本
質的にはシステムに属するすべてのドロツプが利
用できる分布形の全体的データ・ベースとして働
き、通信システムの速度及び構成上、この全体的
データ・ベースは常に新しく、１秒以上古くなる
ことはあり得ない。 分布された全体的データ・ベースに対する各ド
ロツプのこのような透過形アクセスは制御ループ
が他のドロツプによつて形成または計算されるプ
ロセス値を使用して１つのドロツプで動作できる
ことを意味する。また、全体的なデータ・ベース
に対する透過形アクセスは通常なら１つのプロセ
ツサにおいて行なわれるように制約される機能を
ハイウエイの任意の場所に分布することを可能に
し、これは物理的に大きくかつ複雑なシステムで
は極めて有利な要件であり、既存システムに変更
を加えたり、その性能を劣化させたりすることな
く既存のシステムにドロツプを追加してその性能
を増大することを可能にする要件である。例えば
計算機、経過メモリ、データ取得ドロツプを追加
することができる。追加ドロツプからの放送を受
入れるかまたは無視するように各機能プロセツサ
をプログラムできるから、既存ドロツプの動作に
影響を及ぼすことなく、必要に応じてドロツプを
追加できる。同様に、残りのドロツプの動作を混
乱させずにドロツプを取除くことができる。 いかなるプロセス・システムでもその重要な機
能、例えば工場全体の最適化、経過データの記憶
及び検索、及び全工場規模の経過記録などには全
体的データ・ベースに対するアクセスが必要であ
る。従来このような機能はハイウエイから定期的
に工場データを取得し、これらの全工場規模のプ
ログラムによつて利用されるように自己内部でデ
ータ・ベースを形成するホストコンピユータを利
用することによつて行なわれた。このようなアプ
ローチの大きい欠点は、ホストコンピユータが多
くの機能を同時に提供しなければならないため、
このコンピユータの能力が飽和状態に陥ることで
ある。例えば、従来のオペレータ端末装置はシス
テム全体のデータ・ベースにアクセスする必要が
あり、従つて、全体的データ・ベースが記憶され
ている主要メモリに対してアクセスするホストコ
ンピユータに取付けられた周辺装置として構成さ
れた。本発明ではどのドロツプでも全体的なデー
タ・ベースに透過形アクセスできるから、従来な
らホストコンピユータを必要とした機能を多数の
ドロツプに分布することができ、ホストコンピユ
ータの機能を分布形コンピユータ・システムによ
つて遂行することができる。第１ドロツプを経過
データ記憶及び検索用に構成し、第２ドロツプを
工場最適化用の計算機として構成し、第３ドロツ
プを従来ならホストコンピユータを必要としたそ
の他の機能を提供する自動記録器として構成する
ことができる。システムの利用度が高まり、ホス
トコンピユータに伴なう性能劣化が解消されるこ
とは明らかに利点である。また、ハイアラーキ制
御方式などのインターフエース構成上、ホストコ
ンピユータが必要なら、“ゲート・ウエイ”ドロ
ツプによつて容易に間に合わせることができる。
最後に、本発明によつて提供される通信の透過性
に鑑み、システムに追加ドロツプを接続すること
は容易である。 好ましい実施例では、中継器を介在させずに長
さ６Kmに及ぶデータ・ハイウエイを形成する同軸
ケーブルに254個までのドロツプを接続できる。
別の実施例では64個までのドロツプを支持できる
オプチツク・フアイバから成るハイウエイを採用
する。当業者なら容易に理解できるように、オプ
チツク・フアイバ・ケーブルは通常の同軸ケーブ
ルよりもはるかに優れた低ノイズ特性を有し、こ
のことは或る種の工場に用いる用途として有意義
な特性と成り得る。この種のシステムは実際のノ
イズ及び時間遅延のフアクターによつて容量を決
定されるが、本発明のシステム及び方法は公知の
エンジニアリング上の制約によつても拘束され
る。また、データ取得及び局部制御機能を単一ド
ロツプに一体化することにより、いずれか一方の
機能だけを行なうシステムが多くの場合必要とす
るセンサの二重化が回避される。単一ドロツプの
機能はまた、例えば先ずデータ取得から始め、次
いで制御を行なうシステムの一体化を容易にす
る。更に、この構成はプロセス変調、シーケンス
制御及びデータ取得に対する一体化アプローチを
可能にする。 ３ ドロツプの概観 第４図において、本発明のシステムはプロセ
ス・モニター、プロセス制御、オペレータ・イン
ターフエースなどの機能のためドロツプのレベル
に第１機能プロセツサ６０を使用する一方、ハイ
ウエイから機能プロセツサに必要なデータを取得
し、機能プロセツサをハイウエイと交信させるた
めに第２データ・ハイウエイ・プロセツサ６４を
使用する。このようにして構成したから、機能プ
ロセツサはデータ取得及び制御の仕事に集中で
き、複雑な通信インターフエース条件を免除され
る。機能プロセツサ６０は共用メモリ６２を介し
てデータ・ハイウエイ・プロセツサ６４と接続す
る。直接一方のプロセツサから他方のプロセツサ
へデータを同時に転送しなくても２つのプロセツ
サ間に自動的にインターフエースを提供するとい
う点で共用メモリ６２の採用は極めて望ましい。
即ち、この構成ではいずれか一方のプロセツサが
必要に応じて共用メモリ６２にアクセスするだけ
である。機能プロセツサ６０はプロセス／出力ユ
ニツト６８を介して種々の公知入／出力ユニツト
６６と接続する。詳しくは後述するように、機能
プロセツサは公知の工業規格バスに接続するが、
その場合、このようなバスに接続できるどんな形
式の公知入／出力装置でも使用できるように配慮
する。従つて、本発明システムの利用者は特定メ
ーカーのプロセス入／出力ユニツトを使用しなけ
ればならないという制限をうけず、事実上任意の
装置を接続できる。 データ・ハイウエイ・プロセツサ６４は冗長性
を与えるため二重化して図示してあるが（第１〜
３図のハイウエイ１０に対応する）データ・ハイ
ウエイ７０と接続する。二重ハイウエイは物理的
に別々の伝送線、またはパスを構成する。ここに
いうハイウエイとは同軸ケーブル、オプチカル・
フアイバ・ケーブル、またはこれらと等価のもの
を意味する。双方向通信モジユール７２及びトラ
ンシーバ７６により更に大きい冗長性が与えられ
る。これらについてはあらためて詳しく説明す
る。データ・ハイウエイ・プロセツサ６４、通信
モジユール７２及び共用メモリ６２は第３図のデ
ータ・ハイウエイ・コントローラ５２に対応す
る。 第５図はデータ・ハイウエイ・ドロツプの詳細
な構成と、場合によつて必要となる一部構成成分
の冗長性を示す。図示のデータ・ハイウエイ７０
は冗長であり、トランシーバ（MBT）７６を介
してデータ・ハイウエイ通信コントローラ
（MBC）７２と接続し、このコントローラ
（MBC）７６はデータ・ハイウエイ・コントロー
ラ（DHC）バス８２と接続している。即ち、デ
ータ・ハイウエイ通信カード（MBC）７２は冗
長式で提供される。データ・ハイウエイ・コント
ローラ・バス８２には、機能プロセツサ６０とデ
ータ・ハイウエイ７０との間の通信機能を行なう
データ・ハイウエイ・プロセツサ（MBD）６４
が接続される。データ・ハイウエイ・コントロー
ラ・バス８２は第２バス８４を介して機能プロセ
ツサ６０と接続する共用メモリMBS）６２を介
して機能プロセツサと接続する。好ましい実施例
ではこの第２バス８４は工業規格“マルチバス”
（インテル・コーポレーシヨンの商品名）である。
この工業規格バス（IEEE規格No.796に規定）を、
採用したからユーザによる機能プロセツサの選択
が特定メーカーの製品に制限されず、工業規模マ
ルチバス・データ通信インターフエースする広範
囲の市場周辺装置から選択できる。これにより、
ドロツプの構成に多大の融通性が与えられる。ド
ロツプをユーザのニーズとシステムの装置に応じ
て構成できる。マルチバス・インターフエースに
適応可能な周辺装置は文字通り無数にあるから、
本発明システムの可能な順序はほとんど無限であ
る。特に融通性に優れた機能プロセツサ・ユニツ
トはSBC86／05の型番号でインテル・コーポレ
ーシヨンから販売されている。このユニツトは16
ビツト・マイクロコンピユータであり、当業者な
ら、ビデオ表示の発生を含み人／機械インターフ
エースや、プロセス・インターフエース及び制御
のような広範囲の有用な機能を行なうようにプロ
グラムすることは容易である。インテル・マニユ
アル・オーダNo.143153−001を参照されたい。 分布形入／出力バスと呼称される第３バス８６
に対してマルチバス８４をインターフエースさせ
るには、インターフエース・ユニツト（MBU）
９４を利用すればよい。バス８６から、それぞれ
のインターフエース仕様が異なる場合もある入／
出力装置に至る接続を成立させることができる。
機能プロセツサ６０はまた、プロセス・モニタ
ー、プロセス制御、オペレータ・インターフエー
スなど種々の機能を得るため必要に応じてマルチ
バス８４を介して入／出力装置８８と接続する。
記録保管のような他のドロツプ機能も可能であ
る。 第６図は、第５図に関連して上述した構成成分
のドロツプにおける物理的位置を示す。データ・
ハイウエイ７０はトランシーバ７６と接続し、ケ
ーブルはこのトランシーバ７６から、マルチバ
ス・カード・ケージ９０に挿入されたデータ・ハ
イウエイ通信（MBC）カード７２に至る。トラ
ンシーバ７６をケージ９０に設け、ハイウエイ７
０のすぐ近くに並置してもよい。また、マルテバ
スと両立可能な構成成分、例えば共用メモリ・シ
ステム（MBS）６２及び機能プロセツサ６０を
前記ケージに設けてマルチバスに挿入する。図面
ではマルチバス・コネクタをカード・ケージの背
面を横切る破線９２で示す。即ち、ケージにカー
ドを挿入するだけで、マルチバスに対する接続が
自動的に成立する。データ・ハイウエイ・コント
ローラ（DHC）バス８２もデータ・ハイウエ
イ・プロセツサ６４、共用メモリ（MBS）６２
及びデータ・ハイウエイ通信カードMBC７２を
接続する破線で示した。 マルチバス９２は機能プロセツサ６０を接続す
ると共に、Ｑ−ライン・カード・ケージ９６と呼
称される第２カード・ケージに分布形入／出力バ
ス８２を介して接続するMBUユニツト９４とも
接続する。ケージ９６は例えばその他の入／出力
装置、例えば本発明の出願人たるウエスチングハ
ウス・エレクトリツク・コーポレーシヨンから
“Ｑ−ライン・ポイント・カード”の商品名で販
売されているような入／出力装置をも含むことが
できる。これらは第６図に示すように、プラン
ト・センサ、位置アクチユエータなどと実際に接
続する。従つて、オペレータ端末装置などのよう
に直接マルチバスと両立可能な周辺装置に従つて
ドロツプを機能させたい場合にはこれをマルチバ
ス９２に接続するだけでよい。また、特定のプロ
セス制御が必要ならば、MBUユニツト９４を利
用してマルチバスを分布形入／出力バス８６とイ
ンターフエースさせてから、第６図に示すように
プラント・センサをＱ−ライン・カードケージ９
６（または他の任意のバス・システム）に取付け
ればよい。第６図から明らかなように、データ・
ハイウエイ通信（Modem）カードであるMBC７
２、データ・ハイウエイ・プロセツサ・カードで
あるMBD６４、及び共用メモリ・カードである
MBS６２がDHCまたはデータ・ハイウエイ・コ
ントローラ９８を構成する。MBTまたはトラン
シーバもここに設置することができる。これら４
枚のカードは機能プロセツサ６０とデータ・ハイ
ウエイ・バス７０との間にインターフエースを形
成する手段を含む。 データ・ハイウエイ・コントローラ（DHC）
９８の構成成分の詳細についてはデータ・ハイウ
エイに使用されるメツセージの形式を説明した後
に説明する。 ４ メツセージのフオーマツト 本発明に従つて使用されるメツセージのフオー
マツトを第７及び８図に略示した。第７ａ図は本
発明の混合モード伝送システムの概要を示す。既
に述べたように、通信は100メリセコンドのイン
ターバルで行なわれる。各100ミリセドンドにわ
たるタイム・スライスの第１部分がTDMモード
１０２であり、この部分では時間が多重化のため
スライスに分割される。少なくとも１つのタイ
ム・スライス１００に各ドロツプが割当てられ
る。即ち、例えばドロツプ８１は第１スライス１
００に、ドロツプ８２は次のスライスに、ドロツ
プ８３はその次のスライスに、というように伝送
を行なう。TDMモード１０２が終ると、デモク
ラチツク・モード１０４に入る。この時間には例
えば追加データ、プログラムのダウン・ロード、
システム保守などのリクエストのような特殊メツ
セージの伝送が行なわれる。ドロツプが伝送すべ
きデモクラチツク・メツセージを持たなければ、
空白メツセージを伝送して次のドロツプにバスを
“ハンド・オフ”する。 混合モード方式にはいくつかの利点がある。時
分割多重化を利用することにより、すべてのドロ
ツプが規定の時間にバスにアクセスする。このこ
とはシステム全体を通して所定のデータの頻繁な
交信を可能にする。TDM方式ではデータ・ハイ
ウエイ通信のための時間を最大限に利用できる。
また、デモクラチツク・モードを提供することで
システムに顕著な融通性が与えられる。即ち、デ
ータ伝送がTDMだけの場合には不可能な機能を
行なうことができる。 第７ｂ図はドロツプからデータ・ハイウエイに
伝送される１つのデータ・ブロツクまたは“フレ
ーム”を示す。個々のフイールドには変化があつ
ても、同じフオーマツトがTDMモードにもデモ
クラチツク・モードにも利用される。採用される
プロトコルは基本的にはIBMコーポレーシヨン
が開発し、業界の標準となつている公知の
“HDLC”フレームを改良したものである。その
基本構成を第７ｂ図に示した。連続するフレーム
間にスペースを設け、このスペースの後に長さ約
2.4マイクロセコンドのマーク・パルス１０６を
設け、このパルスを利用してデータ送信機を作動
させる。このパルスに８個の二相符号化０列１０
８が続き、これが次に伝送される二相データの復
号に利用される、後述のようなデータ・ハイウエ
イ通信カードの位相ロツクループ回路を同期化す
る。次に１個の０、６個の１及びもう１個の０か
ら成るフラグ・バイト１１０が続く。HDLCプロ
トコルにおいてはこの２進値列は固有であるから
フラグとして利用できる。これを以下に説明す
る。HDLCプロトコルやゼロ挿入法を利用するこ
とにより、不注意でデータ・ハイウエイ・バスに
フラグが現われないようにする。ゼロ挿入法では
送信されるデータが５個の連続する１を有する場
合に出データ流れに余分の０を挿入する。データ
がデータ・ハイウエイ・プロセツサに出力される
前に受信HDLCコントローラにより逐次入力流れ
から、後述の周期的冗長キヤラクタと共に前記余
分の０が除去される。即ち、公知のHDLCコント
ローラが伝送ブロツクの開始時と終了時にだけフ
ラグが現われるようにデータ・ハイウエイへの出
力を制御する。フラグ１１０に、第７ｃ図に関連
して後述するアドレス、制御及びデータ・フイー
ルド１１２が続く。次に長さ２バイトの周期冗長
度チエツク・フイールド１１４が続くが、このフ
イールドはデータ・ハイウエイ・コントローラに
おいて形成され、公知技術に従つてエラー・チエ
ツク及び修正のため出伝送信号に挿入される。第
２フラグ１１０が伝送を完結させる。 第７ｃ図は、第７ｂ図に示したドロツプから送
信されるデータ・ブロツクまたは“フレーム”に
よつて与えられる記述の展開図である。フラグ・
バイト１１０は上述した通りである。これにアド
レス・フイールド１１６が続く。このアドレス・
フイールドまたは“Ａ−バイト”１１６は、デー
タ・ハイウエイにアクセスする次のドロツプを特
定する“トークン”として作用する。Ａ−バイト
１１６は、ドロツプがメツセージを送出するごと
に増大する８ビツト・アドレス・インデツクスで
ある。このインデツクスは、ハイウエイにアクセ
スする次のドロツプを指示するドロツプ表へのア
クセスに利用される。アドレス・バイト１１６に
制御バイト１１８が続く。これは制御フラグであ
る８ビツトから成るバイトである。この制御フラ
グについては第８ａ図との関連で詳しく後述す
る。次に０ないし63個のデータ・ワード１２０が
続き、このデータ・ワードの詳細も第８ｂ及び８
ｃ図に関連して後述する。第７ｃ図に示すメツセ
ージ・フレームのうち、モニターされる特定プロ
セス値に関連する典型的なポイントまたは下位部
分は特定のデータ・ポイントを識別する“システ
ム識別”タグであり、特定のデータ・メツセージ
が連携の機能プロセツサにとつて重要かどうかを
判定するためデータ・ハイウエイ・コントローラ
によつて利用される１個のワードを含む。各ポイ
ントはステイタズワードをも含む。その他のワー
ドは例えばアナログ値を伝送するのに利用するこ
とができる。全てのワードが伝送された後、16ビ
ツトの周期的冗長度チエツク１１４及びフラグ１
１０が伝送され、本発明のいずれか１つのドロツ
プから送信されるフレームはこのフラグ１１０で
完結する。 第８ａないし８ｄ図から成る第８図は上記フレ
ームの各部分の詳細なフオーマツトを示す。第８
ａ図はＣフイールド１１８に使用されるビツトを
限定する。既に述べたように、８ビツトから成
る。第７番目の位置を取るビツトＰは組合わされ
たＡ及びＢフイールドのためのパリテイ・ビツト
である。パリテイは奇数と限定されている。この
ビツトはプロセツサとHDLCコントローラの間の
伝送中に発生する可能性のあるビツト・エラーを
キヤツチする。位置６を占めるＭビツトはメツセ
ージのモードを指示する。セツトされているな
ら、モードはTDM、即ち、同じメツセージフオ
ーマツトがTDMにもデモクラチツク・モードに
も使用され、Ｍビツトは特定メツセージがどちら
のモードに属するかを指定する。位置５を占める
Ｔビツトは後続のメツセージのモードを指示す
る。セツトされているならモードはTDM、換言
すれば、このビツトは現ドロツプがどちらのモー
ドにハンド・オフするかを指示する。位置４を占
めるＨビツトはDHCによつてセツトされてこの
フレームが先行のハンド・オフが回答を得られな
いままであつたため回復ハンド・オフであること
を表わす。Ｒビツトはデータ・ハイウエイを介し
て行なわれるフレームの伝送を同期させるタイム
キーパによつて使用される。セツトされているな
ら、ＲビツトはタイムキーパDHCがデータ・ハ
イウエイの休止時間が異常に長いことを検知し、
データ・ハイウエイをこのフレームから再始動し
つつあることを指示する。従つて、記号パス動作
になんらかのエラーが発生したことをタイムキー
パが検知するとＲビツトがセツトされる。100ミ
リセコンドの時間が過ぎると、位置２を占めるＵ
ビツトが最終のデモクラチツク・モード・フレー
ム中にセツトされて、次のフレームがTDMであ
ることを指示する。この場合、再デモクラチツク
周期を取戻す時に使用するためＡフイールドは使
用せずに残す。従つて、Ｕビツトがセツトされて
いるならTDMリストの第１記述項目に対するハ
ンド・オフを意味する。最後に、位置１及び０を
それぞれ占める２個のＳビツトもタイムキーパに
よつて使用される。このＳビツトが０でなければ
Ｃフイールドに続くワードがクロツク値を含むこ
とを意味する。Ｓビツト値は（冗長性を与えるた
め）システム中に３個使用されているタイムキー
パのうちどのタイムキーパがメツセージを送信中
であるかを指示する。値０１はタイム・キーパＡ
を、１０はタイムキータＢを、１１はタイムキー
パＣをそれぞれ意味する。 伝送ブロツクのデータ部分１２０（第７ｃ図）
は空白でもよいし63個までのワードを含むことも
できる。伝送ブロツクのデータ部分１２０におけ
るメツセージのフオーマツトは伝送がTDMモー
ド・フレームかデモクラチツク・モード・フレー
ムかによつて異なる。各100ミリセコンド周期の
TDM部分では各ドロツプのDHCが１フレームの
定期情報を送信し、このフレームはそれぞれがシ
ステムID、ステイタス・ワード、及びもしアナ
ログ・ポイントならその値から成る一連のメツセ
ージから成る。デジタルTDMメツセージのフオ
ーマツトは第８ｂ図に示した通りであり、アナロ
グTDMメツセージのフオーマツトは第８ｃ図に
示した通りである。いずれかの場合にも、システ
ムIDワード及びステイタス・ワードで始まる。 システムIDはメツセージの第１ワードに位置
合わせされた14ビツトのシステム要素識別子を含
む。システムIDはデータの性質及び出所を識別
し、このメツセージが重要かどうかを判定するた
め各ドロツプによつて検査される。14ビツトを採
用することで16000以上の個別データ・ポイント、
即ち、プロセス変数値、システムのステイタスな
どを別々に識別することが可能になる。14ビツト
の数が１ないし254の範囲内の数を指示するなら
ば、単一のデータ・ポイントを指示するのではな
くて、メツセージを送信中のドロツプを指示する
に過ぎない。例えばプリンタの用紙が切れると、
このプリンタとして構成されているドロツプがア
ラーム状態にあることが指示され、従つて、この
14ビツト数は通信上便利な機能を提供する。２バ
イトのシステムIDの２個の余分ビツトは次のよ
うに利用される。ビツト15はメツセージがアナロ
グ・ポイントかデジタル・ポイントかを指示す
る。セツトされているならポイントはデジタル、
クリアされているならポイントはアナログであ
る。ビツト14はTDMメツセージにおいて常に１
にセツトされる。これにより機能プロセツサは
TDMの記述項目をデモクラチツク・モードの記
述項目から弁別することができる。ステイタス・
ワードはメツセージのステイタスの属性を含む。
もしシステム要素がデジタルなら、ステイタス・
ワードの最下位ビツトはデジタル値を含む。第８
ｃ図に示す２ワード・アナログ値フイールドはア
ナログ・メツセージだけに使用される。このフイ
ールドは32ビツトの浮動少数点アナログ値を含
む。 第８ｄ図は、好ましい実施例において利用可能
なデモクラチツク・モード・メツセージである。
100ミリセコンド周期のDEM部分において、いく
つかのDHCは、リクエストされた非定期的メツ
セージを、連携の機能プロセツサによるか、また
は他のドロツプからのリクエストに応答して、送
信することができる。与えられた100ミリセコン
ド周期に実際に送信するDHCの数は次のTDM周
期が始まるまでの残された時間によつて制限さ
れ、場合によつてはすべてのドロツプがDEMメ
ツセージ送信を行なうことができる。DEM周期
に送信されるメツセージはワン・シヨツト放送
と、起点ドロツプへのメツセージの２種類に分類
される。ワン・シヨツト放送はシステム要素に関
するすべての属性をすべてのドロツプに送信する
のに使用される。このような放送はあるドロツプ
が他のドロツプからワン・シヨツト放送リクエス
トを受けた場合に送信される。 ワン・シヨツト放送のシステムID部分は第８
ｂ及び８ｃ図に関連して述べた通りである。WC
フイールドは１ワードであり、メツセージに含ま
れる情報の追加ワード数を指示する。起点ドロツ
プに対するリクエスト／変更メツセージの場合、
このフイールドは０でよい。もし０ならば、この
メツセージはシステムIDフイールドに特定され
ているシステム要素のすべての属性に関するワ
ン・シヨツト放送を求めるリクエストと解釈され
る。WCフイールドが０なら、DISP及びADフイ
ールドは存在しない。ワン・シヨツト放送との関
連で使用されるAAフイールドは１ないし61ワー
ドであり、このワードは共用メモリに順次記憶さ
れる。ドロツプへのデータ送信にはリクエスト／
変更メツセージが使用される。システムID及び
WCフイールドは上述の通りである。DISPフイ
ールドはデータ記録内における、送信データの記
憶位置を指示するのに使用される。ADフイール
ドは指定要素の１つまたは２つ以上の属性にかわ
る情報を表わす１ないし60個のワードである。最
後に、起点ドロツプへの一般的なメツセージも同
じシステムID及びWCフイールドを含むが、共用
メモリの８個のフアーストイン・フアーストアウ
ト・バツフア（FIFO）のうちどのバツフアがメ
ツセージを記憶するのに使用されるかを指示する
FIフイールドをも含む。要約すると、起点への
リクエスト／変更メツセージは、ワン・シヨツト
放送フオーマツトを利用して送信すべき特定デー
タを要求するために利用される。起点への一般的
なメツセージは、例えば確認またはこれに類する
信号となる。 ５ データの符号化及び復号 第９図は、本発明との関連で利用されるものを
含む種々のデータ符号化法の比較図である。第９
図の第１行には一連の０及び１から成る形でデー
タを図示した。次の行NRZは“非ゼロ復帰”符
号化法であり、１に対応する時間で信号は高いレ
ベルにあり、他の時間には低いレベルとなる。次
の行NRZIはある種のデータ記録システムにおい
てデータ変換・数を少なくするのに広く採用され
る“非ゼロ反転復帰”法である。第４番目の行
RZは１に対しては単純半ビツト・セル高パルス
を、その他の場合には低パルスを提供するのに使
用されるゼロ復帰符号化法である。この方式はデ
ータの自動刻時制御が不可能であることがいうま
でもない。最後に、データ・ハイウエイによるデ
ータ転送のため本発明で採用される二相符号化法
を第５番目の行に示した。このデータ変換方法に
あつては、すべてのビツト・セルの中心に、０な
らば上向き変換、１ならば下向き変換が起こり、
その結果、図示の波形となる。即ち、二相符号化
では、各ビツト・セルの半分が低く、半分が高
く、高い半分が最初に現われるか２番目に現われ
るかによつて１がコード化されたか０がコード化
されたかが判定される。 NRZ符号化法は本発明のコントローラ内で利
用されるが、二相符号化方式はデータ・ハイウエ
イを介して利用される。従つて翻訳手段を設ける
必要がある。これを示すのが第１１図であり、第
１９図は関連の波形を示す。コード化すべき
NRZデータに関する排他的論理和演算の結果及
び2MHzクロツクと共に4MHzクロツクがフリツ
プ・フロツプ１２２に供給される。フリツプ・フ
ロツプの出力が第１０図の下方に示す二相データ
である。第１０及び１１図に示すメツセージ・プ
ロトコルはすでに述べた通りである。即ち、イン
バータ１２６によつて形成されるマークにより、
メツセージ開始と同時に送信機が作動する。イン
バータ１２８によつて間隔が維持され、その結
果、図示のような、かつ第７ｂ図に関連して上述
したようなフオーマツトとなる。 本発明で使用される二相データ符号化方式には
いくつかの利点がある。その１つとして、すべて
のデータ・ビツトにおいて変換が起こるから、自
動クロツク制御を可能にするに充分な周波数情報
が得られ、従つて単線同軸ケーブルで充分であ
る。二相符号化では正味DC電圧が０であること
も好都合であり、導線とシールドの間に全般的に
DC電圧が発生することはない。 二相符号化通信の他の利点として、二相符号化
ではビツト・セルにおいてコード化された各ビツ
トの半分が高または“正”、半分が低または“負”
となる。例えば１は１つのビツトセルにおいて先
ず“高”として、次いで“低”としてコード化さ
れ、０はその逆となる。本発明の他の特徴とし
て、復号に際して各ビツト・セルの第１及び第２
部分の相対振幅を互いに比較することにより、二
相データの比較的ノイズの少ない復号を達成する
ことができる。即ち、ビツト・セルの前半部分が
後半部分の振幅よりも平均して高ければ１が検知
され、０の場合にはこの逆となる。第１０図に示
す方形波二相データはフリツプ・フロツプによつ
て形成されるほぼ理想的なデータである。ただ
し、同軸ハイウエイで伝送される過程である程度
の信号劣化が起こり、方形エツジがやや丸くな
る。データを正しく受信できるためには伝送の検
知精度を高める手段を設ける必要がある。本発明
の他の特徴として、二相データをインターバルを
置いてサンプリングし、ビツト・セルの各半分の
中央サンプルを両端に対して重み付けし、重み付
けされた値を合計することによりこのビツト・セ
ルの各半分のトータル値を形成することで別の改
良効果を得る。前半部分のトータル値が後半部分
のトータル値よりも大きければ１が復号され、後
半部分の方が大きれば０が復号される。従つて、
例えばなんらかの理由でラインに現われる漂遊電
圧の作用下にビツト・セルの高い半分の相当な部
分が負となつてもノイズが小さいという点で極め
て有利であり、前記漂遊電圧の作用下にあつて
も、重み付け方式を採用したから正しく復号され
る公算が大きい。 第１３図はいかにしてこの正しい復号が行なわ
れるかを略示する図である。第１３ａ図は理想的
な二相データを示す。１個のビツト・セルはその
前半部分が高く、後半部分が低く、１がコード化
されたことを示す。第１３ｂ図は検知すべきデー
タが歪みとノイズを伴なう極端な例を示す。第１
３ａ図に示す波形が歪んで第１３ｂ図に破線で示
すほぼ正弦波形に近くなるが、ラインのノイズが
この破線で示す形状から著しくずれた形となる。 上述のように、二相データを復号するキーはセ
ルのどちらかの半分が高い平均値を持つかを検知
することである。ノイズが信号振幅と相関すると
は考えられないから、ほぼ正弦波形の信号が比較
的意味を持つのは各セルの中央部においてであ
る。即ち、ビツト・セル振幅の中央における最大
信号が0.3ボルトなら、ノイズの−0.2ボルトが信
号を０に対して負であると検知させないが、例え
ばビツト・セル両端付近で信号値が僅かに0.1ボ
ルトなら、信号は０に対して負と検知される。従
つて、第１３ｃ図はビツト・セルの各部が分割さ
れる下位ユニツトに与えられる重み付け値を示
す。好ましい実施例ではビツト・セルの各半分が
８個の下位ユニツトに分割される。端部ユニツト
には０値が与えられ、中間ユニツトの重み付けは
中央ユニツトが相対値３を取るまで漸増する。こ
れらはすべて第１３ｃ図に示す通りである。他の
重み付け方式を採用してもよいことはいうまでも
ない。所与の下位ユニツトに関して、波形の値が
任意の値に対して正であれば、この下位ユニツト
の重み付け値を関連のビツト・セル半分のトータ
ル値に加算する。ビツト・セル全体をこのように
して分析したら各半分のトータル値を比較する。
前半部分のトータル値が後半部分のトータル値よ
りも高けれれば１が復号され、前半部分が低けれ
ばビツトは０である。第１３ｃ図は波形が正なら
“１”ビツト列が、負または０なら“０”ビツト
列が形成されるメカニズムを示す。このビツト列
が重み付け値に加えられ、その結果が合計され
る。このことは波形のすべての負部分を無視し
て、第１３ｃ図に示す重み付け値によつて求めら
れるユニツト量を加算したことを意味する。その
結果を第１３ｅ図に示す。ビツト・セルの前半部
分はトータル値８を、後半部分はトータル値６を
取るから、１が復号されたことになる。もちろ
ん、理論上はこの例においてビツト・セルの前半
部分が値12を、後半部分が値０を取ることにな
る。 当業者なら容易に理解できるように、ここに挙
げた例は著しく誇張されている。ノイズはさほど
顕著ではないのが普通である。事実、本発明の好
ましい実施例ではビツトの誤り率は10-7よりもは
るかに低い。 本発明は他の特徴として、二相データを小部分
に分割するクロツクを設定するのに位相ロツクル
ープを使用し、前記分割小部分を互いに重み付け
し、これを合計して統計上優れたデータ検知を可
能にする。この動作を行なうと共に上述の復号を
行なう回路を第１２図に示した。公称周波数2M
Hzの二相データが１３０において供給され、ビツ
ト・セルごとに16サンプルが形成されるように、
発振器１３２から発生する32MHzのサンプリング
速度でサンプリングされる。回路は基本ビツト・
セルを発見するために前縁の変化を検知する。検
知装置１５６によつてエツジが検知されると、デ
ジタル位相ロツクループが次のエツジまでカウン
ト・アツプする。そのたびにカウントを整合さ
せ、必要ならばカウンタのインターバルをビツ
ト・セルと整合させるため１だけ加減調整する。
位相ロツクループは第７ｂ図に示すフラグからマ
ーク・ビツトを分離する８個の０に基ずき同期さ
れる。このようにして位相ロツクループは０の初
期フイールドを求める。この初期フイールドを検
知することにより、180゜位相ずれ同期の可能性は
なくなる。ORゲート１３４によつて２個の連続
する位相OK信号が出力された後、ロツク状態が
存在する。 入力データは２つの周期、即ち、２成分二相デ
ータの前半及び後半にサンプリングされる。デー
タ復号プロセスは二相サンプルを単成分NRZデ
ータビツトに変換するために２つのPROM１３
６及び１３８を利用する。“１”PROM１３６が
最初に動作して、すでに入力シフト・レジスタ１
４０からシフト・インされ、一時的にレジスタ１
４２に記憶されているデータに作用する。各二相
ビツト・セルごとに16個のサンプルが２つの８ビ
ツト群の形で取出される。この８ビツト群は基準
値と比較した入力波形に応じて第１３ｄ図に示す
ような１または０ビツト列である。１４０におい
てシフト・インされた後、第１ビツト群は８ビツ
ト並列レジスタ１４２に転送される。レジスタの
出力は“１”PROM１３６に対するアドレスと
して作用する。各PROM場所の内容はデータの
８ビツトであるアドレスによつて提供される論理
１の重み付き代数値を表わす数を含む。PROM
の出力はニブルとして提供される重み付き合計、
即ち、４ビツト並列レジスタ１４４に記憶される
データの1/2バイトである。この過程で８ビツト
から成る二相データ・セル後半部分がシフト・イ
ンされ、最初の８ビツトと同様に処理される。こ
の接合点には生データの16サンプルから抽出され
た２つのデータ・ニブルがある。この両ニブルは
1PROM１３６及び４ビツト・レジスタ１４４に
供給され、一緒に０揃いのPROM１３８に対す
るアドレスとして作用する。このPROMは２つ
の出力を持ち、もし上位４ビツト、即ち、第１ニ
ブルの値が下位４ビツト値よりも大きければ信号
１を出力する。さもなければ信号０が出力され
る。クロツク制御が行なわれるとこれが１４６に
おいて非ゼロ帰還データ出力となる。もし０揃い
PROM１３８のアドレスが０揃いまたは１揃い
なら、DHB活動が存在せず、従つて“活動”信
号ACTVTYがセツトされても偽信号ということ
になる。即ち、PROM１３８に対するアドレス
として１揃いまたは０揃いアドレスが提示されれ
ば活動信号は発生しない。 上述のように、第１３図はビツト・セルの理想
的な方形波部分（１３ａ図）と典型的な、ただし
誇張された現実の波形（１３ａ図）の関係を図形
的に示す。サンプルのそれぞれに割当てられる重
み付け値を第１３ｃ図で個々のサンプルの下に示
した。同図から明らかなように、少なくともノイ
ズ、ジツタなどによつて撹乱され易いデータ・セ
ル中央部は出力NRZデータの精度を高めるよう
にPROM１３６の記憶値により特別に強調され
ている。 上述のようにハイウエイの活動はPROM１３
８によつて検知される変化の有無に基づいて検知
される。“活動なし”は３個の連続する二相コー
ドの不在として定義される。後述のマイクロエン
ジン（microengine）、データ・ハイウエイ・プ
ロセツサ及びタイムキーパがこの活動信号を利用
して受信メツセージ・フレームの検知を確実に
し、さもなければノイズが本物のデータと混同さ
れるのを防止する。 ６ クロツク制御−概論 当業者なら容易に理解できることであるが、分
布形制御システムにおいては正確なタイミングが
必須条件であり、本発明も例外ではない。そこ
で、ドロツプがすべて同じ時間値に対して動作す
るように特殊な手段が講じられて来た。時分割多
重化モードに移行する際にすべてのドロツプを同
期することによつてこのタイミングが行なわれ
る。任意のドロツプがそのフレームの制御バイト
中に“Ｕ”ビツトをセツトすることにより時分割
多重化モードへの切換え命令を放送すると、すべ
てのドロツプがこれを受信する。そこで各ドロツ
プがローカル・タイムのスナツプ・シヨツトを取
る。即ち、各ドロツプに含まれる内部クロツクの
前記Ｕビツトが送信された時の値を記録する。モ
ード切換えは各ドロツプによつてほぼ同時に受信
されるから、理論上すべてのドロツプは正確に同
時にそのタイムを記録することになる。次いで最
初に放送する３つのドロツプ、即ち、タイムキー
パがＣフイールドと第1SIDワードの間に、それ
ぞれのタイムキーパが記録したスナツプシヨツト
の内容を含む別のワードを挿入する。タイムキー
パをも含むがドロツプのそれぞれがこの放送を受
信するから、TDMモードによる最初の３つの放
送の後、各ドロツプは３つのタイム・スナプシヨ
ツトを受信したことになる。各ドロツプ内にあつ
てローカル・クロツクを含むデータ・ハイウエ
イ・プロセツサが３つのスナツプシヨツト・タイ
ムをチエツクし、近似する２つの値の平均を取
る。次いでデータ・ハイウエイ・プロセツサはこ
の平均値を該プロセツサ自体の“TDMへの切換
え”命令タイムのスナツプシヨツトと比較し、比
較結果に従つてそのクロツクを調整する。即ち、
各プロセツサは機能プロセツサが必要に応じこの
クロツク値にアクセスできるようにクロツク・タ
イムをその共用メモリに連続的に記憶させる。こ
のプロセスについては更に詳しく後述する。 本発明の１つの特徴として、３つの別々のタイ
ムキーパ・ドロツプを使用することによる三重の
冗長性をタイムキーパに与える。タイムキーパの
基本的機能は見失われたトークンを探索し、検出
することにある。即ち、ハイウエイを１つのドロ
ツプから次のドロツプに正しくハンド・オフさせ
るのに必要な信号を供給することにある。一般的
には、そのフレームをハイウエイに送信してトー
クンを渡した後、各ドロツプは所与の時間内に他
の放送も入つて来ないかどうかを調べる。前提条
件として、もし放送が入つてきたら次のドロツプ
がトークンを確認してその放送を実行したのであ
り、放送が検知されないなら、トークンが欠落し
ていたことになる。トークンを渡すドロツプは先
ず30マイクロセコンド待つてから80マイクセコン
ドのウインドーを時定し、新しい放送の有無をさ
がす。もし見つからなければ再びアドレスを増分
し、データ・フイールドのないフレームを再送信
することによりトークンを次のドロツプへ渡す。
従つて、このドロツプは次のドロツプがそのアド
レス信号を認識し、みずからのメツセージを送信
するまでの間増分動作を続けることができる。例
えば、約100のドロツプが番号順に配列され、ド
ロツプ３０〜３９がオフ・ラインであるシステム
が考えられる。この場合、ドロツプ２９はドロツ
プ４０に宛てられたトークンがドロツプ４０の送
信という形で確認されるまで11回にわたつて増分
する。ただし、実際には“確認”メツセージは使
用されない。それぞれのメツセージはデータだけ
でなく次のトークンをも含み、このことは前のト
ークンの受渡しが正しく行なわれたことの確認を
意味する。 ３つのタイムキーパ・ドロツプはハイウエイに
対する別々のモニター機能をも行なう。受信され
た各放送に続いて３つのタイムキーパがそれぞれ
のタイムをタイムアウトする。即ち、第１タイム
キーパは240マイクロセコンド、第２タイムキー
パ440マイクセコンドで、第３タイムキーパは640
マイクロセコンドでそれぞれタイム・アウトす
る。タイムキーパのいずれか１つがトークン受信
を検知しなければ、即ち、このタイムキーパに与
えられた時間枠内に新しい放送を検知しなけれ
ば、時分割多重化モードの開始点から再び通信を
開始する。なんらかの理由で第１タイムキーパが
240マイクロセコンドに放送を感知しなければ第
１タイムキーパが440マイクロセコンドにわたつ
てモニターする。多くの場合第２タイムキーパが
第１タイムキーパをバツクアツプし、同様に第３
タイムキーパが第１及び第２タイムキーパをバツ
クアツプする。 タイムキーパには３つの作用モードがある。即
ち、 １ ノーマル・モード ２ タイムキーパ・モード ３ リセツト・モード ノーマル・モードではMBCがメツセージを送
信した後にタイムキーパが起動される。ハイウエ
イにおいて110マイクロセコンドにわたつて活動
が検知されないと、タイムキーパがタイムアウト
し、MBCがMBDに割り込む。 タイムキーパ・モードはデータ・ハイウエイ・
システムの故障を検知するのに利用される。活動
が検知されないとタイムキーパが起動される。ハ
イウエイにおける活動が検知される前にタイムキ
ーパがタイムアウトすればハイウエイ・システム
に故障あると想定され、MBCがMBDに割り込
む。 MBCタイマはプログラム可能アレー・ロジツ
ク・チツプ（PAL）制御シーケンサ、プログラ
ム可能カウンタ、100分割カウンタ、及び入力同
期レジスタから成る。これらの論理素子が相互作
用してタイミング機能を行なう。 第１４図はこのタイマの状態変化図である。４
個の信号を図示してあり、セツトされて下記のよ
うな意味を持つ。 TIMOT信号は連携のタイマがタイムアウトし
たことを意味し、ACTV信号（第１２図の信号
ACTVTYと等価）はハイウエイにおいて活動が
検知されたことを意味し、TWCZ信号は送信完
了を意味し、IR信号はMBDへの割込みが受け入
れられたことを意味する。 タイマには下記のような主要動作モードがあ
る。 １ リセツト・モード ２ ノーマル・モード・タイマー110マイクロセ
コンド ３ タイムキーパＡ、Ｂ、またはＣモード・タイ
マ モードはSSビツトに従つてMBDからの命令で
選択される。タイマは次の例外を除いて常に一度
に１つのモードで動作する。即ち、タイムキー
パ・モードでは制御シーケンサが152において
TWCZ信号を受信すると自動的に飛越してノー
マル・モードで動作し、MBCマクロエンジンに
よりメツセージが送信されたばかりであることを
指示する場合がその例外である。 タイマは３つの条件下でリセツト・モード150
に移行する。第１は151において“オフ”となる
ように命令された場合、次はノーマル・モードで
あるがメツセージ送信前である場合、最後はなん
らかのモード変換が起こつた場合である。 ノーマル・モード（NESTノード153号）のタ
イミング・インターバルはマイクロエンジンによ
つて時定される30マイクロセコンド及びタイマ自
体によつて時定される80マイクロセコンドであ
る。即ち、このモードは送信メツセージの末尾か
ら30マイクロセコンド“後”に、換言すれば、マ
イクロエンジンがリセツトし、信号TWCZをセ
ツトしてノーマル・モードの開始を指示すると開
始される。開始後、タイマはハイウエイに活動が
現われる（ACTV＝１）のを待機し、“受信”ド
ロツプが実際にメツセージを受信し、“みずから
の”送信を開始しようとしていることを通告す
る。活動は第１２図に関連してすでに説明した二
相検知回路によつて検知され、この回路が
ACTVTY信号を出力する。もしACTVが80マイ
クロセコンド以内に起こらなければ（真にならな
ければ）カウンタがタイムアウトし（TIMOT＝
１）、その結果PALシーケンサがノードNTOに
おいて割込みをセツトする。ここで回復ハンド・
オフが送信される。この状態はMBDから割込み
セツト（IR＝１）が受信され、メツセージが送
信されたことを指示されるまで続く。次いでタイ
マはリセツト・モード１５０に飛越す。 Ｓビツトに応じてノードMSETA、MSETB及
びMSETCで始まるタイムキーパ・モードでは、
各タイマがハイウエイの非活動時間をモニターす
る。タイムキーパＡ、Ｂ、及びＣに与えられた３
つのインターバルはそれぞれ240，440、及び640
マイクロセコンドである。このモードはハイウエ
イにメツセージ伝送がないことを検知するように
構成されている。例えば、ハイウエイが完全に
“死”状態なら、タイムキーパＡが先ずタイムア
ウトし（TIMOT＝１）、タイマ割込みを出力す
る（ノードMTOに入る）。（図示しない）ステイ
タス・ビツトがセツトされて、ノーマル・モー
ド・タイムアウトではなくタイムキーパ・モー
ド・タイムアウトであることを指示する。この割
込みはMBDを再始動させる信号である。タイム
キーパＡとしてプログラムされているドロツプが
故障すると、即ち、IRが高くならないと、その
バツクアツプとして作用するタイムキーパＢが
440マイクロセコンドでタイムアウトして、同様
に再始動を行なう。タイムキーパＣは最終的なバ
ツクアツプ・タイマである。他方、タイムキー
パ・モード中にもしACTVが高くなると、リセ
ツト・モード１５０を経て１５３において再びノ
ーマル・モードに移行する。第１４図下方に示す
ように、ノードMTOの入口はMBDに対し、ハ
イウエイ再始動が必要であることを指示し、ノー
ドNTOは回復ハンド・オフが必要であることを
指示する。MBDは上記ステイタス・ビツトを利
用することによつて両者を区別することができ
る。MBDが適正な動作で応答すると、IR信号が
タイム・キーパによつて検知され、リセツト・モ
ード１５０がアクセスされる。 ７ データ・ハイウエイ・コントローラ Ａ データ・ハイウエイ・プロセツサ（MBD） 当業者ならば容易に理解できるように、本発明
システムにおける主なハードウエア成分の１つは
マルチバスにコンパチブルな各種の周辺装置であ
る機能プロセツサと、極めて特定的であり、従つ
てシステムの特性を決定するデータ・ハイウエイ
との間の交信を行なうデータ・ハイウエイ・プロ
セツサである。そこで以下にデータ・ハイウエ
イ・プロセツサ（MBD）カードの詳細を説明す
る。第１５図はこのカードのブロツク・ダイヤグ
ラム、第１６及び１７図は第１５図のブロツク・
ダイヤグラムに示されているアドヴアンスト・マ
イクロ・デバイス社（AMD）のモデル2901ビツ
ト・スライス・マイクロプロセツサ及び2901マク
ロシーケンサのブロツク・ダイヤグラムである。 データ・ハイウエイ・プロセツサ（MBD）は
高速ビツト・スライス・プロセツサである。その
設計は汎用であり、並列データの処理が可能であ
る。以下単一のMBDモージユールについてその
機能を説明する。第１５図はこの装置の論理ブロ
ツク・ダイヤグラムを示す。 MBDはデータの符号化／復号機能及び直列
化／並列化機能を行なうMBC通信コントローラ
とMBS共用メモリ・モジユールとの間の情報流
れを制御するワン・ボードのデータ・プロセツサ
である。高速（200nsec／cycle）で動作し、ビツ
ト・スライス・アーキテクチヤを介して意志決定
能力及びデータ操作能力を提供する。第１５図の
ブロツク・ダイヤグラムに示すように、この装置
はすべての素子のマイクロコード制御下に動作す
る。 MBDは16ビツト・ワード長を与えるマイクロ
プログラムされた構造を有する。パイプライン・
モードで動作して、命令実行がマイクロプログラ
ムPROM１６０からの次のマイクロ命令の選択
と並行して行なわれることを意味する。3K×48
ビツトPROM１６０（4Kに拡大可能）に含まれ
るマイクロコード化命令は2910マイクロシーケン
サ１６２によつてアクセスされる。各クロツク・
タイムに現時命令がパイプライン／ブランチ・ア
ドレス・レジスタ１６４内にクロツクされ、“次
の”クロツク・タイムに実行される。2910マイク
ロシーケンサ１６２は命令の逐次実行、サブルー
チン・リンケージ、内部的ループ能力、及び外部
で形成されるブランチ・アドレスのパス・スルー
を行なうロジツクを含む。詳細を第１７図に示し
た。 ビツト・テスト・マルチプレクサ１６６、ステ
イタス・コード・レジタ１６８及び逆読みフラ
グ・レジスタ１７０から成るテスト・ツリーは任
意のビツトの論理レベルに基づくシーケンス制御
を可能にする。８個の逆読みフラグのそれぞれを
テストし、条件付きでセツトまたはリセツトすれ
ばよい。その他のシーケンス制御は４個の異なる
ソースのいずれか１つからアドレス・マルチプレ
クサ１７２を介して“次のアドレス”の選択を可
能にすることで達成される。アドレス・マルチプ
レクサ１７２は“ブランチ・アドレス”の選択を
制御することにより、2910マイクロシーケンサ１
６２が次に実行すべき命令を制御する。マルチプ
レクサ１７２は４個のマルチプレクサ入力の１つ
を介してブランチングを行なうため2910マイクロ
シーケンサ１６２に外部的直接入力を提供する。
前記４個の入力は条件付きブランチ能力、マルチ
ウエイ・ブランチ・レジスタ１７４を介して行な
われるマルチウエイ・ブランチング、及びハンド
リング・サブルーチンへの割込みブランチングの
ための２つの入力を提供する。 優先割込み構造１７８は８本の割込み線１７６
を受けいれることができる。この構造はマイクロ
コード・アドレスから下位４ビツトを形成する。
この４ビツトはブランチ・アドレス・レジスタ１
７４の上位８ビツトと共にアドレス・マルチプレ
クサ１７２に提供するための割込みアドレスとな
る。割込みが保留中であり、現マイクロ命令が割
込み可能なら、2910マイクロシーケンサ１６２が
特定割込みに使用される適当なルーチンを呼出
す。 MBDの心臓部は第１６図に詳細な構造を示す
16ビツト2901ALU／レジスタ１８０である。16
ワード×16ビツトの直接アドレス・フアイル・メ
モリを具備すると共に、論理、演算及びシフト動
作を可能にし、完全なマイクロコード制御下にあ
る。ALU入／出力ポートはソース及びデスチネ
ーシオンデータ用の２本の主要バス、即ち、Ｙ−
バス１８２及びＤ−バス１８４の基礎を形成す
る。この16ビツト・バスにはほかに次の構成成分
が接続している。即ち、RAM／ROMマイクロ
メモリ１８６、バイト・スワツプ・レジスタ１８
８、パリテイ発生／チエツク装置１９０、バイ
ト・インジケータ・レジスタ１９２、プログラム
可能タイム１９４、及びＷ−バス１９８（DHC
バス）と接続することによりDHCの残り部分と
接続関係にある入／出力ポート１９６。 RAM／ROMマイクロメモリ１８６は、2910
マイクロシーケンサ１６２に供給されるのと同じ
アドレスを使用してアドレスされる。マイクロメ
モリ１８６は読取専用メモリ（ROM）の512ワ
ードとランダム・アクセス・メモリ（RAM）の
1024ワードとを有し、アクセスには２サイクルが
必要である。第１サイクルにはアドレスが提示さ
れ、データは次のサイクルに与えられる。 8253プログラム可能タイマ１９４はＤ−バス１
８４の下位８ビツトでアクセスされる。マイクロ
メモリ１８６からタイマ１９４に１個のデータ・
バイトがロードされ、この同じバス１８４を介し
て、タイマ１９４からALU１８０に１個のデー
タ・バイトが読出される。タイマ１９４はマイク
ロコードからの６個の制御フラグ１９５を介して
制御される。 MBDは他の２つの主要システム・モジユール
であるMBC及びMBSを、Ｗ−バス１９８を介し
てアクセスすることができる。２つのデコーダ２
００がマイクロコード制御下にソース及び／また
は行先レジスタの選択を可能にする。 後述の第２１〜２４図がMED動作のシーケン
スを詳細に図示している。 MBDが実施するようにプログラムされている
機能を以下に概説する。MBDはデータ・ハイウ
エイ通信カード（MBC）をアクセスすると共に、
第１８及び１９図との関連で後述する並列データ
用のメツセージ・バツフアをもアクセスする。バ
ツフアはデユアル・ポート形であり、Ｗ−バス１
９８上にあつてMBD入／出力ロジツクまたは
MBCマイクロエンジン（第１９図）の制御下に
ある。受信データはMBCから送信される割込み
に応答してMBDによりアクセスされる。MBD
は各システムID（SID）をチエツクする。次いで
MBDが共用メモリ（MBS）のデータ認識アレイ
（DRA）部分から制御情報を取出し、この情報を
利用して、機能プロセツサが受信ワード・メツセ
ージのそれぞれに含まれている情報のいずれかに
関与するかどうかを確定する。もし関与するな
ら、データ定義表（DDT）と呼称されるMBS部
分に含まれている別の情報がデータの記憶場所を
指示する。 MBSのデータ・ブロツク及び条件付き記憶デ
ータ・ワードを処理しながら、MBDはバツクグ
ラウンド・モードにおいて（図じMBSから）制
御情報を取出し、これを受信されるシステム・エ
レメント（即ち、送信ワードの一部）に供給す
る。このシステム・エレメントからMBCバツフ
ア・メモリにおいて出力のための送信ブロツクが
組立てられる。 送信時に、MBDはデータ・ブロツクに、どの
受信MBDが次に送信するかを決定するため受信
MBDによつて利用されるハンド・オフ制御情報
を表す接頭辞を付ける。このデータはMBDがメ
ツセージ長（ワード・カウント）をMBCにロー
ドした後、Ｗ−バスで（MBCにより）送信され
る。 次にMBC、MBS及び機能プロセツサと協働し
てデータを送受信するMBDの代表例を説明す
る。 メツセージ・バツフアは128ワード循環受信バ
ツフア及び２つの64ワード送信バツフア（TDM
バツフア及びデモクラチツク・モード・バツフ
ア）として割当てられる。MBDは受信バツフア
の始まりを指示するためDHCPレジスタにゼロを
ロードすることによつてメツセージ受信を開始す
る。次にHDLCコントローラに命令が送信され、
その結果、HDLC通信コントローラの受信デー
タ・パスがイネーブルされる。受信二相デコーダ
からの直列NRZデータが、ゼロ挿入／消去、フ
ラグ・ストリツピング及びCRC累算を行なう
HDLCコントローラにシフトされる。HDLCコン
トローラとしてシグネチツクス社またはモトロー
ラ社から市販されている2652型を使用することが
でき、物理的にはMBCボードに配置される。 メツセージの残り部分はバツフアに記憶され、
FLAG検知終了後、HDLCコントローラがCRC
チエツクを行なう、HDLC制御ロジツクに結果を
通報する。HDLC制御ロジツクが２つの“メツセ
ージ完了”割り込み、即ち、メツセージが正しく
受信されたことを指示する割り込みと、CRCま
たはその他のフレーム状態が正しくなかつたこと
を指示する割り込みとのいずれか一方をMBDに
割り込ませる。もし正しければ、次のメツセージ
の開始点を指示するため、MBCのRCVAレジス
タの内容をマイクロプロセツサが記憶し、次いで
DHCPレジスタが現メツセージの開始点アドレス
をロードされる。これによりマイクロプログラム
がメツセージの第１ワードを検査するルーチンに
向けられる。上述のように、この第１ワードは
ADDRESSフイールド及びCONTROLフイール
ドを含む。そのドロツプがハンド・オフされよう
としているかどうかなどを判定するため前記フイ
ールドが検査される。もしこのドロツプに対して
ハンド・オフが行なわれるならばMBDが主ドロ
ツプとなり、ハンド・オフ情報を送信待機メツセ
ージ中に記憶させ、送信を開始する。 ここでMBDは（もし連携の機能プロセツサ
（FP）にとつて有意義なデータならば）データを
デユアル・ポートMBSに記憶させる仕事を開始
する。この場合、MBDはRCVAカウンタを次の
メツセージの受信のため同時にHDLC制御ロジツ
クも利用できるようにメツセージ・バツフアをア
クセスするためDHCPレジスタを利用する。 もしCRCまたはその他のフレーム状態が正常
でないことを検知すると、MBCはMBDに対して
誤メツセージ割込みを受信し、これに応答して
MBDはRCVAカウンタを再び先行メツセージの
末尾にセツトし、誤メツセージは無視される。 DHBからデータが入力されている間、MBDは
受信割込み間においてバツクグランド・モードで
動作し、その送信メツセージ・バツフアに適当時
点に出力すべきメツセージをロードする。その場
合、データ定義表中のフラツグ・バイトを操作す
ることによりどのデータが出力されるかを確認し
てから出力データを得る。このため、MBDは
DHCPレジスタを利用して送信すべきメツセージ
を記憶する。メツセージ・バツフアにおいてメツ
セージが組立てられ、ドロツプへのハンド・オフ
を指示するメツセージの受信が完了すると送信が
行なわれる。MBDはXMTAレジスタに送信メツ
セージ開始アドレスを、WDCTカウンタに、
MBCに送信開始を命令する送信ブロツクの長さ
をそれぞれロードする。データはワード・カウン
タが０まで減分されるまで１バイトずつ送信さ
れ、０に減分された時点でも自身の送信を逆受信
しているHDLC制御ロジツクがMBD割込みロジ
ツクに対して適正メツセージ割込み（GMI）ま
たは後メツセージ割込み（BMI）を起こす。 第１６図は2901マイクロプロセツサ１８０の詳
細なブロツク・ダイヤグラムを示す。このことは
基本的には当業者にとつて自明であろう。同図は
パイプライン・レジスタ１６４とマイクロ命令デ
コーダ２０２との接続を示すと共、第１５図の
ALUに供給される種々のビツトの接続をも示す。
マイクロプロセツサ１８０の出力は図示のように
Ｙ−バスＹ１９８に接続している。 同様に、第１５図に示す2910マイクロシーケン
サ１６２のブロツク・ダイヤグラムを示す第１７
図も当業者には自明であろう。アドレス・マルチ
プレクサ１７２からの入力接続及びマイクロプロ
グラムROM１６０への出力接続を有し、どちら
も第１５図に図示されている。 第１５図に図示し、第１６及び１７図に詳細を
示す構成成分が互いに協働してデータ・ハイウエ
イ・コントローラを提供する態様は当業者の容易
に理解するところであろう。基本的には、マイク
ロプロセツサ１８０は実際の計算を行ない、マイ
クロシーケンサ１６２はパイプライン・レジスタ
１６４を介してPROM１６０からマイクロプロ
セツサ１８０に供給されるデータ及び命令を選択
する。 MBDの動作のフローチヤートは第２１〜２４
図に示す。 Ｂ データ・ハイウエイ通信カード（MBC） 上述のように、データ・ハイウエイ・プロセツ
サ・カードMBDはデータ・ハイウエイ通信カー
ドMBCを介してデータ・ハイウエイとインター
フエースする。この両者は共用メモリ・モジユー
ルMSと共にデータ・ハイウエイ・コントローラ
を構成する。データ・ハイウエイ通信カード
MBCについて以下に説明する。MBCカードは
MBDと、ドロツプとデータ・ハイウエイを物理
的に接続する平形ケーブルとの間の電気的インタ
ーフエースとして働く。また、MBCBはドロツ
プとデータ・ハイウエイ・トランシーバとの間の
論理的リンクである。MBCは以下に列記する５
つの主要機能を有する。 １ MBD入／出力インターフエース ２ プロトコル発生及びエラー検知 ３ 二相データの符号化及び復号 ４ 平形ケーブル・インターフエース ５ タイムキーパ／タイマ MBDに対する入／出力インターフエースにつ
いて以下に説明する。MBCはMBDプロセツサと
の間の並列データ転送を可能にする。256個の16
ビツト・ワードのバツフア・メモリに含まれる８
個のバス・インターフエース・レジスタはＷ−バ
スと接続する。これを１８図に示した。同図では
第１５図中１９８においてＷ−バスと接続する
WD−バス２０６と点“データＩ／Ｏ”において
接続した状態でバツフア・メモリを２０４に示し
てある。 最初の２つのレジスタ、即ち、バツフア・デー
タ・レジスタ・リード（BDRR）２０６及びバ
ツフア・データ・レジスタ・ライト（BDRW）
２０８はバツフアの読取り及び書込みのためのデ
ータ・レジスタである。それぞれは16ビツト幅
（１ワード）であり、バツフア・メモリ２０４か
ら読取つたばかりのワードまたは前記バツフア・
メモリ２０４に次に書込むべきワードを保持す
る。 続く３つのレジスタはDHCアドレス・ポイン
タ（DHCP）レジスタ２１０、送信アドレス・カ
ウンタ・レジスタ（XMTA）２１２、及び受信
アドレス・カウンタ・レジスタ（RCVD）２１
４である。DHCPレジスタ２１０はルーチンに従
つて行なわれるバツフア２０４に対するアクセス
に際してMBDだけで制御される。読取りであ
れ、書込みであれ（または読取りまたは書込みの
混合であれ）、アクセスごとにアドレスが自動的
に増分される。最後に、DHCPはMBDによつて
逆読みすることができる。 更に２つのレジスタ、即ち、XMATA２１２
及びRCVA２１４はMBDからアドレス値をバイ
ト・ロードすることができる。ローデイング後、
これらのレジスタはメツセージの送受信に際して
バツフア２０４をアクセスするのにMBCが利用
できる状態にある。XMATA２１２はMBDによ
つて逆読みできないが、次の制約付きでRCVA
２１４は逆読み可能である。即ちRCVA２１４
の内容は適正メツセージ割込み（GMI）の直後
の読取りにおいてのみ有効である。このことは読
取りに際してRCVA２１４が常に最も新しい受
信メツセージのエンド・アドレスを含んでいなけ
ればならない。 ワード・カウンタまたはWDCTレジスタ２１
６もＷ−バスからロードされる。その値はMBC
に、次の出メツセージにおいていくつかのワード
が送信されるかを教える。WDCT２１６の減分
はメツセージが送信されるのに伴なつてMBCに
よつて行なわれる。WDCTはMBDによつて読取
ることができない。 Ｗ−バス上の最後の２つのレジスタ２１８及び
２２０はそれぞれステイタス及び命令レジススタ
である。これらをCMSTAT２１８及びCMCMD
２２０と呼称する。それぞれ８ビツト幅であり、
一般に、周辺装置であるかのようにMBDがMBC
を制御することを可能にする。極めて注目すべき
こととして、MBCは冗長動作を行なうために
MBC（このインターフエースにおけるすべてのレ
ジスタ）をイネーブル／デイスエーブルすること
ができる。ただし、ステイタス・レジスタ２１８
はいつでもMBDによつて読取ることができる。 第１８図左方に示すマイクロエンジン・シーケ
ンサ２３０については第１９図を参照して詳しく
後述する。右方にはそのいくつかはすでに説明し
た素子を示す。例えば、第１２図との関連で上述
したデジタル位相ロツクループ２２２及び第１１
図に示した二相エンコーダ２２４である。第１８
図にはほかに、ドロツプをトランシーバ７２及び
データ・ハイウエイに接続する平形ケーブル２２
６との接続に使用されるオプトアイソレータ及び
ドライバを示した。 MBCの内部メカニツクはデータ送受信の仕事
に当てられる。これには256ワード・バツフア２
０４から一度に１ワードずつ並列データ・メツセ
ージを取出し、平形ケーブル２２６で逐次送信し
なければならない。MBCは同時的に入直列メツ
セージ・フレームを検知、受信し、データを取出
し、これをバツフア２０４に記憶させねばならな
い。 このためMBCはシングル・チツプHDLCプロ
トコル通信コントローラ２２８を利用する。すで
に述べたように、このコントローラとしてシグネ
チツクス社またはモトローラ社のコントローラ
（部品番号2652）を採用することができる。この
チツプの主な目的の１つはバイトの同期化であ
る。チツプは受信データ流れ中における特殊なフ
ラグ・キヤラクタを認識することによつて前記の
バイト同期を行なう。HDLCはまた、各ドロツプ
ごとに“モデム”機能を行なう。即ち、バイト幅
のデータをビツト直列のNRZ形式データに変形
し、このNRZ形式データは第１１図の回路によ
つて出力二相データに変形される。入来二相デー
タは第１２図の回路によつてNRZデータに変換
され、次いでHDLツチツプ２２８によりバイト
幅データに変換される。 このチツプ及びその関連データ・レジスタのす
べては第１９図に示す“マイクロエンジン”また
はマイクロシーケンサ２３０によつて制御され
る。マイクロエンジンは36個のタイミング／制御
信号の制御、16本のステイタス入力線のテスト、
及びマイクロ割込みとも呼称される８個のステイ
タス・リクエスト・フラグの優先割込み構造を可
能にする。第１９図は24ビツト・マイクロワード
の詳細を含めてマイクロエンジンの詳細を示す。 第１９図のマイクロエンジンはMBDのクロツ
ク・システムから駆動され、正確にこれと同一タ
イミングで動作する。採用されたバツフア・メモ
リ・アクセス方式に鑑み、このことはシステム設
計にとつて重要である。MBDもマイクロエンジ
ンもバツフア２０４をランダム・アクセスする。
ただし、マイクロエンジンは次に２つの連続する
アクセス（２つの読取りまたは２つの書込み）を
行なう。また、MBDは２つ以上の連続するバツ
フア・アクセスを行なうことを論理的に禁止され
る。もし同時アクセスが起こると、MBDが高い
優先順位を与えられる。これにより、もしMBD
が同時的に（非同期的に）バツフア２０４をアク
セスしておれば、マイクロエンジンによる２つの
アクセスの少なくとも１つが有効となる。 マイクロエンジンは一度に１つずつ、７つの基
本的シーケンス動作を行なう。即ち、 １ 送信開始 ２ メツセージ開始フラグのセツテイング ３ 送信バツフア・エンプテイ・サービス ４ 送信バツフア・フル・サービス ５ 受信ステイタスのチエツク ６ 送信サービスの終結 ７ リセツト・シーケンス 最初の６つのシーケンスはどれもマイクロエン
ジンに対して特定のマイクロ割込みが作用すると
起動される。ルーチン（シーケンス）が終わると
マイクロエンジンが保留ベクトルを“チエツク”
する。もし保留ベクトルが存在すると、マイクロ
エンジンはサービス・ルーチンの（フアームウエ
アにおける）適正アドレスまで直接的にベクトル
飛越しする。マイクロ割込みが存在しなければ、
“遊び”状態に入る。この遊び状態の間、次のマ
イクロ割込みに対する連続的なチエツクが行なわ
れる。 マイクロエンジン（第１９図）の主要成分の１
つが2911マイクロプログラム・シーケンサ２３０
である。これもアドバンスツト・マイクロ・デバ
イシズ社の部品である。2911 ２３０はマイクロ
プログラムROM２３２に含まれているマイクロ
命令に従つてシーケンス動作するアドレス・コン
トローラである。2911の２つをカスケード制御す
ることにより８ビツト・アドレスを形成する。 2911シーケンサは出力アドレスを得るため下記
の４つのソースの１つから選択することができ
る。 １ １組の外部直接入力２３１(D) ２ （図示しない）内部レジスタに記憶されてい
るＤ入力からの外部データ ３ 深さ４ワードのプツシユ／ポツプ・スタツク
２３４ ４ マイクロプロセツサ２３５によつて処理され
た先行の命令 2911の出力がマイクロプログラムROM２３２
のアドレスを供給する。 ROM２３２の出力は現時マイクロ命令ワード
の各部分を保持するパイプライン・レジスタ２３
６〜２３８内へクロツクされる。次の表はマイク
ロプログラム・ワード・フイールドの定義を示
す。
【表】
第１９図の残り部分は当業者に自明であろう。
Ｃ 共用メモリ（MBS）
データ・ハイウエイ・コントローラ（DHC）
の第３の主要成分はデータ・ハイウエイ共用メモ
リ（MBS）カードである。このカードは機能プ
ロセツサをハイウエイ・プロセツサMBDとイン
ターフエースさせる。データ・ハイウエイ・コン
トローラDHCの入／出力バツフアであり、機能
プロセツサのための拡張メモリを提供する。共用
メモリ・カードはデユアル・ポート装置構成
RAMで32K〜128Kを有し、更に追加の12Kを機
能プロセツサ・メモリとして利用できる。デユア
ル・ポード構成であるからDHC及び機能プロセ
ツサが共用メモリに同時にアクセスしても干渉を
伴うことはない。共用メモリはその機能プロセツ
サが関知するデータ・ハイウエイ・コントローラ
の唯一つの部分である。即ち、機能プロセツサが
データの拠りどころとする別のカードにほかなら
ない。MBCだけがマルチバスと接続するにもか
かわらず、マルチバス・カード・ケージ９０（第
６図）において、MBC、MBD、及びMBSはそ
れぞれ１つのスロツトを消費する。即ち、デー
タ・ハイウエイ共用メモリはマルチバスと接続し
ている機能プロセツサと、MBC、MBS及び
MBCが接続しているDHCバスとの間の接続を行
う。 共用メモリはいくつかの重要な機能を有する。
主な機能として、機能プロセツサがハイウエイに
出力すべきデータの記憶場所を提供する。このデ
ータはハイウエイ・プロセツサによつて読出さ
れ、通信カードを介してデータ・ハイウエイに送
信される。同様に、共用メモリは必要に応じて機
能プロセツサが使用するためハイウエイ・プロセ
ツサによつてハイウエイから取出されたデータを
記憶する。従つて、機能プロセツサは通信のメカ
ニツクに注意を払う必要はなく、必要に応じて共
用メモリからデータを読出すか、またはこれを共
用メモリに入力するだけでよい。他方、ハイウエ
イ・プロセツサの仕事は機能プロセツサのニーズ
と命令を翻訳し、データ・ハイウエイを介してこ
れを実行することにある。MBSカードは拡張マ
ルチバス線上に構成されている。RAMメモリ・
アレイは同じプリント回路盤上の16Kまたは64K
ダイナミツクRAMメモリを利用する。MBSのデ
ユアル・ポート部分を32Kバイトから128バイト
に拡張するには同一回路盤に必要なダイナミツク
RAMメモリを追加すればよく、別設のシング
ル・ポートRAMの128Kは機能プロセツサ用とし
て使用することができる。 MBS受信メモリは両インターフエース・ポー
トからリクエストし、適当なインターフエース・
ポートと交信する。メモリ・リクエストがMBD
及び機能プロセツサから同時に受信される場合、
MBDが機能プロセツサに優先する。もしMBD
がメモリと交信中であり、機能プロセツサがメモ
リをアクセスしようとしている場合メモリ・ロジ
ツクの一部がMBDの“ホールド・メモリ”フラ
グをテストし、MBDが完結するまで機能プロセ
ツサの始動をロツクする。ただし、バス使用中信
号が作用中ならこのロツクは起こらない。 第２０図はデユアル・ポート共用メモリのブロ
ツク・ダイヤグラムである。データ及びアドレス
を共に含むDHCバスは図面左側のMBDポート２
４０において供給され、機能プロセツサ・ポート
２５０を含むマルチバスのアドレス及びデータ線
は図面右側に示した。アドレスは一般に図面上部
に示す素子によつて処理され、データの流れは図
面下部を通過する。従つて、MBDポート２４０
から受信されたアドレスはラツチ２４２にラツチ
されてRAM２４４をアクセスするのに使用さ
れ、入データはラツチ２４６にラツチされた後
RAM２４４に転送される。他方、MBDポート
２４０を外方に通過するデータはラツチ２４８に
よつてラツチされる。同様に、機能プロセツサ・
ポート２５０から受信されるアドレスは受信機２
５２に受信され、MBD機能／リフレツシユ・ア
ドレス・コントロール２５４を介してRAM２４
４に対するアドレスとなるのに対して、FPポー
ト２５０から受信されたデータは機能データ受信
機２５６にラツチされた後、RAMに供給され
る。機能プロセツサ・ポート２５０へのデータ出
力はバイト出力コントロール２５８を介して、マ
ルチバス線を駆動するための機能データ・ドライ
バ２６０に進む。MBDポート２４０の制御は
MBS命令バスを介して伝送される下記の命令に
よつて行なわれる。 １ アドレスを増分し、読取れ ２ アドレスを増分し、書込め ３ 現時アドレスで読取れ ４ 現時アドレスで書込め ５ アドレスを増分し、ワードの下位半分にバイ
トを書込め ６ 現時アドレスでワードの上位半分にバイトを
書込め ７ アドレスを増分し、読取り、ロツクを解け ８ アドレスを増分し、書込み、ロツクを解け ９ 現時アドレスで読取り、ロツクを解け 10 現時アドレスで書込み、ロツクを解け 11 アドレスを増分し、読取り、ロツクせよ 12 アドレスを増分し、書込み、ロツクせよ 13 現時アドレスで読取り、ロツクせよ 14 現時アドレスで書込み、ロツクせよ ２つのバイト書込み命令５及び６を除きすべて
のアクセスがワード・アクセスである。使用アド
レスはMBDによつてロードされるMBSアドレ
ス・ラツチ２２に含まれている。読取り命令後の
第２サイクルにおいて、MBDはDHCバスへ読出
されたデータをイネーブルする命令を出力するこ
とができる。 アドレス・ラツチ２４２はDHCアドレス及び
データ・バスを介してMBDからアドレス信号を
受信し、MBSがMBD宛であればこのアドレスを
ラツチする。アドレス・ラツチ２４２は読取りに
も書込みにも利用される。メモリの書込み動作に
はMBDからのデータ情報がDHCアドレス及びデ
ータ・バスを介して受信され、MBSがMBD宛で
あればラツチ２４６にラツチされる。 メモリの読取り動作に際しては、MBSがDHC
をアドレス及びデータのソースとする場合、
MBSデータ・アウト・ラツチ２４８を介してデ
ータがDHCアドレス及びデータ・バスに伝送さ
れる。 FPポート２５０はマルチバスを介して機能プ
ロセツサとインターフエースする。マルチバル・
アドレス線はバツフア２５２を利用して受信され
る。 公知のように、マルチバス・データ線は受信及
び送信に際して受信機２５２及びドライブ２６０
によつてそれぞれバツフアされる。 マルチバスからは下記信号が受信される。 １ メモリ書込み命令 ２ メモリ読取り命令 ３ バス使用中 ４ バイト・ハイ・イネーブル ５ アドレス・ビツト０ 転送確認はこのバスで機能プロセツサに送信さ
れる信号である。 MBSの２つのポートは各種の３ステイタス・
ロジツク・レシーバのイネーブルを利用して多重
化される。マルチバスがメモリ・バスを制御する
場合マルチバスのインターフエース論理回路が内
部RAMメモリと交信することができる。MBD
がこのメモリ・バスを制御する場合にはメモリ・
ボードのMBD論理回路が内部RAMメモリと交
信することができる。 ８ データ・ハイウエイ・プロセツサの動作 第２１図はデータ・ハイウエイ・プロセツサ
（MBD）の動作を略示するフローチヤートであ
る。第２２，２３及び２４図にそれぞれ詳細に図
示するブロツク３３７，３３７Ａ及びび３３８か
ら成る。フローチヤートの論理起点はMBDが３
３０において２つの通信カードMBC７２１の１
つから“適正メツセージ割込み”を受信する時点
である。この信号は２８０〜２８３に示すように
MBCの７２によつて形成される。２８０及び２
８２において開始及び終了フラグ（第７ｃ図）が
検知されると、２８３において公知の態様で
CRCチエツクが行なわれる。MBDが３３０にお
いて最初にGOOD MSGを指示するMBC７２か
らメツセージを取出す。従つて両ハイウエイ及び
両MBCは常時オン・ライン状態にあり、いずれ
か一方を第１または第２と指定したりする複雑な
切換えを行なう必要のない冗長性が与えられる。 特に、本発明ではデータ・ハイウエイである２
本のケーブルの物理的位置を変えることができる
から、例えば局部的なノイズ発生源があつても、
その影響を受けるのは１本のケーブルだけであ
る。 ３３０において適正メツセージ割込みが受信さ
れれば最終メツセージが受信されたことを意味す
るから、ドロツプはアドレス・フイールドを増分
し、かつ回復ハンド・オフ・メツセージを送信す
る必要がない。次いでドロツプは送信されたばか
りのメツセージがみずからのメツセージであるか
どうかを３３１においてチエツクする。もしみず
からのメツセージでなければ３３２において、最
後に受信されたメツセージがこのドロツプに対す
るハンド・オフであつたのかどうかをチエツクす
る。即ち、自ドロツプのトークンが最終受信メツ
セージのＡフイールドにあるかどうかをチエツク
する。もしなければ、データ・ハイウエイ・プロ
セツサが３４２において、前記３３０において
“適正メツセージ割込み”を検知した時の動作状
態に戻る。 トークンが認識された状態で、３３３において
DHCによつて行なわれる最初の動作はＣフイー
ルドのＭビツトを検査することによりTDMモー
ド送信が行なわれるののかデモクラチツク・モー
ド送信が行なわれるのかを認識することである。
いずれの場合にも次のＡフイールド３３４におい
て始めて形成される。即ち、ハス割当て表に対す
る指標であるＡフイールドは送信シーケンスにお
ける次のドロツプの正しいトークンを提供するよ
うに増分される。ここでもしTDMモードに移行
すると、後述する出力バツフアにおいて組立られ
る次のTDMメツセージが３３５から供給され
る。もしバツフア内にメツセージがなければ空の
ハンド・オフ、即ち、トークンと開始及び終了バ
イトを含むだけのメツセージが３３６において送
信される。 TDMモードにおける次の段階は次のTDMメ
ツセージの作成である。これについては第２２図
を参照して詳しく後述する。次いですでに受信さ
れたデータが３３８において処理されるが、これ
については第２４図を参照して説明する。最後
に、出力バツフアがすべてロードされ、受信デー
タがすべて処理された状態で、３３９において準
備操作を行なうことができる。この操作にはシス
テム・クロツク信号の維持、タイムキーパ間にな
んらかのコンフリクトが存在する場合のバス割当
て表に関する決裁などの操作が含まれる。３４０
に示すように、プロセツサはブロツク３３７に戻
つて次のTDMメツセージを作成する。なぜな
ら、TDMメツセージは機能プロセツサが次の
TDMメツセージにおいてリポートすべきデータ
になんらかの変化があることを通告するごとに更
新されるからである。これに対し、次のデモクラ
チツク・メツセージはこのような更新を必要とし
ない。 送信すべきメツセージがデモクラチツク・モー
ドの場合にもほぼ同様のプロセスが展開する。即
ち、Ａフイールドが３３４において更新され、メ
ツセージが３３５Ａにおいて供給され、バツフア
３３６にメツセージが存在しなければ空のハン
ド・オフとなり、また、次のメツセージが３３７
Ａにおいて作成される。 適正メツセージ割込みがドロツプ自身のメツセ
ージと関連することが３３１において確認された
場合には３４１においてドロツプがタイマを110
マイクロセコンドにセツトしてバス上に後続の活
動が現われるかどうかを確認する。もし現れれ
ば、次のドロツプが正しくトークンを受信したと
考えることができる。もし現われなければ、ドロ
ツプは再びＡフイールドを増分することで次のド
ロツプへのトークンを増分し、３４１Ａにおいて
回復ハンド・オフ・メツセージを送信する。この
動作は指標がバス割当て表を一巡して、送信中の
ドロツプがおそらくエラー発生器であることを指
示するまで反復することができる。この場合、問
題のドロツプはオフ・ラインすることができる。 もしタイマ活動が正しく検知されれば、ドロツ
プは例えば３４２における割込み状態から再びそ
れ以前の状態に戻る。 すでに述べたように、本発明システムの一部は
冗長方式で実施することができる。典型的な形と
して、冗長データ・ハイウエイ同軸ケーブル、冗
長通信インターフエース及びトランシーバを設
け、いずれもデータハイウエイ・プロセツサがア
クセスできるようにデータ・ハイウエイ・コント
ローラ・バスにフイードする。通信インターフエ
ース（MBC）は上述のように受信される各メツ
セージのCRCフイールドをチエツクし、メツセ
ージが正しくデコードされておればこれを取除
く。通信インターフエースはこうして上述の“適
正メツセージ割込み”を形成する。従つて、最初
に適正メツセージ割込みを提供するトランシーバ
がデータ・ハイウエイ・プロセツサによつてアク
セスされるから、これは有用な特徴部分である。
両方のトランシーバは常時オン・ライン状態にあ
り、両方のデータ・ハイウエイは従来技術におい
て多く見られるように一方を主ハイウエイ、他方
を副ハイウエイ、または一方を一次ハイウエイ、
他方を二次ハイウエイと指定するのではなく、交
換自在に使用される。従つて、双方が連続的に使
用され、同期上の問題、メツセージ消失などの原
因となる一方から他方への明確な切換えを伴わず
に利用できる。一方の同軸ハイウエイにおけるラ
ンダム・エラーは他方の同軸ハイウエイにおける
ランダム・エラーと同時に発生しないのが普通で
あるから、この方式はシステムのビツト誤り率を
も高める。 Ａ TDMモード・メツセージの形成 すでに述べたように、第２２図は次のTDMメ
ツセージの形成を示す。先ず３４３における、1/
１０秒インターバルに送信したいポイントを指示す
るローデイング・パラメータを考察する。いくつ
かのポイントは共用メモリのデータ定義表
（DDT）の1/10秒起点部分から転送され（第２９
図）、同様に３４４において、“１秒データ”即
ち、毎秒送信されるデータは通信バツフアに対す
るDDTの１秒起点部分から転送される。従つて、
例えば上述した記号の検知と同時に出力バツフア
から転送される任意のメツセージはフイードバツ
ク・ループに使用されるプロセス制御変数値のよ
うな1/10秒インターバルで転送されるデータと、
急速には変化しないかまたはCRT図形更新だけ
に必要な値などのように１秒インターバルで送信
される通常は比較的少数の可変値とを含む。 Ｂ デモクラチツク・モード・メツセージの形成 第２３図は次のデモクラチツク・モード・メツ
セージの形成プロセスを示す。ワン・シヨツト・
メツセージが要求されているのか、リクエスト／
変更または通常メツセージが送信されているのか
を確認するため、３４５において、DDTフラツ
グ・フイールドの０ビツトがチエツクされる。こ
のビツトがセツトされておれば、３４６において
ワン・シヨツト・メツセージが送信されるはずで
あり、必要なワン・シヨツト・データが３４７に
おいて共用メモリからMBC出力バツフアに送信
されるだけである。３４８においてこのバツフア
がフル状態なら、処理は停止する。フル状態でな
ければ、３４９に示すようにいくつかのメツセー
ジを送信しなければならない場合、起点フラグ・
ブロツク３４５が再びアクセスされる。もしフラ
グ・フイールド０ビツトがセツトされていなけれ
ば、Ｒビツト３５０を求めてDDT中の受信ポイ
ントが操作される。セツトされているならば、リ
クエスト／変更メツセージが３５１において送信
されることを意味し、リクエストを送信したドロ
ツプによつて要求されているデータが３５２にお
いて出力バツフアに送信される。もしバツフアが
フル状態なら、３５３にいて処理が停止し、フル
状態でなければ再びブロツク３４５がアクセスさ
れる。 最後に、もしＲビツトが３５０においてセツト
されていなければ、通常メツセージが要求された
ことになる。機能プロセツサが３５４において送
信すべき通常メツセージを出力FIFOに送つた場
合、プロセツサはこの出力FIFOをチエツクする。
この場合、メツセージは３５５において出力バツ
フアに転送される。ここでも、バツフアがフル状
態なら処理は停止し、フル状態でなければブロツ
ク３４５が再びアクセスされる。 Ｃ 受信メツセージの処理 MBD動作の優先順位としては、先ずTDMメ
ツセージが残らず作成されていることを確かめ、
次いでデモクラチツク・メツセージが残らず作成
されていることを確かめ、最後に受信メツセージ
をすべて処理する。従つてデータ・ハイウエイの
動作が受信メツセージの復号などのために中断さ
れることはあり得ない。このことも本発明の分布
形処理システムの利点である。システム全体の動
作を中断する必要はなく、ハイウエイはドロツプ
にいかなるエラーが発生しても、これに関係なく
動作を持続する。 以下、第２４図を参照して本発明システムによ
る受信ワードの復号方法を説明する。 ３００において最初に行なわれる動作はワード
の制御フイールドまたはＣフイールドの検査であ
る。３０１においてＭビツトがセツトされている
なら、時分割多重化モードにあることを意味す
る。次にプロセツサが３０２においてデータ認識
アレイ（DRA）中からシステム識別子（SID）
を探索する。もし識別子が存在すれば、メツセー
ジの内容がこの特定ドロツプにとつて関心があ
る、即ちこの情報を特定ドロツプの機能プロセツ
サがその局部制御動作を行うにあたり必要とする
ことを意味する。もしSIDが見つからなければ、
例えば３０３においてアラーム・チエツクをアク
セスすることができる。これについては後述する
（第２８図）。もしSIDがDRA中に存在すれば、
３０４におけるDDT表の探索によつてデータの
正しい位置が確認される。次いで３０５において
データがMBSの該当場所に記憶され、作動中の
タイマが３０６においてリセツトされる。このタ
イマは特定データ・ポイントの更新間の時間を測
定するのに利用され、また、（ステイタス・ワー
ド中のビツトを介して）機能プロセツサに、特定
値がすでに無効であることを知らせる。次に３０
７においてステイタス・ワードの変化を送ること
によつて行なわれる。 ３０９においてメツセージの次の要素にアクセ
スする。データ・ワードがアナログかデジタルか
を確認するためSIDのビツト15を検査する。もし
デジタルなら、第８ｂ図に関連してすでに述べた
ように、ステイタス・ワードだけが関連性を持
ち、もしアナログなら、２ワードであるアナログ
値（第８ｃ図）と同様にステイタス・ワードも関
連性を持つ。従つて、次のSIDを探索する前にス
キツプすべきバイト数を求めるのにSIDのビツト
15を利用する。 “１揃い”かどうかを確認するため各SIDをチ
エツクすることにより、３１０において各送信の
最終SIDが検知される。プロセツサに最終SIDが
存在したことを確認する手段を与えるため、
CRCチエツク後にMBCによりこのワードが挿入
される。 Ｍビツトがセツトされていなければ３００，３
１１においてデモクラチツク・モードが処理され
る。ここでもデータ・ワードがローカル・プロセ
ツサに関係があるかどうかを確認するため３１２
において、DRA中にSIDが探索される。いかな
る種類のデモクラチツク・メツセージが受信され
たかを確認するため、３１３においてSIDの次の
２つの上位ビツトが検査される。ビツト15が１な
ら、これは３１４においてワン・シヨツト・メツ
セージであることを意味し、ワン・シヨツトの
AAフイールド（第８図）中のデータが３１５に
おけるDDTに対する探索によつて決定される
MBS中の場所に記憶される。次いで３１６にお
いて次の記述事項が処理される。 ビツト15が０なら、デモクラチツク・モード・
メツセージが起点３１７に対する通常メツセージ
またはリクエスト／変更メツセージであることを
意味する。３１８においてプロセツサがDDTを
探索することにより、メツセージ中に指定されて
いる起点であるかどうかを確認する。もしそうで
なければ、メツセージは全く関連性を持たず、次
の記述事項が３１９において処理される。もし該
当の起点ならば、ビツト14をチエツクすることに
より、メツセージがリクエスト／変更メツセージ
か通常メツセージかを３２０において確認する。
もしビツト14がセツトされておれば、メツセージ
が通常メツセージであり、３２１〜３２２におい
て入力FIFOに送られる。ビツト14がセツトされ
ていなければ、メツセージは３２３においてリク
エスト／変更メツセージまたはワン・シヨツト・
メツセージである。ワード・カウントが０なら、
リクエストは３２４におけるワン・シヨツトに対
するリクエストであり、フラグDDTフイールド
中のワン・シヨツト・ビツト０が３２５において
セツトされる。カツコ３２６内に記述したよう
に、フラグ・フイールドDDT中に０を検知する
と、MBDは第２３図に関連して述べたように送
信のためメツセージを作成する。 ワード・カウントが０でなければ、３２７に示
すようにメツセージがリクエスト／変更メツセー
ジであることを意味する。次に変更すべきデータ
の位置を求めるため変位フイールドが利用され、
ADフイールド・データが３２８において新しい
データを示す。３２９において次の要素が処理さ
れる。 ９ クロツク制御−詳論 分布形データ処理システムにおいては、あとで
重要であると判明する事象を歴史的に分析できる
ようにシステムをクロツク制御する手段を設ける
必要がある。即ち、回路遮断器が引はずし状態に
あると仮定する。この引はずしの原因を確定する
ため、回路遮断器の引はずしに至る事象を再構成
しなければならない。従つて、種々の事象間に正
確な相関性を確立するため各ドロツプにおけるデ
ータを同期させる必要があるこことはいうまでも
ない。例えば、各ドロツプに簡単な水晶発振器を
使用すると、温度変化などを伴なう経時変化によ
つて個々のクロツクに異なる影響が現われる。そ
こで本発明の１つの特徴として、各100ミリセコ
ンドのタイム・フレームの終りに全システム中の
各ドロツプのクロツクを同期させる。それぞれの
ローカル・ドロツプがマスター・クロツク信号を
コピーし、各ドロツプの内部クロツクを調整する
ことによつてその値を反映させる。こうしてシス
テムは反復的に同期される。 第２５図はこの同期の態様を示す。デモクラチ
ツク・モードの終りに近い時点で、このモードで
送信すべき最終メツセージが検知される。この検
知は各ドロツプに設置された100ミリセコンド内
部タイマーの時間切れによつて行なわれる。（内
部タイマーは最悪の場合でも各100ミリセコンド
周期内の正確な時間に対する狂いが250マイクロ
セコンドである程度の精度を持つ）。最終メツセ
ージが送信される場合、制御フイールドの“Ｕ”
ビツトが３１６のおいてセツトされ、３６２にお
いてメツセージが送信される。 ドロツプ３６３においてＵビツトを検知する
と、ドロツプは時分割多重モードが始まろうとし
ていることを検知し、３６４において各ドロツプ
が内部クロツクの“スナツプシヨツト”を撮る。
即ち、このために各ドロツプは内部クロツクの現
時値をレジスタに記憶させる。タイムキーパは
TDMモードで送信する最初の３つのドロツプで
あり、みずからのクロツク値、即ち、スナツプシ
ヨツトの結果を３６５において送信する。この値
は各タイムキーパによつて送信されるメツセー
ジ・フレームの制御フイールドの後に挿入され
る。タイムキーパ・ドロツプはそれぞれに割当て
られた局部的な処理機能を実施する際に送信する
“普通”データのほかに、制御ワード中に現われ
るＳビツトをタイムキーパＡ，Ｂ及びＣに対して
それぞれ01、10及び11にセツトすることによりス
ナツプシヨツトを送信しようとしていることを指
示する。タイムキーパを含むすべてのドロツプが
３６６において隣接の２つのタイムキーパのスナ
ツプシヨツト値を平均し、それぞれの内部クロツ
クを３６７において調整してこの平均値に一致さ
せる。３６８にいおいて、TDMモードが継続さ
れる。即ち、タイムキーパに続く次のドロツプが
そのデータを送信する。 好ましい実施例では、内部クロツクが精度を高
めるため１ミリセコンド及び125マイクロセコン
ドのクロツクを含む。 10 バスの割当て 当然のことながら、必ずしも各ドロツプの1/10
秒ごとに送信すべきデータ量が同じであるとは限
らない。データによつては他のデータよりも頻繁
に送信しなければならないことも明白であり、急
速に変化し、フイードバツク・ループで利用され
るプロセス変数値に関するデータなどがその一例
であり、当然頻繁に送信する必要がある。頻繁に
は変化しないその他のデータはそれほど頻繁に送
信しなくてもよい。本発明の好ましい実施例で
は、あるデータは１秒間隔で送信され、他のデー
タは1/10秒間隔で送信される。また、各ドロツプ
にはTDMモードにおけるデータ送信のための複
数タイム・スロツトを設けることができる。即
ち、多くの場合、100ミリセコンドに１回移行の
頻度でドロツプがデータ・ハイウエイにアクセス
し、そのつど異なるデータを送信するシーケンス
を決定するバス割当表に所与のドロツプを見出す
ことができる。 第２６ａ及び２６ｂ図はこれを示す。第２６ｂ
図はデモクラチツク・モードでもTDMモードで
もほとんど同じであるバス割当表の１つを示す。
いずれのモードでも、簡単なポインタ、即ち、各
ワードのＡフイールドがバス割当表中のスロツト
を指すから、割当表中のこのスロツトに位置する
ドロツプはすべて次に送信するドロツプである。
図から明らかなように、いくつかのドロツプが複
数回にわたて現われる。従つて、これらのドロツ
プは各100ミリセコンド周期内の異なる時点に異
なるデータを送信するドロツプである。 第２６ａ図は単一ドロツプにより逐次的に送信
されるデータの一例を示す。例えば最初の100ミ
リセコンドのタイム・フレームの第１スロツトに
おいて、データ項目Ａ，Ｂ，Ｃ及びＤが送信さ
れ、同じ100ミリセコンド・タイム・フレームの
TDM部分のスロツトにおいて項目Ｘ、Ｙ、Ｚ及
びＷが送信される。次の100ミリセコンド・イン
ターバルに項目Ａ，Ｂ，Ｃが第１スロツトにおい
て繰返され、Ｘ，Ｙが第２スロツトにおいて繰返
される。ただし項目Ｅが項目Ｄに代わり、この両
項目Ｕ及びＶがＺ及びＷに代わる。第３スロツト
において、ＦがＥに代わり、Ｐ及びＱがＵ及びＶ
に代わる。このような送信が10回行なわれ、１秒
が経過すると、第１インターバルにおいて送信さ
れた値、即ち、Ａ、Ｂ、Ｃ、Ｄ及びこれに続く
Ｘ、Ｙ、Ｚ、Ｗが繰返される。 従つて、第２６ｂ図のバス割当表はきわめて重
要な情報部分である。どちらの表も各ドロツプに
よつて記憶され、タイムキーパによつて絶えず更
新される。各ドロツプは２つのバス割当表の1/8
をデモクラチツク・モード・メツセージの１つに
おいて毎秒送信する。従つて、各ドロツプのメモ
リにおいて８秒ごとにバス割当表が全面的に更新
される。受信されたバス割当表に異議があればド
ロツプがこれについて“投票”する。即ち、通常
はタイムキーパの２つが同意し、第３のタイムキ
ーパが無視される。 デモクラチツク・モードにおいては100ミリセ
コンド周期の残り部分が埋まるまでバス割当表が
繰返し循環されるが、時分割多重モードはバス割
当表が一巡されたところで終了する。 11 制御フイールド 各メツセージ・フレームの制御フイールドの利
用についてはすでにいくつもの箇所で言及した。
以下のこの問題を１つの特定場所に関して検討す
る。 第２７図は、１つの100ミリセコンド周期にお
ける制御フイールド・ビツトの変化例を示す。時
分割多重化モードを図の左半分に、デモクラチツ
ク・モードを右半分に示す。制御フイールドは時
分割モードの開始時にアドレス・フイールドの
“Ｄ”で始まる。これは最後に送信されるデモク
ラチツク・モード・メツセージのバス割当表にお
ける位置に対するポインタである。この時、制御
フイールドはX1100001となる。TDMモードがす
でに始まつているから第２の即ち、Ｍビツトがセ
ツトされる。第３の、即ち、Ｔビツトは次のメツ
セージのモードを指示する。次のメツセージ群は
すべてTDMであるから、このビツトはセツトさ
れたままである。Ｓビツトは01である。これは第
1TDMメツセージであるから、タイムキーパＡ
がそのスナツプシヨツトを送信する番である。次
の２つのメツセージにおいて、タイムキーパＢ及
びＣが送信すると、Ｓビツトは10に、更に11にな
る。 各送信ごとにアドレス・フイールドが増分さ
れ、値“TDM”に達するまでポインタがバス割
当表に従つて移行する。なお、前記値“TDM”
はバス割当表中の最高番号ドロツプに対応するポ
インタの値である。この値に達すると次のメツセ
ージはデモクラチツクモードあるから、Ｔビツト
はセツトを解かれる。ここで値Ｄはアドレス・フ
イールドとなるから、デモクラチツク・メツセー
ジは終了位置をピツクアツプすることができ、デ
モクラチツク・モードが始まる。図の右半分から
明らかなように、メツセージのモードはもやや
TDMではないからＭフイールドは０となる。再
び送信が継続し、アドレス・フイールドを増分す
ることでバス割当表に従つて進行する。図から明
らかなように、Ｔ及びＵビツトは図示の例の場合
アドレス・フイールド２を有する最終デモクラチ
ツク・フレームの制御バイトにおいてセツトされ
る。 制御フイールド中の他のビツトを簡単に説明す
ると次の通りである。Ｐは組合わされたＡ及びＣ
フイールドのパリテイを示すパリテイ・ビツトで
ある。その値をＸとして図示したが、ここではア
ドレス及び制御フイールドは限定されない。即
ち、“Ｄ”“TDM”または“Ｎ”が現われる。Ｈ
ビツトはデータ・ハイウエイ・コントローラによ
つてセツトされ、この特定メツセージが先行のハ
ンド・オフが回答を得られないための回復ハン
ド・オフであることを指示する。即ち、各デー
タ・ハイウエイ・コントローラはみずからのメツ
セージ送信に続くメツセージを探索し、検知しな
ければアドレス・フイールドを増分してそのメツ
セージを再送信し、この再送信がＨビツトをセツ
トすることによつてなされることを指示する。こ
のことはタイムキーパに関連して上述したが、タ
イムキーパもまた、ハイウエイが長時間にわたつ
て非作動状態のままである場合、第１タイムキー
パによる送信と共にバスをバス割当中の所定ポイ
ントから、多くの場合TDMモードの開始点で再
始動する。Ｒビツトのセツトは上述のような異常
に長い非作動状態を検知し、このメツセージでバ
スを再始動するタイムキーパであることを示す。 12 アラーム・ハンドリング 既に述べたように、本発明ではあるデータは反
復送信されるが他のデータはワンシヨツト・リク
エストなどによるリクエストに基づいて送信され
る。また、データに関して他のドロツプの注意を
喚起することが望ましい場合もある。例えば、
人／機械インターフエースとして構成されたドロ
ツプの場合がそれである。その典型的な例がビデ
オ表示データ端末装置であり、制御下にあるプロ
セス中の測定場所と共に種々の変数値を表示する
のに使用することができる。通常はオペレータが
モニタすべき特定のプロセス部分を選択すると、
局部ソフトウエアが対応のデータ認識アレイを作
成し、以後DHCはシステムIDをデータ認識アレ
イの記憶値と比較することによつて認識されるポ
イントだけをハイウエイから選択する。ただし、
オペレータには例えばプロセス中のどこかでアラ
ーム限界を越えたとの指示をも提供しなければな
らない。そこで各メツセージはアラーム限界を越
えたかどうかをも指示するステイタス・フイール
ドをも含む［中央メモリに直接アクセスするホス
トコンピユータの周辺装置としてオペレータ端末
装置を構成した代表的な公知システムと比較され
たい。分布形プロセツサ制御システムにホストコ
ンピユータを避けるべき理由がたくさんあるにも
かかわらずデータ・ベース全体へのアクセスが容
易である。本発明によると、かかるアクセスは混
合モード通信フオーマツトにより与えられる。］。
上記ステイタス・メツセージはそのSIDがDRA
中にあるかどうかとは無関係に、各ドロツプによ
つて検査され、オペレータが常時アラーム状態を
知ることができるように適当な処置がとられる。 第２８図はアラーム処理段階を示す。３７０に
おいて、データ・ハイウエイのメツセージからシ
ステムID SIDが検索される。SIDが発見された
ら、メツセージのステイタス・ワードが３７４に
おいて、記憶されているステイタス・マスクとの
AND演算することで先行ステイタス・ワードと
比較される。なおこのステイタス・ワードは問題
のデータ・ポイントに関してあらかじめ受信され
たものである。３７８においてなんらかの変化が
認めらる場合、３８０における機能プロセツサに
よるアクセスのためシステムIDがMBDの新しい
状態変化FIFOに組込まれる。変化がなければ、
上述のような通常のメツセージ処理が行なわれた
後、３８１において次のシステムIDがアクセス
されるだけである。もしシステムIDがDRA中に
存在せず、かつステイタス・ワードのビツト７が
セツトされていて、３８２において、１つのポイ
ントがアラーム状態にあることが指示されると、
３８４においてシステムIDがアラームFIFOにコ
ピーされ、これが機能プロセツサによつて定期的
にチエツクされる。さもなければ次のSIDがアク
セスされるだけである。１つのポイントがアラー
ム状態にあることが判明すると、機能プロセツサ
が次のような一連の動作を行なうのが普通であ
る。先ずアラームFIFOをアクセスし、起点ドロ
ツプによるアクセスが行なわれるように３８６に
おいてハイウエイに対してワン・シヨツト・リク
エストを送信すると、起点ドロツプがアラーム状
態のポイントまたはシステム要素に関するすべて
の追加情報を３８８において送信し、ドロツプは
３９０において前記ポイントに関するあらゆる属
性を供給される。この属性はオペレータ端末装置
のモニター・スクリーンに表示され、どのポイン
トがアラーム状態にあるかを指示する。現実値及
びこれと比較される限界のほかに、例えば前記ポ
イントの英語表示識別子も表示できる。いつくか
のドロツプがワン・シヨツト・メツセージを送信
するかに関係なく、すべてのドロツプがエラー状
態のポイントに関するあらゆる情報を同時に提供
される。このことは個々のメツセージを別々に確
認し、これに応答しなければならないシステムと
は対照的である。 13 共用メモリの構成 第２９図は本発明の共用メモリ・システム３９
１の構造を示す。構成の目的は例えば入データ・
レコード３９２を、機能プロセツサが利用すべき
データ部分を含んでいるかどうか確認するため容
易に検査できる手段を提供することにある。次い
でメツセージをその構成部分に分断して正確な意
味を確定すればよい。例えば各メツセージ３９２
の一部としてシステムIDを設け、データ認識ア
レイ（DRA）３９４をアクセスするのにこれを
利用する。もし非ゼロ欄があれば、連携の機能プ
ロセツサがこのデータ部分に関与することを意味
する。次いでDRA３９４に配置された値“ロー
カルID”を利用して、フラグ及びデータ・フイ
ールド・サイズ情報を含むデータ定義表（DDT）
３９６をを索引する。データ定義表３９６にはデ
ータ・レコード３９８自体が記憶されている共用
メモリ中の場所を指示するポイントも記憶されて
いる。レコード３９８は各ポイントのステイタス
ID、その他、限界値、英語記述のほか、関連属
性などを含む。アラーム状態のポイントのシステ
ムIDは別にアラーム・バツフア３９９に記憶さ
せることができる。 結 論 以上数々の新規技術を採用する分布形プロセス
制御システムを説明した。新規技術には混合モー
ドデータ送信方式の採用が含まれ、この方式では
各サイクルの一部を時分割多重動作に使用し、こ
の多重モードにおいては各データ取得または制御
ドロツプが接続線を介して反復データを送信する
機会を与えられ、各サイクルの残り部分、即ち、
“デモクラチツク”動作モードではその他の命令、
データ・リクエストなどを送信することができ
る。個々のデータ取得部が局部プロセツサにとつ
て重要なデータを選択してこのデータハイウエイ
に供給する第１プロセツサを含み、ハイウエイは
第２機能プロセツサまたは第３、第４などその他
の機能プロセツサと協働してその場所に必要なプ
ロセス制御入／出力などあらゆる機能を実行す
る。この２つは上述のように多大の利点を有する
デユアル・ポート共用メモリを介して互いにイン
ターフエースする。処理機能をこのように分布さ
せることによりシステム全体に全く透過性のデー
タ・ベースが与えられ、中央または上位コンピユ
ータを採用する公知システムに見られた必要条は
解消される。信頼性、モジユール方式、理解し易
くかつ使用し易いことなど多くの長所を持つが、
恐らく最も重要な長所は分布された処理機能の一
部が作動しなくてもシステムが動作できることで
あろう。 システムはデータ取得部として構成された３つ
のタイムキーパによつて同期され、クロツク制御
線などのような信号線を別設する必要はなく、
別々のデータ取得ポイントを蛇行状に接続する単
一の簡単な、かつ構成の容易な冗長同軸ケーブル
だけでよい。本発明システムにおけるデータ送信
に二相符号化法を利用すること、また、この二相
コードを位相ロツクループ回路によつて下位部分
に分割し、これらの下位部分を重み付けすること
により情報受信の正確さを記することも説明し
た。
の第３の主要成分はデータ・ハイウエイ共用メモ
リ（MBS）カードである。このカードは機能プ
ロセツサをハイウエイ・プロセツサMBDとイン
ターフエースさせる。データ・ハイウエイ・コン
トローラDHCの入／出力バツフアであり、機能
プロセツサのための拡張メモリを提供する。共用
メモリ・カードはデユアル・ポート装置構成
RAMで32K〜128Kを有し、更に追加の12Kを機
能プロセツサ・メモリとして利用できる。デユア
ル・ポード構成であるからDHC及び機能プロセ
ツサが共用メモリに同時にアクセスしても干渉を
伴うことはない。共用メモリはその機能プロセツ
サが関知するデータ・ハイウエイ・コントローラ
の唯一つの部分である。即ち、機能プロセツサが
データの拠りどころとする別のカードにほかなら
ない。MBCだけがマルチバスと接続するにもか
かわらず、マルチバス・カード・ケージ９０（第
６図）において、MBC、MBD、及びMBSはそ
れぞれ１つのスロツトを消費する。即ち、デー
タ・ハイウエイ共用メモリはマルチバスと接続し
ている機能プロセツサと、MBC、MBS及び
MBCが接続しているDHCバスとの間の接続を行
う。 共用メモリはいくつかの重要な機能を有する。
主な機能として、機能プロセツサがハイウエイに
出力すべきデータの記憶場所を提供する。このデ
ータはハイウエイ・プロセツサによつて読出さ
れ、通信カードを介してデータ・ハイウエイに送
信される。同様に、共用メモリは必要に応じて機
能プロセツサが使用するためハイウエイ・プロセ
ツサによつてハイウエイから取出されたデータを
記憶する。従つて、機能プロセツサは通信のメカ
ニツクに注意を払う必要はなく、必要に応じて共
用メモリからデータを読出すか、またはこれを共
用メモリに入力するだけでよい。他方、ハイウエ
イ・プロセツサの仕事は機能プロセツサのニーズ
と命令を翻訳し、データ・ハイウエイを介してこ
れを実行することにある。MBSカードは拡張マ
ルチバス線上に構成されている。RAMメモリ・
アレイは同じプリント回路盤上の16Kまたは64K
ダイナミツクRAMメモリを利用する。MBSのデ
ユアル・ポート部分を32Kバイトから128バイト
に拡張するには同一回路盤に必要なダイナミツク
RAMメモリを追加すればよく、別設のシング
ル・ポートRAMの128Kは機能プロセツサ用とし
て使用することができる。 MBS受信メモリは両インターフエース・ポー
トからリクエストし、適当なインターフエース・
ポートと交信する。メモリ・リクエストがMBD
及び機能プロセツサから同時に受信される場合、
MBDが機能プロセツサに優先する。もしMBD
がメモリと交信中であり、機能プロセツサがメモ
リをアクセスしようとしている場合メモリ・ロジ
ツクの一部がMBDの“ホールド・メモリ”フラ
グをテストし、MBDが完結するまで機能プロセ
ツサの始動をロツクする。ただし、バス使用中信
号が作用中ならこのロツクは起こらない。 第２０図はデユアル・ポート共用メモリのブロ
ツク・ダイヤグラムである。データ及びアドレス
を共に含むDHCバスは図面左側のMBDポート２
４０において供給され、機能プロセツサ・ポート
２５０を含むマルチバスのアドレス及びデータ線
は図面右側に示した。アドレスは一般に図面上部
に示す素子によつて処理され、データの流れは図
面下部を通過する。従つて、MBDポート２４０
から受信されたアドレスはラツチ２４２にラツチ
されてRAM２４４をアクセスするのに使用さ
れ、入データはラツチ２４６にラツチされた後
RAM２４４に転送される。他方、MBDポート
２４０を外方に通過するデータはラツチ２４８に
よつてラツチされる。同様に、機能プロセツサ・
ポート２５０から受信されるアドレスは受信機２
５２に受信され、MBD機能／リフレツシユ・ア
ドレス・コントロール２５４を介してRAM２４
４に対するアドレスとなるのに対して、FPポー
ト２５０から受信されたデータは機能データ受信
機２５６にラツチされた後、RAMに供給され
る。機能プロセツサ・ポート２５０へのデータ出
力はバイト出力コントロール２５８を介して、マ
ルチバス線を駆動するための機能データ・ドライ
バ２６０に進む。MBDポート２４０の制御は
MBS命令バスを介して伝送される下記の命令に
よつて行なわれる。 １ アドレスを増分し、読取れ ２ アドレスを増分し、書込め ３ 現時アドレスで読取れ ４ 現時アドレスで書込め ５ アドレスを増分し、ワードの下位半分にバイ
トを書込め ６ 現時アドレスでワードの上位半分にバイトを
書込め ７ アドレスを増分し、読取り、ロツクを解け ８ アドレスを増分し、書込み、ロツクを解け ９ 現時アドレスで読取り、ロツクを解け 10 現時アドレスで書込み、ロツクを解け 11 アドレスを増分し、読取り、ロツクせよ 12 アドレスを増分し、書込み、ロツクせよ 13 現時アドレスで読取り、ロツクせよ 14 現時アドレスで書込み、ロツクせよ ２つのバイト書込み命令５及び６を除きすべて
のアクセスがワード・アクセスである。使用アド
レスはMBDによつてロードされるMBSアドレ
ス・ラツチ２２に含まれている。読取り命令後の
第２サイクルにおいて、MBDはDHCバスへ読出
されたデータをイネーブルする命令を出力するこ
とができる。 アドレス・ラツチ２４２はDHCアドレス及び
データ・バスを介してMBDからアドレス信号を
受信し、MBSがMBD宛であればこのアドレスを
ラツチする。アドレス・ラツチ２４２は読取りに
も書込みにも利用される。メモリの書込み動作に
はMBDからのデータ情報がDHCアドレス及びデ
ータ・バスを介して受信され、MBSがMBD宛で
あればラツチ２４６にラツチされる。 メモリの読取り動作に際しては、MBSがDHC
をアドレス及びデータのソースとする場合、
MBSデータ・アウト・ラツチ２４８を介してデ
ータがDHCアドレス及びデータ・バスに伝送さ
れる。 FPポート２５０はマルチバスを介して機能プ
ロセツサとインターフエースする。マルチバル・
アドレス線はバツフア２５２を利用して受信され
る。 公知のように、マルチバス・データ線は受信及
び送信に際して受信機２５２及びドライブ２６０
によつてそれぞれバツフアされる。 マルチバスからは下記信号が受信される。 １ メモリ書込み命令 ２ メモリ読取り命令 ３ バス使用中 ４ バイト・ハイ・イネーブル ５ アドレス・ビツト０ 転送確認はこのバスで機能プロセツサに送信さ
れる信号である。 MBSの２つのポートは各種の３ステイタス・
ロジツク・レシーバのイネーブルを利用して多重
化される。マルチバスがメモリ・バスを制御する
場合マルチバスのインターフエース論理回路が内
部RAMメモリと交信することができる。MBD
がこのメモリ・バスを制御する場合にはメモリ・
ボードのMBD論理回路が内部RAMメモリと交
信することができる。 ８ データ・ハイウエイ・プロセツサの動作 第２１図はデータ・ハイウエイ・プロセツサ
（MBD）の動作を略示するフローチヤートであ
る。第２２，２３及び２４図にそれぞれ詳細に図
示するブロツク３３７，３３７Ａ及びび３３８か
ら成る。フローチヤートの論理起点はMBDが３
３０において２つの通信カードMBC７２１の１
つから“適正メツセージ割込み”を受信する時点
である。この信号は２８０〜２８３に示すように
MBCの７２によつて形成される。２８０及び２
８２において開始及び終了フラグ（第７ｃ図）が
検知されると、２８３において公知の態様で
CRCチエツクが行なわれる。MBDが３３０にお
いて最初にGOOD MSGを指示するMBC７２か
らメツセージを取出す。従つて両ハイウエイ及び
両MBCは常時オン・ライン状態にあり、いずれ
か一方を第１または第２と指定したりする複雑な
切換えを行なう必要のない冗長性が与えられる。 特に、本発明ではデータ・ハイウエイである２
本のケーブルの物理的位置を変えることができる
から、例えば局部的なノイズ発生源があつても、
その影響を受けるのは１本のケーブルだけであ
る。 ３３０において適正メツセージ割込みが受信さ
れれば最終メツセージが受信されたことを意味す
るから、ドロツプはアドレス・フイールドを増分
し、かつ回復ハンド・オフ・メツセージを送信す
る必要がない。次いでドロツプは送信されたばか
りのメツセージがみずからのメツセージであるか
どうかを３３１においてチエツクする。もしみず
からのメツセージでなければ３３２において、最
後に受信されたメツセージがこのドロツプに対す
るハンド・オフであつたのかどうかをチエツクす
る。即ち、自ドロツプのトークンが最終受信メツ
セージのＡフイールドにあるかどうかをチエツク
する。もしなければ、データ・ハイウエイ・プロ
セツサが３４２において、前記３３０において
“適正メツセージ割込み”を検知した時の動作状
態に戻る。 トークンが認識された状態で、３３３において
DHCによつて行なわれる最初の動作はＣフイー
ルドのＭビツトを検査することによりTDMモー
ド送信が行なわれるののかデモクラチツク・モー
ド送信が行なわれるのかを認識することである。
いずれの場合にも次のＡフイールド３３４におい
て始めて形成される。即ち、ハス割当て表に対す
る指標であるＡフイールドは送信シーケンスにお
ける次のドロツプの正しいトークンを提供するよ
うに増分される。ここでもしTDMモードに移行
すると、後述する出力バツフアにおいて組立られ
る次のTDMメツセージが３３５から供給され
る。もしバツフア内にメツセージがなければ空の
ハンド・オフ、即ち、トークンと開始及び終了バ
イトを含むだけのメツセージが３３６において送
信される。 TDMモードにおける次の段階は次のTDMメ
ツセージの作成である。これについては第２２図
を参照して詳しく後述する。次いですでに受信さ
れたデータが３３８において処理されるが、これ
については第２４図を参照して説明する。最後
に、出力バツフアがすべてロードされ、受信デー
タがすべて処理された状態で、３３９において準
備操作を行なうことができる。この操作にはシス
テム・クロツク信号の維持、タイムキーパ間にな
んらかのコンフリクトが存在する場合のバス割当
て表に関する決裁などの操作が含まれる。３４０
に示すように、プロセツサはブロツク３３７に戻
つて次のTDMメツセージを作成する。なぜな
ら、TDMメツセージは機能プロセツサが次の
TDMメツセージにおいてリポートすべきデータ
になんらかの変化があることを通告するごとに更
新されるからである。これに対し、次のデモクラ
チツク・メツセージはこのような更新を必要とし
ない。 送信すべきメツセージがデモクラチツク・モー
ドの場合にもほぼ同様のプロセスが展開する。即
ち、Ａフイールドが３３４において更新され、メ
ツセージが３３５Ａにおいて供給され、バツフア
３３６にメツセージが存在しなければ空のハン
ド・オフとなり、また、次のメツセージが３３７
Ａにおいて作成される。 適正メツセージ割込みがドロツプ自身のメツセ
ージと関連することが３３１において確認された
場合には３４１においてドロツプがタイマを110
マイクロセコンドにセツトしてバス上に後続の活
動が現われるかどうかを確認する。もし現れれ
ば、次のドロツプが正しくトークンを受信したと
考えることができる。もし現われなければ、ドロ
ツプは再びＡフイールドを増分することで次のド
ロツプへのトークンを増分し、３４１Ａにおいて
回復ハンド・オフ・メツセージを送信する。この
動作は指標がバス割当て表を一巡して、送信中の
ドロツプがおそらくエラー発生器であることを指
示するまで反復することができる。この場合、問
題のドロツプはオフ・ラインすることができる。 もしタイマ活動が正しく検知されれば、ドロツ
プは例えば３４２における割込み状態から再びそ
れ以前の状態に戻る。 すでに述べたように、本発明システムの一部は
冗長方式で実施することができる。典型的な形と
して、冗長データ・ハイウエイ同軸ケーブル、冗
長通信インターフエース及びトランシーバを設
け、いずれもデータハイウエイ・プロセツサがア
クセスできるようにデータ・ハイウエイ・コント
ローラ・バスにフイードする。通信インターフエ
ース（MBC）は上述のように受信される各メツ
セージのCRCフイールドをチエツクし、メツセ
ージが正しくデコードされておればこれを取除
く。通信インターフエースはこうして上述の“適
正メツセージ割込み”を形成する。従つて、最初
に適正メツセージ割込みを提供するトランシーバ
がデータ・ハイウエイ・プロセツサによつてアク
セスされるから、これは有用な特徴部分である。
両方のトランシーバは常時オン・ライン状態にあ
り、両方のデータ・ハイウエイは従来技術におい
て多く見られるように一方を主ハイウエイ、他方
を副ハイウエイ、または一方を一次ハイウエイ、
他方を二次ハイウエイと指定するのではなく、交
換自在に使用される。従つて、双方が連続的に使
用され、同期上の問題、メツセージ消失などの原
因となる一方から他方への明確な切換えを伴わず
に利用できる。一方の同軸ハイウエイにおけるラ
ンダム・エラーは他方の同軸ハイウエイにおける
ランダム・エラーと同時に発生しないのが普通で
あるから、この方式はシステムのビツト誤り率を
も高める。 Ａ TDMモード・メツセージの形成 すでに述べたように、第２２図は次のTDMメ
ツセージの形成を示す。先ず３４３における、1/
１０秒インターバルに送信したいポイントを指示す
るローデイング・パラメータを考察する。いくつ
かのポイントは共用メモリのデータ定義表
（DDT）の1/10秒起点部分から転送され（第２９
図）、同様に３４４において、“１秒データ”即
ち、毎秒送信されるデータは通信バツフアに対す
るDDTの１秒起点部分から転送される。従つて、
例えば上述した記号の検知と同時に出力バツフア
から転送される任意のメツセージはフイードバツ
ク・ループに使用されるプロセス制御変数値のよ
うな1/10秒インターバルで転送されるデータと、
急速には変化しないかまたはCRT図形更新だけ
に必要な値などのように１秒インターバルで送信
される通常は比較的少数の可変値とを含む。 Ｂ デモクラチツク・モード・メツセージの形成 第２３図は次のデモクラチツク・モード・メツ
セージの形成プロセスを示す。ワン・シヨツト・
メツセージが要求されているのか、リクエスト／
変更または通常メツセージが送信されているのか
を確認するため、３４５において、DDTフラツ
グ・フイールドの０ビツトがチエツクされる。こ
のビツトがセツトされておれば、３４６において
ワン・シヨツト・メツセージが送信されるはずで
あり、必要なワン・シヨツト・データが３４７に
おいて共用メモリからMBC出力バツフアに送信
されるだけである。３４８においてこのバツフア
がフル状態なら、処理は停止する。フル状態でな
ければ、３４９に示すようにいくつかのメツセー
ジを送信しなければならない場合、起点フラグ・
ブロツク３４５が再びアクセスされる。もしフラ
グ・フイールド０ビツトがセツトされていなけれ
ば、Ｒビツト３５０を求めてDDT中の受信ポイ
ントが操作される。セツトされているならば、リ
クエスト／変更メツセージが３５１において送信
されることを意味し、リクエストを送信したドロ
ツプによつて要求されているデータが３５２にお
いて出力バツフアに送信される。もしバツフアが
フル状態なら、３５３にいて処理が停止し、フル
状態でなければ再びブロツク３４５がアクセスさ
れる。 最後に、もしＲビツトが３５０においてセツト
されていなければ、通常メツセージが要求された
ことになる。機能プロセツサが３５４において送
信すべき通常メツセージを出力FIFOに送つた場
合、プロセツサはこの出力FIFOをチエツクする。
この場合、メツセージは３５５において出力バツ
フアに転送される。ここでも、バツフアがフル状
態なら処理は停止し、フル状態でなければブロツ
ク３４５が再びアクセスされる。 Ｃ 受信メツセージの処理 MBD動作の優先順位としては、先ずTDMメ
ツセージが残らず作成されていることを確かめ、
次いでデモクラチツク・メツセージが残らず作成
されていることを確かめ、最後に受信メツセージ
をすべて処理する。従つてデータ・ハイウエイの
動作が受信メツセージの復号などのために中断さ
れることはあり得ない。このことも本発明の分布
形処理システムの利点である。システム全体の動
作を中断する必要はなく、ハイウエイはドロツプ
にいかなるエラーが発生しても、これに関係なく
動作を持続する。 以下、第２４図を参照して本発明システムによ
る受信ワードの復号方法を説明する。 ３００において最初に行なわれる動作はワード
の制御フイールドまたはＣフイールドの検査であ
る。３０１においてＭビツトがセツトされている
なら、時分割多重化モードにあることを意味す
る。次にプロセツサが３０２においてデータ認識
アレイ（DRA）中からシステム識別子（SID）
を探索する。もし識別子が存在すれば、メツセー
ジの内容がこの特定ドロツプにとつて関心があ
る、即ちこの情報を特定ドロツプの機能プロセツ
サがその局部制御動作を行うにあたり必要とする
ことを意味する。もしSIDが見つからなければ、
例えば３０３においてアラーム・チエツクをアク
セスすることができる。これについては後述する
（第２８図）。もしSIDがDRA中に存在すれば、
３０４におけるDDT表の探索によつてデータの
正しい位置が確認される。次いで３０５において
データがMBSの該当場所に記憶され、作動中の
タイマが３０６においてリセツトされる。このタ
イマは特定データ・ポイントの更新間の時間を測
定するのに利用され、また、（ステイタス・ワー
ド中のビツトを介して）機能プロセツサに、特定
値がすでに無効であることを知らせる。次に３０
７においてステイタス・ワードの変化を送ること
によつて行なわれる。 ３０９においてメツセージの次の要素にアクセ
スする。データ・ワードがアナログかデジタルか
を確認するためSIDのビツト15を検査する。もし
デジタルなら、第８ｂ図に関連してすでに述べた
ように、ステイタス・ワードだけが関連性を持
ち、もしアナログなら、２ワードであるアナログ
値（第８ｃ図）と同様にステイタス・ワードも関
連性を持つ。従つて、次のSIDを探索する前にス
キツプすべきバイト数を求めるのにSIDのビツト
15を利用する。 “１揃い”かどうかを確認するため各SIDをチ
エツクすることにより、３１０において各送信の
最終SIDが検知される。プロセツサに最終SIDが
存在したことを確認する手段を与えるため、
CRCチエツク後にMBCによりこのワードが挿入
される。 Ｍビツトがセツトされていなければ３００，３
１１においてデモクラチツク・モードが処理され
る。ここでもデータ・ワードがローカル・プロセ
ツサに関係があるかどうかを確認するため３１２
において、DRA中にSIDが探索される。いかな
る種類のデモクラチツク・メツセージが受信され
たかを確認するため、３１３においてSIDの次の
２つの上位ビツトが検査される。ビツト15が１な
ら、これは３１４においてワン・シヨツト・メツ
セージであることを意味し、ワン・シヨツトの
AAフイールド（第８図）中のデータが３１５に
おけるDDTに対する探索によつて決定される
MBS中の場所に記憶される。次いで３１６にお
いて次の記述事項が処理される。 ビツト15が０なら、デモクラチツク・モード・
メツセージが起点３１７に対する通常メツセージ
またはリクエスト／変更メツセージであることを
意味する。３１８においてプロセツサがDDTを
探索することにより、メツセージ中に指定されて
いる起点であるかどうかを確認する。もしそうで
なければ、メツセージは全く関連性を持たず、次
の記述事項が３１９において処理される。もし該
当の起点ならば、ビツト14をチエツクすることに
より、メツセージがリクエスト／変更メツセージ
か通常メツセージかを３２０において確認する。
もしビツト14がセツトされておれば、メツセージ
が通常メツセージであり、３２１〜３２２におい
て入力FIFOに送られる。ビツト14がセツトされ
ていなければ、メツセージは３２３においてリク
エスト／変更メツセージまたはワン・シヨツト・
メツセージである。ワード・カウントが０なら、
リクエストは３２４におけるワン・シヨツトに対
するリクエストであり、フラグDDTフイールド
中のワン・シヨツト・ビツト０が３２５において
セツトされる。カツコ３２６内に記述したよう
に、フラグ・フイールドDDT中に０を検知する
と、MBDは第２３図に関連して述べたように送
信のためメツセージを作成する。 ワード・カウントが０でなければ、３２７に示
すようにメツセージがリクエスト／変更メツセー
ジであることを意味する。次に変更すべきデータ
の位置を求めるため変位フイールドが利用され、
ADフイールド・データが３２８において新しい
データを示す。３２９において次の要素が処理さ
れる。 ９ クロツク制御−詳論 分布形データ処理システムにおいては、あとで
重要であると判明する事象を歴史的に分析できる
ようにシステムをクロツク制御する手段を設ける
必要がある。即ち、回路遮断器が引はずし状態に
あると仮定する。この引はずしの原因を確定する
ため、回路遮断器の引はずしに至る事象を再構成
しなければならない。従つて、種々の事象間に正
確な相関性を確立するため各ドロツプにおけるデ
ータを同期させる必要があるこことはいうまでも
ない。例えば、各ドロツプに簡単な水晶発振器を
使用すると、温度変化などを伴なう経時変化によ
つて個々のクロツクに異なる影響が現われる。そ
こで本発明の１つの特徴として、各100ミリセコ
ンドのタイム・フレームの終りに全システム中の
各ドロツプのクロツクを同期させる。それぞれの
ローカル・ドロツプがマスター・クロツク信号を
コピーし、各ドロツプの内部クロツクを調整する
ことによつてその値を反映させる。こうしてシス
テムは反復的に同期される。 第２５図はこの同期の態様を示す。デモクラチ
ツク・モードの終りに近い時点で、このモードで
送信すべき最終メツセージが検知される。この検
知は各ドロツプに設置された100ミリセコンド内
部タイマーの時間切れによつて行なわれる。（内
部タイマーは最悪の場合でも各100ミリセコンド
周期内の正確な時間に対する狂いが250マイクロ
セコンドである程度の精度を持つ）。最終メツセ
ージが送信される場合、制御フイールドの“Ｕ”
ビツトが３１６のおいてセツトされ、３６２にお
いてメツセージが送信される。 ドロツプ３６３においてＵビツトを検知する
と、ドロツプは時分割多重モードが始まろうとし
ていることを検知し、３６４において各ドロツプ
が内部クロツクの“スナツプシヨツト”を撮る。
即ち、このために各ドロツプは内部クロツクの現
時値をレジスタに記憶させる。タイムキーパは
TDMモードで送信する最初の３つのドロツプで
あり、みずからのクロツク値、即ち、スナツプシ
ヨツトの結果を３６５において送信する。この値
は各タイムキーパによつて送信されるメツセー
ジ・フレームの制御フイールドの後に挿入され
る。タイムキーパ・ドロツプはそれぞれに割当て
られた局部的な処理機能を実施する際に送信する
“普通”データのほかに、制御ワード中に現われ
るＳビツトをタイムキーパＡ，Ｂ及びＣに対して
それぞれ01、10及び11にセツトすることによりス
ナツプシヨツトを送信しようとしていることを指
示する。タイムキーパを含むすべてのドロツプが
３６６において隣接の２つのタイムキーパのスナ
ツプシヨツト値を平均し、それぞれの内部クロツ
クを３６７において調整してこの平均値に一致さ
せる。３６８にいおいて、TDMモードが継続さ
れる。即ち、タイムキーパに続く次のドロツプが
そのデータを送信する。 好ましい実施例では、内部クロツクが精度を高
めるため１ミリセコンド及び125マイクロセコン
ドのクロツクを含む。 10 バスの割当て 当然のことながら、必ずしも各ドロツプの1/10
秒ごとに送信すべきデータ量が同じであるとは限
らない。データによつては他のデータよりも頻繁
に送信しなければならないことも明白であり、急
速に変化し、フイードバツク・ループで利用され
るプロセス変数値に関するデータなどがその一例
であり、当然頻繁に送信する必要がある。頻繁に
は変化しないその他のデータはそれほど頻繁に送
信しなくてもよい。本発明の好ましい実施例で
は、あるデータは１秒間隔で送信され、他のデー
タは1/10秒間隔で送信される。また、各ドロツプ
にはTDMモードにおけるデータ送信のための複
数タイム・スロツトを設けることができる。即
ち、多くの場合、100ミリセコンドに１回移行の
頻度でドロツプがデータ・ハイウエイにアクセス
し、そのつど異なるデータを送信するシーケンス
を決定するバス割当表に所与のドロツプを見出す
ことができる。 第２６ａ及び２６ｂ図はこれを示す。第２６ｂ
図はデモクラチツク・モードでもTDMモードで
もほとんど同じであるバス割当表の１つを示す。
いずれのモードでも、簡単なポインタ、即ち、各
ワードのＡフイールドがバス割当表中のスロツト
を指すから、割当表中のこのスロツトに位置する
ドロツプはすべて次に送信するドロツプである。
図から明らかなように、いくつかのドロツプが複
数回にわたて現われる。従つて、これらのドロツ
プは各100ミリセコンド周期内の異なる時点に異
なるデータを送信するドロツプである。 第２６ａ図は単一ドロツプにより逐次的に送信
されるデータの一例を示す。例えば最初の100ミ
リセコンドのタイム・フレームの第１スロツトに
おいて、データ項目Ａ，Ｂ，Ｃ及びＤが送信さ
れ、同じ100ミリセコンド・タイム・フレームの
TDM部分のスロツトにおいて項目Ｘ、Ｙ、Ｚ及
びＷが送信される。次の100ミリセコンド・イン
ターバルに項目Ａ，Ｂ，Ｃが第１スロツトにおい
て繰返され、Ｘ，Ｙが第２スロツトにおいて繰返
される。ただし項目Ｅが項目Ｄに代わり、この両
項目Ｕ及びＶがＺ及びＷに代わる。第３スロツト
において、ＦがＥに代わり、Ｐ及びＱがＵ及びＶ
に代わる。このような送信が10回行なわれ、１秒
が経過すると、第１インターバルにおいて送信さ
れた値、即ち、Ａ、Ｂ、Ｃ、Ｄ及びこれに続く
Ｘ、Ｙ、Ｚ、Ｗが繰返される。 従つて、第２６ｂ図のバス割当表はきわめて重
要な情報部分である。どちらの表も各ドロツプに
よつて記憶され、タイムキーパによつて絶えず更
新される。各ドロツプは２つのバス割当表の1/8
をデモクラチツク・モード・メツセージの１つに
おいて毎秒送信する。従つて、各ドロツプのメモ
リにおいて８秒ごとにバス割当表が全面的に更新
される。受信されたバス割当表に異議があればド
ロツプがこれについて“投票”する。即ち、通常
はタイムキーパの２つが同意し、第３のタイムキ
ーパが無視される。 デモクラチツク・モードにおいては100ミリセ
コンド周期の残り部分が埋まるまでバス割当表が
繰返し循環されるが、時分割多重モードはバス割
当表が一巡されたところで終了する。 11 制御フイールド 各メツセージ・フレームの制御フイールドの利
用についてはすでにいくつもの箇所で言及した。
以下のこの問題を１つの特定場所に関して検討す
る。 第２７図は、１つの100ミリセコンド周期にお
ける制御フイールド・ビツトの変化例を示す。時
分割多重化モードを図の左半分に、デモクラチツ
ク・モードを右半分に示す。制御フイールドは時
分割モードの開始時にアドレス・フイールドの
“Ｄ”で始まる。これは最後に送信されるデモク
ラチツク・モード・メツセージのバス割当表にお
ける位置に対するポインタである。この時、制御
フイールドはX1100001となる。TDMモードがす
でに始まつているから第２の即ち、Ｍビツトがセ
ツトされる。第３の、即ち、Ｔビツトは次のメツ
セージのモードを指示する。次のメツセージ群は
すべてTDMであるから、このビツトはセツトさ
れたままである。Ｓビツトは01である。これは第
1TDMメツセージであるから、タイムキーパＡ
がそのスナツプシヨツトを送信する番である。次
の２つのメツセージにおいて、タイムキーパＢ及
びＣが送信すると、Ｓビツトは10に、更に11にな
る。 各送信ごとにアドレス・フイールドが増分さ
れ、値“TDM”に達するまでポインタがバス割
当表に従つて移行する。なお、前記値“TDM”
はバス割当表中の最高番号ドロツプに対応するポ
インタの値である。この値に達すると次のメツセ
ージはデモクラチツクモードあるから、Ｔビツト
はセツトを解かれる。ここで値Ｄはアドレス・フ
イールドとなるから、デモクラチツク・メツセー
ジは終了位置をピツクアツプすることができ、デ
モクラチツク・モードが始まる。図の右半分から
明らかなように、メツセージのモードはもやや
TDMではないからＭフイールドは０となる。再
び送信が継続し、アドレス・フイールドを増分す
ることでバス割当表に従つて進行する。図から明
らかなように、Ｔ及びＵビツトは図示の例の場合
アドレス・フイールド２を有する最終デモクラチ
ツク・フレームの制御バイトにおいてセツトされ
る。 制御フイールド中の他のビツトを簡単に説明す
ると次の通りである。Ｐは組合わされたＡ及びＣ
フイールドのパリテイを示すパリテイ・ビツトで
ある。その値をＸとして図示したが、ここではア
ドレス及び制御フイールドは限定されない。即
ち、“Ｄ”“TDM”または“Ｎ”が現われる。Ｈ
ビツトはデータ・ハイウエイ・コントローラによ
つてセツトされ、この特定メツセージが先行のハ
ンド・オフが回答を得られないための回復ハン
ド・オフであることを指示する。即ち、各デー
タ・ハイウエイ・コントローラはみずからのメツ
セージ送信に続くメツセージを探索し、検知しな
ければアドレス・フイールドを増分してそのメツ
セージを再送信し、この再送信がＨビツトをセツ
トすることによつてなされることを指示する。こ
のことはタイムキーパに関連して上述したが、タ
イムキーパもまた、ハイウエイが長時間にわたつ
て非作動状態のままである場合、第１タイムキー
パによる送信と共にバスをバス割当中の所定ポイ
ントから、多くの場合TDMモードの開始点で再
始動する。Ｒビツトのセツトは上述のような異常
に長い非作動状態を検知し、このメツセージでバ
スを再始動するタイムキーパであることを示す。 12 アラーム・ハンドリング 既に述べたように、本発明ではあるデータは反
復送信されるが他のデータはワンシヨツト・リク
エストなどによるリクエストに基づいて送信され
る。また、データに関して他のドロツプの注意を
喚起することが望ましい場合もある。例えば、
人／機械インターフエースとして構成されたドロ
ツプの場合がそれである。その典型的な例がビデ
オ表示データ端末装置であり、制御下にあるプロ
セス中の測定場所と共に種々の変数値を表示する
のに使用することができる。通常はオペレータが
モニタすべき特定のプロセス部分を選択すると、
局部ソフトウエアが対応のデータ認識アレイを作
成し、以後DHCはシステムIDをデータ認識アレ
イの記憶値と比較することによつて認識されるポ
イントだけをハイウエイから選択する。ただし、
オペレータには例えばプロセス中のどこかでアラ
ーム限界を越えたとの指示をも提供しなければな
らない。そこで各メツセージはアラーム限界を越
えたかどうかをも指示するステイタス・フイール
ドをも含む［中央メモリに直接アクセスするホス
トコンピユータの周辺装置としてオペレータ端末
装置を構成した代表的な公知システムと比較され
たい。分布形プロセツサ制御システムにホストコ
ンピユータを避けるべき理由がたくさんあるにも
かかわらずデータ・ベース全体へのアクセスが容
易である。本発明によると、かかるアクセスは混
合モード通信フオーマツトにより与えられる。］。
上記ステイタス・メツセージはそのSIDがDRA
中にあるかどうかとは無関係に、各ドロツプによ
つて検査され、オペレータが常時アラーム状態を
知ることができるように適当な処置がとられる。 第２８図はアラーム処理段階を示す。３７０に
おいて、データ・ハイウエイのメツセージからシ
ステムID SIDが検索される。SIDが発見された
ら、メツセージのステイタス・ワードが３７４に
おいて、記憶されているステイタス・マスクとの
AND演算することで先行ステイタス・ワードと
比較される。なおこのステイタス・ワードは問題
のデータ・ポイントに関してあらかじめ受信され
たものである。３７８においてなんらかの変化が
認めらる場合、３８０における機能プロセツサに
よるアクセスのためシステムIDがMBDの新しい
状態変化FIFOに組込まれる。変化がなければ、
上述のような通常のメツセージ処理が行なわれた
後、３８１において次のシステムIDがアクセス
されるだけである。もしシステムIDがDRA中に
存在せず、かつステイタス・ワードのビツト７が
セツトされていて、３８２において、１つのポイ
ントがアラーム状態にあることが指示されると、
３８４においてシステムIDがアラームFIFOにコ
ピーされ、これが機能プロセツサによつて定期的
にチエツクされる。さもなければ次のSIDがアク
セスされるだけである。１つのポイントがアラー
ム状態にあることが判明すると、機能プロセツサ
が次のような一連の動作を行なうのが普通であ
る。先ずアラームFIFOをアクセスし、起点ドロ
ツプによるアクセスが行なわれるように３８６に
おいてハイウエイに対してワン・シヨツト・リク
エストを送信すると、起点ドロツプがアラーム状
態のポイントまたはシステム要素に関するすべて
の追加情報を３８８において送信し、ドロツプは
３９０において前記ポイントに関するあらゆる属
性を供給される。この属性はオペレータ端末装置
のモニター・スクリーンに表示され、どのポイン
トがアラーム状態にあるかを指示する。現実値及
びこれと比較される限界のほかに、例えば前記ポ
イントの英語表示識別子も表示できる。いつくか
のドロツプがワン・シヨツト・メツセージを送信
するかに関係なく、すべてのドロツプがエラー状
態のポイントに関するあらゆる情報を同時に提供
される。このことは個々のメツセージを別々に確
認し、これに応答しなければならないシステムと
は対照的である。 13 共用メモリの構成 第２９図は本発明の共用メモリ・システム３９
１の構造を示す。構成の目的は例えば入データ・
レコード３９２を、機能プロセツサが利用すべき
データ部分を含んでいるかどうか確認するため容
易に検査できる手段を提供することにある。次い
でメツセージをその構成部分に分断して正確な意
味を確定すればよい。例えば各メツセージ３９２
の一部としてシステムIDを設け、データ認識ア
レイ（DRA）３９４をアクセスするのにこれを
利用する。もし非ゼロ欄があれば、連携の機能プ
ロセツサがこのデータ部分に関与することを意味
する。次いでDRA３９４に配置された値“ロー
カルID”を利用して、フラグ及びデータ・フイ
ールド・サイズ情報を含むデータ定義表（DDT）
３９６をを索引する。データ定義表３９６にはデ
ータ・レコード３９８自体が記憶されている共用
メモリ中の場所を指示するポイントも記憶されて
いる。レコード３９８は各ポイントのステイタス
ID、その他、限界値、英語記述のほか、関連属
性などを含む。アラーム状態のポイントのシステ
ムIDは別にアラーム・バツフア３９９に記憶さ
せることができる。 結 論 以上数々の新規技術を採用する分布形プロセス
制御システムを説明した。新規技術には混合モー
ドデータ送信方式の採用が含まれ、この方式では
各サイクルの一部を時分割多重動作に使用し、こ
の多重モードにおいては各データ取得または制御
ドロツプが接続線を介して反復データを送信する
機会を与えられ、各サイクルの残り部分、即ち、
“デモクラチツク”動作モードではその他の命令、
データ・リクエストなどを送信することができ
る。個々のデータ取得部が局部プロセツサにとつ
て重要なデータを選択してこのデータハイウエイ
に供給する第１プロセツサを含み、ハイウエイは
第２機能プロセツサまたは第３、第４などその他
の機能プロセツサと協働してその場所に必要なプ
ロセス制御入／出力などあらゆる機能を実行す
る。この２つは上述のように多大の利点を有する
デユアル・ポート共用メモリを介して互いにイン
ターフエースする。処理機能をこのように分布さ
せることによりシステム全体に全く透過性のデー
タ・ベースが与えられ、中央または上位コンピユ
ータを採用する公知システムに見られた必要条は
解消される。信頼性、モジユール方式、理解し易
くかつ使用し易いことなど多くの長所を持つが、
恐らく最も重要な長所は分布された処理機能の一
部が作動しなくてもシステムが動作できることで
あろう。 システムはデータ取得部として構成された３つ
のタイムキーパによつて同期され、クロツク制御
線などのような信号線を別設する必要はなく、
別々のデータ取得ポイントを蛇行状に接続する単
一の簡単な、かつ構成の容易な冗長同軸ケーブル
だけでよい。本発明システムにおけるデータ送信
に二相符号化法を利用すること、また、この二相
コードを位相ロツクループ回路によつて下位部分
に分割し、これらの下位部分を重み付けすること
により情報受信の正確さを記することも説明し
た。
第１図は本発明の分布形プロセス制御システム
を採用する工場の想像上の切欠き斜面図、第２図
は本発明のプロセス制御システムのより詳細な切
欠き斜面図、第３図は本発明システムを構成する
ブロツクの図、第４図は典型的なドロツプを構成
する成分を示すブロツク・ダイヤグラム、第５図
は冗長ハイウエイ成分の使用を示す典型的なドロ
ツプの詳細図、第６図は典型的ドロツプ図の物理
的構成図、第７ａ，７ｂ及び７ｃ図から成る第７
図は典型的なデータ・ハイウエイ送信ブロツク及
びメツセージの構成図、第８ａ〜８ｄ図から成る
第８図は伝送されるデータ・メツセージの構成
図、第９図は種々のデータ・符号化法を示す一連
の曲線を含む図、第１０図は本発明に利用される
データ・符号化技術及びメツセージ・プロトコル
を示す一連の曲線を含む図、第１１図は本発明で
採用される二相符号化方式を実施する回路の回路
図、第１２図は二相符号化されたデータを正しく
復号するために使用されるデジタル位相ロツクル
ープ回路の回路図、第１３ａ〜１３ｅ図から成る
第１３図は二相データ重み付け方式を示す波形
図、第１４図は種々のドロツプを互いに正しく同
期した状態に維持するためのクロツク制御論理の
説明図、第１５図はデータ・ハイウエイ・プロセ
ツサ（MBD）のブロツク・ダイヤグラム、第１
６図はデータ・ハイウエイ・プロセツサ
（MBD）に使用するマイクロプロセツサのブロ
ツク・ダイヤグラム、第１７図はデータ・ハイウ
エイ・プロセツサ（MBD）に使用する随伴マイ
クロシーケンサ・ユニツトのブロツク・ダイヤグ
ラム、第１８図はデータ・ハイウエイ通信回路
（MBC）のブロツク・ダイヤグラム、第１９図は
データ・ハイウエイ通信（MBC）カードにおけ
るマイクロエンジンのブロツク・ダイヤグラム、
第２０図は機能プロセツサとデータ・ハイウエ
イ・プロセツサ・ユニツトとの間の通信に使用さ
れるデユアル・ポート共用メモリのブロツク・ダ
イヤグラム、第２１図はMBC動作シーケンスの
全体的なフローシート、第２２図は第２１図に示
したブロツクを補足するTDMメツセージ作成に
関するブロツク・ダイヤグラム、第２３図はデモ
クラチツク・メツセージの作成態様を示す、第２
１図のブロク・ダイヤグラムを補足するブロツ
ク・ダイヤグラム、第２４図は受信メツセージを
復号する態様を示す、第２１図のブロツク・ダイ
ヤグラムを補足するブロツク・ダイヤグラム、第
２５図はシステム・クロツクが全て更新される時
の、タイムキーパの送信シーケンスを示す図、第
２６ａ及び２６ｂ図から成る第２６図のうち第２
６ａ図は所与のドロツプにより100ミリセコンド
のインターバルで行なわれる数個のメツセージを
送信シーケンス及び実際の送信されるメツセージ
に起こり得る変化の態様を、第２６ｂ図はバス割
当表の一例をそれぞれ示す図、第２７図は時分割
多重化モード及びデモクラチツク・モードにおけ
る制御フイールドの変化態様を示す図、第２８図
はステイタス・ワード・アラーム・ビツトの利用
態様を示すフローシート、第２９図は共用メモリ
の構成図である。
を採用する工場の想像上の切欠き斜面図、第２図
は本発明のプロセス制御システムのより詳細な切
欠き斜面図、第３図は本発明システムを構成する
ブロツクの図、第４図は典型的なドロツプを構成
する成分を示すブロツク・ダイヤグラム、第５図
は冗長ハイウエイ成分の使用を示す典型的なドロ
ツプの詳細図、第６図は典型的ドロツプ図の物理
的構成図、第７ａ，７ｂ及び７ｃ図から成る第７
図は典型的なデータ・ハイウエイ送信ブロツク及
びメツセージの構成図、第８ａ〜８ｄ図から成る
第８図は伝送されるデータ・メツセージの構成
図、第９図は種々のデータ・符号化法を示す一連
の曲線を含む図、第１０図は本発明に利用される
データ・符号化技術及びメツセージ・プロトコル
を示す一連の曲線を含む図、第１１図は本発明で
採用される二相符号化方式を実施する回路の回路
図、第１２図は二相符号化されたデータを正しく
復号するために使用されるデジタル位相ロツクル
ープ回路の回路図、第１３ａ〜１３ｅ図から成る
第１３図は二相データ重み付け方式を示す波形
図、第１４図は種々のドロツプを互いに正しく同
期した状態に維持するためのクロツク制御論理の
説明図、第１５図はデータ・ハイウエイ・プロセ
ツサ（MBD）のブロツク・ダイヤグラム、第１
６図はデータ・ハイウエイ・プロセツサ
（MBD）に使用するマイクロプロセツサのブロ
ツク・ダイヤグラム、第１７図はデータ・ハイウ
エイ・プロセツサ（MBD）に使用する随伴マイ
クロシーケンサ・ユニツトのブロツク・ダイヤグ
ラム、第１８図はデータ・ハイウエイ通信回路
（MBC）のブロツク・ダイヤグラム、第１９図は
データ・ハイウエイ通信（MBC）カードにおけ
るマイクロエンジンのブロツク・ダイヤグラム、
第２０図は機能プロセツサとデータ・ハイウエ
イ・プロセツサ・ユニツトとの間の通信に使用さ
れるデユアル・ポート共用メモリのブロツク・ダ
イヤグラム、第２１図はMBC動作シーケンスの
全体的なフローシート、第２２図は第２１図に示
したブロツクを補足するTDMメツセージ作成に
関するブロツク・ダイヤグラム、第２３図はデモ
クラチツク・メツセージの作成態様を示す、第２
１図のブロク・ダイヤグラムを補足するブロツ
ク・ダイヤグラム、第２４図は受信メツセージを
復号する態様を示す、第２１図のブロツク・ダイ
ヤグラムを補足するブロツク・ダイヤグラム、第
２５図はシステム・クロツクが全て更新される時
の、タイムキーパの送信シーケンスを示す図、第
２６ａ及び２６ｂ図から成る第２６図のうち第２
６ａ図は所与のドロツプにより100ミリセコンド
のインターバルで行なわれる数個のメツセージを
送信シーケンス及び実際の送信されるメツセージ
に起こり得る変化の態様を、第２６ｂ図はバス割
当表の一例をそれぞれ示す図、第２７図は時分割
多重化モード及びデモクラチツク・モードにおけ
る制御フイールドの変化態様を示す図、第２８図
はステイタス・ワード・アラーム・ビツトの利用
態様を示すフローシート、第２９図は共用メモリ
の構成図である。
Claims (1)
- 【特許請求の範囲】 １ 複数のドロツプと前記ドロツプを並列接続す
るデータ・ハイウエイ・バスとよりなる分布形プ
ロセス制御システムであつて、 前記各ドロツプは、 データ・ハイウエイ・バス上にデータ・メツセ
ージを送信し且つ前記バスからデータ・メツセー
ジを受信する送信／受信手段を介して前記バスに
接続されたデータ・ハイウエイ・プロセツサと、 複数のシステム要素に接続されて局部データ収
集及び制御動作を行う機能プロセツサと、 データ・ハイウエイ・プロセツサと機能プロセ
ツサとの間に接続されてそれらを交信させ且つ各
プロセツサが独立に動作するのを可能にするデユ
アル・ポート・メモリとよりなり、 データ・ハイウエイ・プロセツサは同時に２つ
以上のデータ・ハイウエイ・プロセツサが送信の
ためデータ・ハイウエイ・バスにアクセスしない
ように各データ・ハイウエイ・プロセツサの送信
動作を協調させるトークン信号を前記バスを介し
て送信し、 各データ・メツセージはそのデータ・メツセー
ジが関連するシステム要素を識別する識別子部分
と関連のシステム要素のステータスに関する情報
を含んだステータス部分とを有し、 データ・ハイウエイ・プロセツサは他のドロツ
プのシステム要素から受信したデータ・メツセー
ジの識別子部分を分析してこれらのシステム要素
からの情報が関連の機能プロセツサの局部制御動
作にとつて必要か否かを判定する第１の分析手段
と、受信したデータ・メツセージのステータス部
分を分析してシステム要素にアラーム状態が存在
するか否かを判定する第２の分析手段と、任意の
システム要素からのアラーム状態の存在を示すス
テータス部分を有するデータ・メツセージを、関
連の機能プロセツサの局部制御動作にとつて必要
か否かに関係なしにこの関連の機能プロセツサが
選択的にアクセスできるよう、デユアル・ポー
ト・メモリへ送信する手段とを有することを特徴
とするシステム。 ２ データ・ハイウエイ・プロセツサはアラーム
状態が存在するシステム要素に関する追加情報を
要求するリクエストを送信する手段を備えてなる
ことを特徴とする特許請求の範囲第１項に記載の
システム。 ３ データ・ハイウエイ・プロセツサは他のドロ
ツプのシステム要素から連続して受信したデー
タ・メツセージのステータス部分を分析すること
によりそのステータスに変化が生じているか否か
を判定する第３の分析手段と、ステータスが変化
したデータ・メツセージを関連の機能プロセツサ
が選択的にアクセスできるようにデユアル・ポー
ト・メモリへ送信する手段とを有することを特徴
とする特許請求の範囲第１項に記載のシステム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US50876983A | 1983-06-29 | 1983-06-29 | |
| US508769 | 1983-06-29 | ||
| US509122 | 1983-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60247345A JPS60247345A (ja) | 1985-12-07 |
| JPH0480574B2 true JPH0480574B2 (ja) | 1992-12-18 |
Family
ID=24023998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59136440A Granted JPS60247345A (ja) | 1983-06-29 | 1984-06-29 | 分布形プロセス制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60247345A (ja) |
-
1984
- 1984-06-29 JP JP59136440A patent/JPS60247345A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60247345A (ja) | 1985-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0132069A2 (en) | Distributed process control system with means and method of automatic data base management of broadcast information | |
| US4689740A (en) | Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations | |
| US5323426A (en) | Elasticity buffer for data/clock synchronization | |
| US5287353A (en) | Apparatus for generating and sending a serial data packet for controlling a network of single point I/O devices | |
| KR100302218B1 (ko) | 능동형용장프로세스제어컴퓨터의입력신호분석방법 | |
| EP0036172A1 (en) | Multi-station processor intercommunication system comprising means for remote processor initialization | |
| EP0035789A2 (en) | Method and arrangement for loop initialization in a peer-to-peer serial loop communication system | |
| EP0029800B1 (en) | Digital information transfer system (dits) receiver and method | |
| EP0619056A1 (en) | Apparatus for receiving and modifying a serial data packet from a communications network to indicate its status | |
| WO1999010801A1 (en) | Remote computer control system | |
| US6426962B1 (en) | Token ring jitter generator/detector | |
| NO302986B1 (no) | Datamaskinsystem med evne til å tolerere feil | |
| JPS59225685A (ja) | 無線周波チヤネルメ−タ | |
| EP0619061A1 (en) | Receiver/decoder for a serial network of i/o devices | |
| EP0028439B1 (en) | A distributed processing telex exchange | |
| JPH0817403B2 (ja) | デジタルデータ流中のパケットの境界を検出する方法および装置 | |
| JPH0480574B2 (ja) | ||
| JPH0657003B2 (ja) | 分散形プロセス制御システム | |
| EP0725514A1 (en) | Port address resolution device | |
| US3719930A (en) | One-bit data transmission system | |
| US5095481A (en) | Technique for active synchronization of the content induced transaction overlap (CITO) communication channel | |
| EP0111251A1 (en) | Data transmission system | |
| JPS5939939B2 (ja) | 同期転送制御方式 | |
| EP0619900B1 (en) | A synchronous serial communication network for controlling single point i/o devices | |
| US20020199127A1 (en) | Offset autonomous input/output controller for allocating time slots for instructions according to type of instructions and identifying source of the instruction |