JPH0481051A - 受信回路 - Google Patents

受信回路

Info

Publication number
JPH0481051A
JPH0481051A JP19228590A JP19228590A JPH0481051A JP H0481051 A JPH0481051 A JP H0481051A JP 19228590 A JP19228590 A JP 19228590A JP 19228590 A JP19228590 A JP 19228590A JP H0481051 A JPH0481051 A JP H0481051A
Authority
JP
Japan
Prior art keywords
signal
input
inverter
output
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19228590A
Other languages
English (en)
Inventor
Yasushi Shinojima
靖 篠島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP19228590A priority Critical patent/JPH0481051A/ja
Publication of JPH0481051A publication Critical patent/JPH0481051A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ ローカルエリアネットワークの伝送路に接続されるノー
ド(端末装置)の受信回路に関する。
[従来の技術] 近年ローカルエリアネットワークの技術開発により、デ
ジタル信号の伝送方法もいろいろな方法が開発されてお
り、従って伝送路に接続される端末装置において、デジ
タル信号を復調する回路もいろいろな回路が開発されて
いる 第9図に従来のLANシステムの構成図を示す。
装置構成説明: 従来のLANシステムは、第1のノード(n。
de)、第2のノード、第3のノード、(+)側ワイヤ
と(−)側ワイヤから構成される伝送路、(+)側ワイ
ヤプルアップ抵抗R1、(−)側ワイヤプルダウン抵抗
R2、から構成される。
第1のノード、・第2のノード、第3のノードは、トラ
ンジスタQ1.トランジスタQ2.  コンパレータ、
から構成される 装置接続関係説明 伝送路6には、第1のノード1と、第2のノド2と、第
3の、ノート3か、並列に接続される。
第1のノード1において、送信Tx倍信号インバータ1
4とトランジスタQ2のベースに入力され、インバータ
出力はトランジスタQ]のベースに入力され、Qlのコ
レクタ出力は伝送路6の(+)側ワイヤに接続され、ト
ランジスタQ2のコレクタ出力は伝送路6の(−)側ワ
イヤに接続され、コンパレータ13の(+)側入力は伝
送路6の(+)側ワイヤに接続され、コンパレータ13
の(−)側入力は伝送路6の(−)側ワイヤに接続され
、コンパレータ13の出力からは受信Rx信号が出力さ
れる。
装置動作説明。
LANのノード1において送信TX信号は、インバータ
14を介してトランジスタQ1とトランジスタQ2に入
力され、トランジスタQ1.Q2か○Nされることによ
り伝送路6の(+)側ワイヤ線路と(−)側ワイヤ線路
にデジタルデータか送信される。このときに論理レベル
1又はOのデジタル信号かされ、論理レベル1をDom
 i n ant状態と呼び、(+)側ワイヤ線路に所
定の高レベル電圧Vcc、(−)側ワイヤ線路にGND
(電圧レベル0)レベルの電位が与えられる。この時の
(+)側ワイヤ線路と(−)側ワイヤ線路の間の電位差
は+Vccであることはあきらかであろう。
また論理レベル0をPa5sive状態と呼び、ノード
1内のドライブ用トランジスタQl、Q2がOFFされ
、抵抗R1、抵抗R2により(+)側ワイヤ線路にGN
Dレベルの電位か与えられ、(−)側ワイヤ線路に所定
の高レベル電圧Vccの電位か与えられる。この時の(
+)ワイヤ線路側と(−)側ワイア線路の間の電位差は
−Vccであることはあきらかである。
次に伝送路6からノード1にデジタル信号が入力された
場合、(+)側ワイヤ線路のデジタル信号はコンパレー
タ13の(+)側入力に人力され、(−)側ワイヤ線路
のデジタル信号はコンパレータ13の(−)側人力に入
力される。(−)側入力信号の電位より(+)側入力電
位が高い場合にコンパレータ13の出力には論理レベル
1信号か受信RX信号として出力され、またコンパレー
タ13の(+)側入力電位が(−)側入力電位以下の場
合にはコンパレータ13の出力には論理レベル0信号が
受信RX信号として出力される。
以上ノード1における伝送路6に対するデジタル信号の
送信、受信の動作について説明したが他のノード2.3
においても同様な動作ができる。
以上のLANシステムにおいては(+)ワイヤ、(−)
ワイヤのいずれか一方にVccショートもしくはGND
ンヨート等のフェイルか生じた場合にDominant
状態、Pa5sive状態のいずれかにおいては電位差
のない不確定状態か生しることになり、正確なデジタル
符号の伝送かできない状態が発生する。
第10図に、受信デジタル符号か不確定になる条件の組
み合わせを示す。図中状態2. 3. 5゜8において
不確定な状態か表されている。
し発明か解決しようとする課題] 従来、相反するレベル信号を2本の信号線によって伝え
、両信号のレベル差(Vcc−0又は0− V c c
 )をコンパレータで検知する受信回路においては、一
方のワイヤ線路かVcc(高電位)又はGND (0電
位)にショートされた場合に信号を検知できなくなると
いう問題点かあった。
また(+)側ワイヤ線路、(−)側ワイヤ線路よりなる
デュアルワイヤ線路のLANシステムにおいて、どちら
か一方のワイヤ線路にフェイル((+)ワイヤ線路、(
=)ワイヤ線路のどちらか一方がGND−Vcc間の任
意の電位にクランプされる状態)が生じた場合、正確な
デジタル符号の受信が不可能となる。
本発明の目的は、以上の課題に鑑み為されたものであり
、一対の線路間から入力された電位差信号が十分に大き
くなくても、正常にデジタル符号を再生できる受信回路
を提供することにある。
[課題を解決するための手段] 本発明は以上の目的を達成するために、受信回路を改良
した。
つまり、一対の線路からなる伝送路から入力される電位
差信号を検出して2値のデジタル信号を再生する受信回
路において、一対の線路間の電位差を正の値である第1
のしきい値で検出し第1の検圧信号を出力する第1の検
出手段と、一対の線路間の電位差を負の値である第2の
しきい値で検出し第2の検出信号を出力する第2の検出
手段と、第1の検出信号と第2の検出信号が同じ時は入
力電位差信号に対応する2値の再生信号を出力し、異な
る時には前記第1の再生信号を保持して出力する2値信
号再生手段と、第1の検出信号と第2の検出信号が同じ
時は前記再生信号を選択して出力し、異なる時には前記
再生信号を反転して出力する信号選択手段と、を含み、
信号選択手段から出力される2値の信号を受信再生信号
とすることを特徴とする。
[作用コ (+〕側ワイヤ線路、(−)側ワイヤ線路よりなるデュ
アルワイヤ線路の伝送路において、とちらか一方のワイ
ヤ線路にフェイル((+)ワイヤ線路、(−)ワイヤ線
路のおちらか一方かGND〜Vcc間の任意の電位にク
ランプされる状態)が生じた場合でも、正確なデジタル
符号の受信が可能となる。
[実施例] 本発明に係る受信回路の第1実施例を説明する。
第1実施例に係る回路図を第1図に示す。
装置構成説明: 第1実施例のLANに接続されるノードの受信回路10
は、十ΔVのしきい値を持つコンパレータ15と、−Δ
Vのしきい値を持つコンパレータ16と、インバータ1
7,19.21と、R5(RE S E T  S E
 T )フリップフロップ18と、ORゲート20と、
トランスファーケート22゜23と、で構成される。
装置特徴接続関係説明: 受信回路10において、伝送路6の(+)側ワイヤ線路
はコンパレータ15の十入力とコンパレータ16の十入
力に接続され、伝送路6の(−)側ワイヤ線路はコンパ
レータ15の゛−一人力コンパレータ16の一人力に接
続され、コンパレータ15の出力はR5F/F18のS
(セット)入力とORゲート20の第1の入力に接続さ
れ、コンパレータ16の出力はインバータ17の入力に
接続され、インバータ17の出力はR5F/F18のR
(リセット)入力とORゲート20の第2の入力に接続
され、R5F/F18のQ出力はトランスファーゲート
22の入力とインバータ19の入力に接続され、インバ
ータ19の出力はトランスファーゲート23の入力に接
続され、ORゲート20の出力はインバータ21の入力
とトランスファーゲート22の第1の制御入力とトラン
スファーゲート23の第2の制御入力に接続され、イン
バータ21の出力はトランスファーゲート22め第2の
制御入力とトランスファーゲート23の第1の制御入力
に接続され、トランスファーゲート22,23の出力は
接続され受信RX信号とされる。
装置動作説明: ■(+)側ワイヤ線路、(−)側ワイヤ線路かどちらも
ショートされず正常である場合の受信回路10の動作を
、第2図と共に説明する。
Pa5sive状態(論理レベル0)からり。
m1nant状態(論理レベル1)へ移行スル場合を例
に説明する。
動作1の説明: (+)側、(−)側ワイヤ線路間電位差か−■CCから
−ΔVの場合、コンパレータ15出力信号aは論理レベ
ルOとされ、コンパレータ16出力信号も論理レベル0
とされるのでインバータ17出力信号すは反転さ、れ論
理レベル1となりR5F/F18 (セット リセット
 フリップフロップ)はリセット状態にされ出力信号e
は論理レベル0とされる。
一方ORゲート20の出力信号Cは論理レベル1とされ
、インバータ21の出力信号dは論理レベル0とされ、
トランスファーゲート22はONとされるか、トランス
ファーケート23はOFとされるため、受信RX信号は
R3F、/F1の出力信号eと一致し論理レベルOとな
る。
動作2の説明 次に(+)、(−)ワイヤ線路間電位差かVから+Δ■
の場合、コンパレータ15出力信(aは論理レベル0と
なり、コンパレータ16出し信号は1となり、インバー
タ17出力信号すは1転され0となりR5F/F18出
力信号出力信号係持する。トランスファーゲート22は
OFIとなり、トランスファーケート23かONとな)
受信RX信号はR3F/F18出力信号出力信号係−タ
〕9で反転されて論理レベル1となる。
動作3の説明: 次に(+)、(−)ワイヤ線路間電位差か+lVから+
VCCの場合、コンパレータ15出力(’:号aは論理
レベル1となり、コンパレータ168力信号は論理レベ
ル1となり、インバータ17dカ信号すはOとなり、R
5F/F18はセット状態となり出力信号eは1となり
、トランスファーケート22かONとなり、トランスフ
ァーケート23かOFFとなり受信RX信号はRS  
F/F18の出力信号eと一致し論理レベル1となる。
このように(+)、(−)ワイヤ線路間電位星か大きい
場合は、受信RX信号は(+)側と(−)側ワイヤ線路
間電位差の正、負に対応したデジタル符号か正常に復調
される。
電位差の絶対値か小さい一ΔVから+Δ■の領域におい
ては受信RX信号は(+)側ワイヤ線路と(−)側ワイ
ヤ線路間の電位差の正、負と対応がとれないものとなる
か、ワイヤ線路の双方か正常である場合には必すその俊
速やかに電位差の絶対値が大きくなる状態になるため、
Pa5sive状態からDominant状態への移行
を若干早め(Δt)に検知することにすぎず、何ら受信
回路としての復調機能に問題はない。Dominant
状態からPa5s ive状態に移行する場合において
も同様である(この時の動作を■に示す)。
■次に(+)側ワイヤ線路、(=)側ワイヤ線路のどち
ら一方かショートされフェイルした場合の受信回路10
の動作を、第3図と共に説明する。
(−)側ワイヤ線路かVCCにショートされた場合にP
a5sive状態がらDominant状態に移行する
場合について説明する。
このようなフェイルが生した場合(+)、(−ワイヤ線
路間電位差はDominant状態においては十分な大
きさにはならす、第3図に示すような波形となるが、電
位差か−Vccから−ΔVΔVから0の間における各部
の動作は前記動作]と2で説明した動作と同じであるた
めDominan を状態において十分な電位差が得ら
れなくとも受信RX信号は論理レベル1となり正常な場
合と変わらず復調ができる。
■(+)側ワイヤ線路、(−)側ワイヤ線路がどちらも
ショートされず正常である場合の動作を、第4図と共に
説明する。
Dominant状態からPa5sive状態を経てD
ominant状態に移行する場合を例に説明する。
動作4の説明。
信号aは1となり、コンパレータ16出カ信号は1とな
り、インバータ17出力信号すは0となり、R3F/F
18はセットされ出力信号eは1となる。
一方ORゲート20出力信号Cは1となりトランスファ
ーケート22はONとなり、トランスファーケート23
はOFFされ、受信RX信号にはトランスファーケート
22を介してR5F/F18出力信号出力信号係れ論理
レベル1が出力される。
aは0となり、フンパレータ16出力信号は1となり、
反転されてインバータ17出力信号すは0となり、RS
  F/Flu:fカ信号eは前の状態を保持してlが
出力される。
一方ORゲート出力信号CはOとなり、またインバータ
21出力信号dも0となり、よってトランスファーゲー
ト22はOFFされ、トランスファーゲート23はON
されることによって、前記出力信号eがインバータ19
で反転され0が受信RX信号として出力される。
が行われて、受信RX信号として論理レベル0か出力さ
れる。
Dominant状態に移行する受信回路10の動作は
上記動作1.2.3と同じ動作となることはあきらかで
ある。
■次に(+)側ワイヤ線路、(−)側ワイヤ線路がどち
ら一方がショートされフェイルした場合の動作を、第5
図と共に説明する。
(−)側ワイヤ線路がGNDにショートされるか、(+
)側ワイヤ線路がVccにショートされるかした場合を
例に説明する。
る。
る。
0次に(+)ワイヤ線路、(=)ワイヤ線路かとちら一
方がショートされフェイルした場合の動作を、第6図と
共に説明する。
(+)側ワイヤ線路がGNDにショートされるか、(−
)側ワイヤ線路かVccにショートされるかした場合を
例に説明する。
(+)、(−)側ワイヤ線路間電位差が一ΔVから−V
ccにおいては、 前記動作1と同様であ る。
る。
以上のように線路間型位差が十分大きくなくても伝送路
6のデジタル符号を正常に復調できる。
次に本発明に係る第2実施例の受信回路の回路図を第7
図に示す。
装置構成説明: 第2実施例のLANに接続されるノードの受信回路10
は、しきい値0のコンパレータ13と、+ΔVのしきい
値を持つコンパレータ15と、ΔVのしきい値を持つコ
ンパレータ16と、インバータ17,19,21.26
と、トランスファーゲート22,23と、クロックドイ
ンバータ24.25と、て構成される。
受信回路10において、伝送路6の(+)側ワイヤ線路
はコンパレータ13の十人力とコンパレータ15の十人
力とコンパレータ16の十人力に接続され、伝送路(−
)側ワイヤ線路はコンパレータ13の一人力とコンパレ
ータ15の一人力とコンパレータ16の一人力に接続さ
れ、コンパレータ13の出力はクロックドインバータ2
5の人力に接続され、コンパレータ15の出力はORケ
ート20の第1の入力に接続され、コンパレータ16の
出力はインバータ17の人力に接続され、インバータ1
7の出力はORゲート20の第2の入力に接続され、O
Rゲート20の出力はクロックドインバータ25の制御
入力とインバータ26の入力とトランスファーゲート2
2の第2の制御入力とトランスファーゲート23の第1
の制御入力に接続され、クロックドインバータ25の出
力はインバータ19の入力に接続され、インバータ19
の出力はクロックドインバータ24の人力とトランスフ
ァーゲート22の入力とインバータ21の入力に接続さ
れ、クロックドインバータ24の出力はインバータ19
の人力に接続され、インバータ26の出力はクロックド
イン・ハーク24の制御入力とトランスファーケート2
2の第1の制御人力とトランスファーケート23の第2
の制御人力に接続され、インバータ21の出力はトラン
スファーケート23の入力に接続され、トランスファー
ケート22と23の出力は接続され受信RX信号から構
される 装置動作説明 第8図は、クロックドインバータ25か動作する線路間
型位差の領域を示し、線路間型位差かしきい値電位差+
ΔV以上及び−ΔV以下において動作することを示して
いる。
■(+)側ワイヤ線路、(−)側ワイヤ線路かともらも
ショートされず正常である場合の受信口路10の動作を
、第9図と共に説明する。
Pa5sive状態(論理レベル0)からDOmina
nt状態(論理レベル1)へ移行する場合を例に説明す
る。
(+)側、(−)側ワイヤ線路間電位差か−VCCから
−ΔVの場合、コンパレータ15出力信号aは論理レベ
ル0とされ、コンパレータ16出力信号も論理レベル0
とされるのでインバータ17出力信号すは反転され論理
レベル〕となり、コンパレータ13の出力信号fは論理
レベル0となり、ORケート20の出力信号gは論理レ
ベル〕となり、この出力信号gはクロックドインバータ
25の制御入力とインバータ26の入力とトランスファ
ーケート22の第2の制御入力とトランスファーゲート
23の第1の制御人力に入力される。
この時クロックドインバータ25は制御人力か論理レベ
ル1であるので、入力信号fは反転されて論理レベル1
かインバータ19に人力され、反転されて出力信号Aと
して論理レベルOが、インバータ21とトランスファー
ケート22に入力にされる。
一方インバータ26に入力された信号gの論理レベル1
は反転されて論理レベルO信号かクロックドインバータ
24の制御入力とトランスファーケート22の第1の制
御人力とトランスファーケ−1−23の第2の制御人力
に人力される。
インバータ24は制御人力か論理レベルOであるので人
力信号は反転されて出力されない。
またトランスファーケート22の第1の制御入力か論理
レベル1てあり、第2の制御人力は論理レベル0である
か反転されて論理レベル1となり、人力信号Aの論理レ
ベルOか、受(、、I−RX信号として出力される。
しかしトランスファーケート23の第1の制御入力は論
理レベル1であるか反転されて論理レベル0となり、第
2の制御入力も論理レベル0であるので、入力信号は受
信RX信号として出力されない。
動作7の説明: 次に(+)、(−)ワイヤ線路間電位差か−ΔVから0
電位の場合、コンパレータ13出力信号Aは○となり、
コンパレータ15出力信号aは論理レベル0となり、コ
ンパレータ13出力信号は1となり、インバータ17出
力信号すは反転されOとなり、ORケート20の出力信
号gはOとなり、論理レベル0の出力信号gがクロック
ドインバータ25の制御入力とインバータ26の人力と
トランスファーケート22の第2の制御人力とトランス
ファーゲート23の第1の制御入力に人力される。
インバータ26に入力された論理レベル0他号は反転さ
れて論理レベル1信号かクロックドインバータ24の制
御人力とトランスファーケート22の第1の制御人力と
トランスファーゲート23の第2の制御入力に入力され
る。
クロックドインバータ25は制御人力か0であるので入
力信号は反転されて出力されない。
一方クロックドインバータ24は制御入力か1であるの
で入力信号か反転されて出力される。つまり、インバー
タ19の出力信号Aがクロックドインバータ24人力に
人力され、反転されてインバータ19人力に人力される
。よってインバータ19出力信号Aは前の状態を保持し
て前記動作6の時の出力信号0がトランスファーゲート
22の入力とインバータ21人力に入力される。
インバータ21に入力された論理レベルOの信号Aは反
転されてトランスファーゲート23人力に入力される。
トランスファーゲート22の第1の制御入力は1である
か反転されてOとなり、第2の制御入力は0であるので
、入力信号Aは受信RX信号として出力されない。
しかしトランスファーケート23の第1の制御入力は0
であるが反転されて1となり、第2の制御入力は1であ
るので、入力論理レベル信号1か受信RX信号として出
力される。
動作8の説明: 次に(+)、(−)ワイヤ線路間電位差が0電位から+
ΔVの場合、コンパレータ13出力信号fは1となり、
コンパレータ15出力信号aは論理レベル0となり、コ
ンパレータ16出力信号は論理レベル1となり、インバ
ータ17出力信号すは0となり、ORゲート20の出力
信号gは0となり、出力信号gはクロックドインバータ
25の制御人力とインバータ26人力とトランスファケ
ート22の第2の制御人力とトランスファーケート23
の第1の制御入力に入力される。
インバータ26人力に入力された論理レベル0の信号g
は反転されて1かクロックドインバータ24の制御入力
とトランスファーケート22の第1の制御入力とトラン
スファーケート23の第2の制御入力に人力される。
インバータ25は制御入力かOであるので、人力信号は
反転されて出力されない。
またクロックドインバータ24は制御人力に1が入力さ
れるので、インバータ19から出力された信号は反転さ
れて出力信号1がイン)<−夕19人力に入力される。
この時出力信号Aは前記動作7の状態を保持して論理レ
ベル0がインバータ21とトランスファーゲート22人
力に入力される。
トランスファーゲート22の第1の制御入力は1である
が反転されて0てあり、第2の制御入力は0であるので
、入力信号Aは受信RX信号として出力されない。
しかし、トランスファーゲート23の第1の制御入力は
Oであるか反転されて1となり、また第2の制御入力は
1か入力されるので、このトランスファーゲート23は
入力信号を受信RX信号として出力する。つまり、受信
RX信号として1か出力される。
動作りの説明 次に(+)、(−)ワイヤ線路間電位差か+ΔV電位か
らVcc電位の場合、コンパレータ13出力信号fは1
となり、コンパレータ15出力信号aは論理レベル1と
なり、コンパレータ16出力信号は論理レベル1となり
、インバータ17出力信号すは0となり、ORゲート2
0の出力信号gは1となり、出力信号gはクロックドイ
ンバータ25の制御入力とインバータ26人力とトラン
スファーゲート22の第2の制御入力とトランスファー
ゲート23の第1の制御入力に入力される。
インバータ26人力に入力された論理レベル1の信号g
は反転されて0がクロックドインバータ24の制御入力
とトランスファーゲート22の第1の制御入力とトラン
スファーゲート23の第2の制御入力に入力される。
インバータ25は制御入力か1であるので、入力信号は
反転されて出力される。つまり、人力信号fは1である
のて、反転されて0かインバータ19人力に出力される
インバータ19は人力信号0を反転して1となり出力信
号Aをクロックドインバータ24とインバータ21とト
ランスファーケート22人力に出力する。
クロックドインバータ24は制御入力にOか人力される
ので、インバータ19から出力された信号は反転されて
インバータ19人力に入力されない。
トランスファーゲート22の第1の制御入力は0である
が反転されて1てあり、第2の制御入力は1であるので
、入力信号Aは受信RX信号として出力される。1が受
信RX信号として出力される。
しかし、トランスファーケート23の第1の制御人力は
1であるか反転されてOとなり、また第2の制御入力は
0か入力されるので、このトラ。
スファーゲート23は人力信号を受信RX信号として出
力しない。
以上、動作6から動作9の説明によって、第9図に示す
ように伝送線路の電位差かPa5sive状態からDo
minant状態に変化した場合の受信回路10の動作
を説明し、正常にデンタル符号か再生されたことか示さ
れた。
■次に第7図に示す受信回路10において(−)側ワイ
ヤ線路かVccにショートされた場合の動作を第10図
を用いて説明する。
動作10の説明 (−)側ワイヤ線路かVccにショートされた場合にP
a5sive状態からDominant状態に移行する
場合について説明する。
このようなフェイルが生した場合(+)、(−)ワイヤ
線路間電位差はDominant状態においては十分な
大きさにはならず、第10図に示すような波形となるか
、電位差か−Vccから一ΔV1−ΔVからOの間にお
ける各部の動作は前記動作6と7で説明した動作と同し
であるためり。
m1nant状態において十分な電位差か得られなくと
も受信RX信号は論理レベル1となり正常な場合と変わ
らす復調ができる。
以上、第10図に示すように伝送線路の電位差がPa5
sive状態からDominant状、聾に変化した場
合の受信回路10の動作を説明し、正常にデンタル符号
か再生されたことか示された。
以上、第1実施例及び第2実施例においても線路間の電
位差が十分なくても正常ににデジタル符号を再生できる
ことか示された。
[発明の効果] 以上、本発明によればグランドショートまたは高電位シ
ョート等によって一対の線路間の電位差が十分なくても
正常にデジタル符号を再生できることか示された。
よって伝送路における伝送信号の品質か理想的でなくと
も正確な伝送信号の受信か可能となる。
【図面の簡単な説明】
第1図は、本発明の第1実施例に係る受信回路の回路図
を示し、 第2図は、第1の動作図を示し、 第3図は、第2の動作図を示し、 第4図は、第3の動作図を示し、 第5図は、第4の動作図を示し、 第6図は、第5の動作図を示し、 第7図は、本発明の第2実施例に係る受信回路の回路図
を示し、 第8図は、クロックドインバータ25の動作図を示し、 第9図は、第6の動作図を示し、 第10図は、第7の動作図を示し、 第11図は、従来の受信回路の回路図を示し、第12図
は、第11図の状態図を示す。 1 ・・・ 第1のLANのノート 2 ・・・ 第2のLANのノード 3 ・・ 第3のLANのノード 4 ・・・ 抵抗R1 5・・ 抵抗R2 6・・ 伝送路 10 ・・・ 受信回路 11 ・・ トランシンタQ1 12 ・・・ トランジシタQ2 13 ・・・ コンパレータ 14 ・・・ インバータ 15 ・・・ しきい値+ΔVのコンパレータ16 ・
・・ しきい値−ΔVのコンパレータ17 ・・・ イ
ンバータ 18 ・・・ R5FF 19 ・・ インバータ 20 ・・ ORゲート 21 ・・・ インバータ 22.23  ・・・ トランスファーケート24.2
5  ・・・ クロックドインバータ26 ・・・ イ
ンバータ

Claims (1)

  1. 【特許請求の範囲】 一対の線路からなる伝送路から入力される電位差信号を
    検出して2値のデジタル信号を再生する受信回路におい
    て、 一対の線路間の電位差を正の値である第1のしきい値で
    検出し第1の検出信号を出力する第1の検出手段と、 一対の線路間の電位差を負の値である第2のしきい値で
    検出し第2の検出信号を出力する第2の検出手段と、 第1の検出信号と第2の検出信号が同じ時は入力電位差
    信号に対応する2値の再生信号を出力し、異なる時には
    前記再生信号を保持して出力する2値信号再生手段と、 第1の検出信号と第2の検出信号が同じ時は前記再生信
    号を選択して出力し、異なる時には前記再生信号を反転
    して出力する信号選択手段と、を含み、信号選択手段か
    ら出力される2値の信号を受信再生信号とすることを特
    徴とする受信回路。
JP19228590A 1990-07-20 1990-07-20 受信回路 Pending JPH0481051A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19228590A JPH0481051A (ja) 1990-07-20 1990-07-20 受信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19228590A JPH0481051A (ja) 1990-07-20 1990-07-20 受信回路

Publications (1)

Publication Number Publication Date
JPH0481051A true JPH0481051A (ja) 1992-03-13

Family

ID=16288738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19228590A Pending JPH0481051A (ja) 1990-07-20 1990-07-20 受信回路

Country Status (1)

Country Link
JP (1) JPH0481051A (ja)

Similar Documents

Publication Publication Date Title
US5287386A (en) Differential driver/receiver circuit
US6650149B1 (en) Latched active fail-safe circuit for protecting a differential receiver
US7564270B1 (en) Differential output driver
US10666320B2 (en) Ringing suppression circuit
JPH029493B2 (ja)
JPH0410828A (ja) 多重伝送方式
US9396155B2 (en) Envelope detection device and related communication device
US20220391345A1 (en) Detection of a power state change in a serial bus repeater
US6342848B1 (en) System for data dependent voltage bias level
JP4033275B2 (ja) 半導体集積回路装置
JP4559475B2 (ja) 三値デコーダ回路および方法
US20040027162A1 (en) Simultaneous bi-directional i/o system
EP0951680B1 (en) Improved asymmetric current mode driver for differential transmission lines
JPH0356486B2 (ja)
JPH0481051A (ja) 受信回路
US20030179016A1 (en) Serial data detection circuit performing same offset adjustment to signal receiver as performed to reference receiver
JP3166920B2 (ja) 受信および信号処理装置
KR20020013733A (ko) 네트워크 및 스타 노드
US20020078392A1 (en) Method and apparatus for detecting valid clock signals at a clock receiver circuit
JP4444608B2 (ja) 同時両方向入出力回路
US6690755B1 (en) Circuit for detecting digital signals, particularly for a system with an ASI field bus
JP3908643B2 (ja) デジタル信号復調回路
US20240330231A1 (en) Communication interface chip and address extension circuit thereof
JP3042462B2 (ja) 振幅信号処理回路および振幅信号処理方法
JP3519695B2 (ja) 半導体集積回路