JPH0481958A - Collecting and processing system for sense data - Google Patents
Collecting and processing system for sense dataInfo
- Publication number
- JPH0481958A JPH0481958A JP19691690A JP19691690A JPH0481958A JP H0481958 A JPH0481958 A JP H0481958A JP 19691690 A JP19691690 A JP 19691690A JP 19691690 A JP19691690 A JP 19691690A JP H0481958 A JPH0481958 A JP H0481958A
- Authority
- JP
- Japan
- Prior art keywords
- processor module
- sense data
- adapter
- instruction
- sense
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔概要〕
プロセッサモジュールとアダプタとデバイスとから構成
されるデータ処理システムにおいてのセンスデータの収
集処理方式に関し、
プロセッサモジュールの発行する入出力命令の発行回数
を低減できるとともに、システムの稼働効率を高められ
るようにすることを目的とし、プロセッサモジュールは
、発行する入出力命令に、デバイスのセンスデータの格
納領域情報を設定するよう構成するとともに、アダプタ
は、デバイスの異常を検出するときに、デバイスに対し
てセンスコマンドを発行することで、デバイスのセンス
データを収集するとともに、プロセッサモジュールから
の入出力命令により通知される格納領域情報の指示に従
って、その収集するセンスデー夕をプロセッサモジュー
ルに転送していくよう構成する。[Detailed Description of the Invention] [Summary] Regarding a sense data collection processing method in a data processing system composed of a processor module, an adapter, and a device, it is possible to reduce the number of input/output instructions issued by the processor module, and With the aim of increasing system operating efficiency, the processor module is configured to set storage area information for device sense data in the input/output commands it issues, and the adapter detects device abnormalities. At the same time, by issuing a sense command to the device, the sense data of the device is collected, and the collected sense data is transferred to the processor according to the instructions of the storage area information notified by the input/output command from the processor module. Configure it to forward to the module.
本発明は、プロセッサモジュールとアダプタとデバイス
とから構成されるデータ処理システムにおいてのセンス
データの収集処理方式に関し、特に、プロセッサモジュ
ールの発行する入出力命令の発行回数を低減できるとと
もに、システムの稼働効率を高められるようにするセン
スデータの収集処理方式に関するものである。The present invention relates to a sense data collection processing method in a data processing system composed of a processor module, an adapter, and a device, and in particular, it is possible to reduce the number of input/output commands issued by the processor module, and improve system operating efficiency. The present invention relates to a sense data collection and processing method that makes it possible to improve the sense data.
プロセッサモジュールとアダプタとデバイスとから構成
されるデータ処理システムでは、デバイスに異常が発生
すると、プロセッサモジュールは、リカバリ処理の実行
のために、その異常の内容の詳細情報であるセンスデー
タを収集していく処理を実行する。このセンスデータの
収集処理は、システムの稼働効率の低下を招くことなく
実行できる構成にしていくことが望まれる。In a data processing system composed of a processor module, an adapter, and a device, when an abnormality occurs in the device, the processor module collects sense data, which is detailed information about the contents of the abnormality, in order to perform recovery processing. Execute the following processing. It is desirable to have a configuration that allows this sense data collection process to be executed without reducing the operating efficiency of the system.
複数のプロセッサモジュールと複数のアダプタがバスを
通じて接続されるとともに、アダプタ配下に複数のデバ
イスが接続される構成を採るデータ処理システムでは、
通常、第7図(a)に示す動作シーケンスのように、プ
ロセッサモジュール(図中のPM)は、アダプタ(図中
のADP)に対してデバイス(図中のDVC)を制御す
る■10命令を発行し、この■10命令を受は取ると、
アダプタは、DMAを使用してプロセッサモジュールか
ら必要なパラメータ情報をフェッチするとともに、I1
0命令により指定されたデバイスに対して指示されたコ
マンドを発行することでI10命令を実行する。そして
、アダプタは、デバイスへのすべてのコマンドの発行を
終了してI10命令の実行を終了すると、DMAを使用
してI10命令の終了情報をプロセッサモジュールに格
納してから、割り込みによってI10命令の終了をプロ
セッサモジュールに通知するよう処理していくのである
。In a data processing system, multiple processor modules and multiple adapters are connected through a bus, and multiple devices are connected under the adapter.
Normally, as shown in the operation sequence shown in FIG. 7(a), a processor module (PM in the figure) issues 10 instructions to an adapter (ADP in the figure) to control a device (DVC in the figure). Issue and receive this ■10 command,
The adapter uses DMA to fetch the necessary parameter information from the processor module and
The I10 instruction is executed by issuing the specified command to the device specified by the 0 instruction. Then, when the adapter finishes issuing all commands to the device and finishes executing the I10 instruction, it uses DMA to store the I10 instruction completion information in the processor module, and then uses an interrupt to execute the I10 instruction completion information. The processing is performed so as to notify the processor module.
このような処理を実行していくときにあって、I10動
作中に異常状態が発生すると、デバイスは、その内容を
プロセッサモジュールに報告するためにセンスデータを
内部に用意しているので、アダプタは、このセンスデー
タをプロセッサモジュールに転送すべく第7図(b)に
示すような動作を実行する。すなわち、アダプタは、デ
バイスステータス情報に従ってセンスデータが係留中で
あることを知ると、センスデータの喪失を防ぐために、
他のプロセッサモジュールからのそのデバイスへの起動
要求に対してはビジ一応答していくとともに、アダプタ
配下の他のデバイスの起動を待たせて、I10命令命令
中のプロセッサモジュールに対して割り込みによりチエ
ツク発生を通知していくよう処理する。ここで、センス
データ係留中のデバイスに対して、センスコマンド以外
のコマンドを通知しないように処理するのは、センスコ
マンド以外のコマンドが通知されるとセンスデータが喪
失されてしまうからである。また、複数のアダプタに接
続されるマルチボートのデバイスの場合には、センスデ
ータ係留中のボート以外のボートはビジ一応答する構成
が採られている。When performing such processing, if an abnormal condition occurs during I10 operation, the device has sense data internally prepared to report the contents to the processor module, so the adapter , performs the operation shown in FIG. 7(b) in order to transfer this sense data to the processor module. That is, when the adapter learns that sense data is pending according to the device status information, the adapter performs the following actions to prevent loss of sense data:
It responds immediately to startup requests from other processor modules to that device, and also waits for the startup of other devices under the adapter to check the processor module in the I10 instruction using an interrupt. Process to notify the occurrence. Here, the reason why commands other than the sense command are not notified to the device to which the sense data is attached is performed is because the sense data will be lost if a command other than the sense command is notified. Further, in the case of a multi-boat device connected to a plurality of adapters, a configuration is adopted in which boats other than the boat moored with sense data respond with a visit.
チエツク発生の割り込み通知を受は取ると、プロセッサ
モジュールは、今度は、アダプタに対して、デバイスの
センスデータを収集するためのI10命令を発行し、こ
のセンスデータ収集の■10命令を受は取ると、アダプ
タは、デバイスに係留されているセンスデータを読み出
して、DMAを用いてプロセッサモジュールに転送して
いく。Upon receiving the check occurrence interrupt notification, the processor module issues an I10 instruction to the adapter to collect device sense data, and receives the I10 instruction for collecting this sense data. Then, the adapter reads the sense data stored in the device and transfers it to the processor module using DMA.
そして、この転送処理を終了すると、アダプタは、11
0命令の終了情報をプロセッサモジュールに格納してか
ら、割り込みによってI10命令の終了をプロセッサモ
ジュールに通知するよう処理していく。ここで、他のプ
ロセッサモジュールからのI10命令の発行に対するア
ダプタのとジ一応答は、発行元のプロセッサモジュール
からのセンスデータのI10命令の発行まで続けられる
ことになる。Then, when this transfer process is finished, the adapter
After storing the end information of the 0 instruction in the processor module, processing is performed to notify the end of the I10 instruction to the processor module by an interrupt. Here, the adapter's response to the issuance of the I10 instruction from another processor module continues until the issuing processor module issues the sense data I10 instruction.
このようにして、プロセッサモジュールは、デバイスの
センスデータを収集していくよう処理していたのである
。In this way, the processor module was processing the device's sense data to be collected.
しかしながら、このような従来技術では、プロセッサモ
ジュールは、本来のI10命令の他に、センスデータの
収集のためのI10命令を発行する必要があり、また、
チエツク発生通知という割り込みを受は取らなくてはな
らないというように、余計な動作を行わなくてはならな
いという問題点があった。However, in such conventional technology, the processor module needs to issue an I10 instruction for collecting sense data in addition to the original I10 instruction, and
There was a problem in that unnecessary operations had to be performed, such as having to accept an interrupt called a check occurrence notification.
そして、この動作のために、他のプロセッサモジュール
のI10命令発行に対するアダプタのビジ一応答が長く
なってしまうことで、システムの稼働効率が低下すると
いう問題点があった。すなわ゛ち、アダプタは、デバイ
スでの異常を検出すると、センスデータの収集のための
I10命令が発行されるまでの間、他のプロセッサモジ
ュールに対してビジ一応答していくのであるが、このビ
ジ一応答の時間が長くなることでなかなか他のI10命
令を実行できず、これがためにアダプタの使用効率が低
下してしまうことになる。そして、この間、他のプロセ
ッサモジュールは、そのアダプタに対してのI10命令
の発行がすべてビジ一応答になるために、そのアダプタ
配下のデバイスを使用することができず、これがために
他のプロセッサモジュールの使用効率が低下してしまう
ことになる。更に、デバイスもまた、この間、I10動
作を行わないために使用効率が低下してしまうのである
。Due to this operation, the adapter's visual response to the I10 instruction issued by another processor module becomes long, resulting in a problem in that the operating efficiency of the system decreases. In other words, when the adapter detects an abnormality in the device, it continues to make a visual response to other processor modules until the I10 instruction for collecting sense data is issued. As the time for this busy response becomes longer, it becomes difficult to execute other I10 commands, which reduces the efficiency of use of the adapter. During this time, other processor modules cannot use the devices under that adapter because all I10 instructions issued to that adapter result in a bus response. This will reduce the usage efficiency. Furthermore, the device also does not perform I10 operations during this time, resulting in reduced usage efficiency.
本発明はかかる事情に鑑みてなされたものであって、プ
ロセッサモジュールとアダプタとデバイスとから構成さ
れるデータ処理システムにおいて、プロセッサモジュー
ルの発行する入出力命令の発行回数を低減できるととも
に、システムの稼働効率を高められるようにする新たな
センスデータの収集処理方式の提供を目的とするもので
ある。The present invention has been made in view of the above circumstances, and it is possible to reduce the number of input/output commands issued by the processor module in a data processing system composed of a processor module, an adapter, and a device, and to improve system operation. The purpose is to provide a new sense data collection and processing method that increases efficiency.
第1図は本発明の原理構成図である。 FIG. 1 is a diagram showing the basic configuration of the present invention.
図中、1は所定のデータ処理を実行するプロセッサモジ
ュール、2は入出力機器となるデバイス、3はプロセッ
サモジュール1からの指示に従ってデバイス2を制御す
るアダプタである。In the figure, 1 is a processor module that executes predetermined data processing, 2 is a device serving as an input/output device, and 3 is an adapter that controls the device 2 according to instructions from the processor module 1.
これらのプロセッサモジュール1、デバイス2及びアダ
プタ3ば複数備えられることがあって、複数のプロセッ
サモジュール1と複数のアダプタ3がバスを通じて接続
されるとともに、アダプタ3配下に複数のデバイス2が
接続される構成が採られることがある。A plurality of these processor modules 1, devices 2, and adapters 3 may be provided, and the plurality of processor modules 1 and the plurality of adapters 3 are connected through a bus, and the plurality of devices 2 are connected under the adapter 3. configuration may be adopted.
】0はプロセッサモジュール1の備える入出力゛命令発
行部であって、アダプタ3に対してデバイス2の制御の
ための入出力命令を発行するもの、20はデバイス2が
備えるセンスデータ管理部であって、異常状態の発生時
に、その異常状態の詳細情報を管理するもの、30はア
ダプタ3が備えるコマンド発行部であって、プロセッサ
モジュール1が発行した入出力命令に応答してアダプタ
2に対してコマンドを発行するもの、31はアダプタ3
の備える異常検出部であって、デバイス2より通知され
る異常状態の発生通知を検出するもの、32はアダプタ
3の備えるセンスコマンド発行部であって、異常検出部
31がアダプタ3の異常状態の発生を検出するときに、
アダプタ3に対してセンステータの収集のためのセンス
コマンド発行部
ータ転送部であって、センスコマンド発行部32の発行
するセンスコマンドに応答して転送されてくるデバイス
2からのセンスデータをプロセッサモジュールlに転送
するものである。0 is an input/output command issuing unit provided in the processor module 1, which issues input/output commands for controlling the device 2 to the adapter 3; 20 is a sense data management unit provided in the device 2; 30 is a command issuing unit included in the adapter 3 that manages detailed information of the abnormal state when an abnormal state occurs, and 30 is a command issuing unit provided in the adapter 3, which sends commands to the adapter 2 in response to an input/output command issued by the processor module 1. The one that issues the command, 31 is the adapter 3
32 is a sense command issuing unit provided in the adapter 3, which detects a notification of the occurrence of an abnormal state notified by the device 2, and 32 is a sense command issuing unit provided in the adapter 3. When detecting an occurrence,
A sense command issuing unit and data transfer unit for collecting sense data from the adapter 3, which transfers sense data from the device 2 transferred in response to a sense command issued by the sense command issuing unit 32 to the processor module. It is to be transferred to l.
本発明では、プロセッサモジュール1の入出力命令発行
部10は、入出力命令の発行時に、アダプタ3に対して
、入出力命令のパラメータとして、デバイス20制御処
理のためのパラメータ(図中の゛パラメータa)の他に
、センスデータの格納SJI域に係る情報を新たなパラ
メータ(図中のパラメータb)として通知する。一方、
デバイス2に異常状態が発生することでセンスデータが
センスデータ管理部20に係留されると、アダプタ3の
異常検出部31は、デバイス2からのステータス情報に
従ってこのセンスデータの係留を検出することになる。In the present invention, when issuing an input/output command, the input/output command issuing unit 10 of the processor module 1 sends parameters for device 20 control processing (parameters in the figure) to the adapter 3 as parameters of the input/output command. In addition to a), information related to the sense data storage SJI area is notified as a new parameter (parameter b in the figure). on the other hand,
When sense data is moored to the sense data management section 20 due to an abnormal state occurring in the device 2, the abnormality detection section 31 of the adapter 3 detects the mooring of this sense data according to the status information from the device 2. Become.
異常検出部31がセンスデータの係留を検出すると、セ
ンスコマンド発行部32は、直ちにデバイス2に対して
センスコマンドを発行する。このセンスコマンドの発行
に応答して、デバイス2からセンスデータが転送されて
くるので、センスデータ転送部33は、この送られてく
るセンスデータを収集して、収集したセンスデータをプ
ロセッサモジュール1からの入出力命令により通知され
る格納N域に格納していくよう処理する。When the abnormality detection unit 31 detects that the sense data is anchored, the sense command issuing unit 32 immediately issues a sense command to the device 2. In response to the issuance of this sense command, sense data is transferred from the device 2, so the sense data transfer unit 33 collects this sent sense data and transfers the collected sense data from the processor module 1. Processing is performed so that the data is stored in the storage area N notified by the input/output command.
このようにして、第2図に示す動作シーケンスに示すよ
うに、本発明のアダプタ3は、デバイス2のチエツク発
生を検出すると、直ちにデバイス2に対してセンスコマ
ンドを発行することでセンスデータを収集するとともに
、その収集したセンスデータをI10命令のパラメータ
によって指定されたプロセッサモジュール1のメモリ領
域に格納する。そして、アダプタ3は、センスデータの
格納を終了すると、I10命令の終了情報をプロセッサ
モジュール1に格納してから、割り込みによってI10
命令の終了をプロセッサモジュール1に通知していく、
この割り込み通知に従って、プロセッサモジュール1は
、終了ステータスからデバイス2の異常状態の発生情報
を知ることになるとともに、指定した格納領域に格納さ
れたセンスデータを直ちに読み取ることになる。In this way, as shown in the operation sequence shown in FIG. 2, when the adapter 3 of the present invention detects the occurrence of a check in the device 2, it immediately issues a sense command to the device 2 to collect sense data. At the same time, the collected sense data is stored in the memory area of the processor module 1 specified by the parameter of the I10 instruction. When the adapter 3 finishes storing the sense data, it stores the completion information of the I10 instruction in the processor module 1, and then stores the I10 instruction completion information in the processor module 1 by an interrupt.
Notifies the processor module 1 of the end of the instruction.
In accordance with this interrupt notification, the processor module 1 learns the occurrence information of the abnormal state of the device 2 from the termination status and immediately reads the sense data stored in the designated storage area.
第2図に示す動作シーケンスと第7図(b)に示す動作
シーケンスとを比較すれば明らかなように、本発明では
、プロセッサモジュール1は、1回のI10命令を発行
するだけでデバイス2のセンスデータを収集できるよう
になる。そして、■10命令の発行回数が2回から1回
に減じられたことで、アダプタ3が表示するビジ一応答
時間が短くなるので、プロセッサモジュール1やデバイ
ス2やアダプタ3の稼働効率を高めることができるよう
になるのである。As is clear from a comparison between the operation sequence shown in FIG. 2 and the operation sequence shown in FIG. Sense data can be collected. Also, by reducing the number of times the 10 instructions are issued from two to one, the bus response time displayed by the adapter 3 is shortened, which improves the operating efficiency of the processor module 1, device 2, and adapter 3. It becomes possible to do this.
以下、実施例に従って本発明の詳細な説明する。 Hereinafter, the present invention will be explained in detail according to examples.
第3図に、本発明を適用するのに好適なデータ処理シス
テムのシステム構成を図示する。この図に示すように、
本発明を適用するのに好適なデータ処理システムは、例
えば24時間運転を実現するために、システム構成的に
はルーズリイ・カップルド・マルチプロセッサ構成が採
られて、すべてのシステム構成機器が二重化されて構成
されることになる。すなわち、CPUとメインメモリと
を備えて各々が独立したコンピュータとして動作する複
数のプロセッサモジュール40と、プロセッサモジュー
ル40間のデータ情報の授受のために備えられる複数の
共有メモリ41と、プロセッサモジュール40と共有メ
モリ41とを接続する二重化構成のSSバス42と、S
Sバス42を集中制御するバスハンドラ43と、DAS
D等のデバイス44(回線切換器45等を含む)の接続
のために備えられる二重化構成のアダプタ46と、プロ
セッサモジュール40とアダプタ46とを接続する二重
化構成のI10バス47と、I10バス47を集中制御
するバスハンドラ4日とを備えるよう構成されるのであ
る。FIG. 3 illustrates the system configuration of a data processing system suitable for applying the present invention. As shown in this figure,
A data processing system suitable for applying the present invention has, for example, a loosely coupled multiprocessor configuration in order to realize 24-hour operation, and all system component devices are duplicated. It will be composed of That is, a plurality of processor modules 40 each having a CPU and a main memory operate as an independent computer, a plurality of shared memories 41 provided for exchanging data information between the processor modules 40, and the processor modules 40. An SS bus 42 with a redundant configuration that connects the shared memory 41 and the S
A bus handler 43 that centrally controls the S bus 42 and a DAS
An adapter 46 with a duplex configuration provided for connecting a device 44 (including a line switch 45 etc.) such as D, an I10 bus 47 with a duplex configuration connecting the processor module 40 and the adapter 46, and an I10 bus 47. The bus handler is configured to have four centrally controlled bus handlers.
第4図に、このプロセッサモジュール40及びアダプタ
46の詳細なシステム構成を図示する。FIG. 4 shows a detailed system configuration of this processor module 40 and adapter 46.
図中、400はプロセッサモジュール40の備えるCP
U、401はプロセッサモジュール40の備えるローカ
ルストレージユニット、402はプロセッサモジュール
40の備えるバス制御回路、460はアダプタ46の備
えるCPtJ、461はアダプタ46の備えるデータバ
シファ、462はアダプタ46の備えるバス制御回路、
463はアダプタ46の備える入出力バス制御回路であ
る。In the figure, 400 is a CP included in the processor module 40.
U, 401 is a local storage unit provided in the processor module 40, 402 is a bus control circuit provided in the processor module 40, 460 is a CPtJ provided in the adapter 46, 461 is a data buffer provided in the adapter 46, and 462 is a bus control provided in the adapter 46. circuit,
463 is an input/output bus control circuit included in the adapter 46.
プロセッサモジュール40は、アダプタ46に対してI
10命令を発行する際に、命令コードや送信元プロセッ
サ番号や受信先アダプタ番号や制御先デバイス番号等と
いった情報の他に、ローカルストレージユニット401
に設定されるI10命令のパラメータ格納領域のアドレ
ス情報を送信していくよう処理することになるが、本発
明では、このパラメータ格納領域の情報として、第5図
に示すように、新たにセンスデータの格納領域のアドレ
ス情報とセンスデータ長情報とを加えるものである。こ
こで、第5図中のデバイス制御命令データ長やデバイス
制御命令格納アドレスやI10命令終了情報格納アドレ
スは、従来と同様に送信対象となるローカルストレージ
ユニット401内のパラメータ格納領域情報である。The processor module 40 has an I
When issuing 10 instructions, in addition to information such as the instruction code, source processor number, receiving destination adapter number, and control destination device number, the local storage unit 401
In this invention, the address information of the parameter storage area of the I10 instruction set in The address information of the storage area and the sense data length information are added. Here, the device control command data length, device control command storage address, and I10 command end information storage address in FIG. 5 are parameter storage area information in the local storage unit 401 to be transmitted, as in the conventional case.
次に、第6図のタイムチャートに従って、このように構
成される本発明のセンスデータの収集処理方式について
詳細に説明する。なお、図中、破線より左側の部分の処
理は、プロセッサモジュール40のソフトウェアの実行
する処理を示しており、右側の部分の処理は、アダプタ
46のファームフェアの実行する処理を示している。Next, according to the time chart of FIG. 6, the sense data collection processing method of the present invention configured as described above will be explained in detail. Note that in the figure, the processing on the left side of the broken line indicates the processing executed by the software of the processor module 40, and the processing on the right side indicates the processing executed by the firmware of the adapter 46.
プロセッサモジュール40は、アダプタ46に対して、
バス制御回路402を介してデバイス44を制御するた
めのI10命令を発行する。このとき発行されるI10
命令には、上述したように、センスデータの格納領域の
アドレス情報とセンスデータ長情報とを含むローカルス
トレージユニット401のパラメータ格納領域のアドレ
ス情報が共に送信されることになる。The processor module 40 connects the adapter 46 to
Issues an I10 instruction to control device 44 via bus control circuit 402. I10 issued at this time
As described above, the command includes the address information of the parameter storage area of the local storage unit 401, which includes the address information of the sense data storage area and the sense data length information.
プロセッサモジュール40からのI10命令を受信する
と、アダプタ46は、第6図のフェーズ1に示すように
、I10命令と共に送信されるアドレス情報によって指
定されるローカルストレージユニット401のパラメー
タより、センスデータの格納領域のアドレス情報とセン
スデータ長情報とをデータバッファ461にフェッチす
るとともに、デバイス制御命令格納アドレスから、指定
されたデータ製分のデバイス制御命令を読み出してデー
タバッファ461にフェッチし、そして、そのフェッチ
したデバイス制御命令に従って、制御先デバイスとして
指定されたデバイス44に対してコマンドを発行する処
理を実行する。Upon receiving the I10 command from the processor module 40, the adapter 46 stores the sense data from the parameters of the local storage unit 401 specified by the address information sent with the I10 command, as shown in phase 1 of FIG. The address information and sense data length information of the area are fetched into the data buffer 461, and the device control instruction for the specified data division is read from the device control instruction storage address and fetched into the data buffer 461. According to the given device control command, a process is executed to issue a command to the device 44 designated as the controlled device.
アダプタ46は、デバイス44に異常状態が発生しない
ことでデバイス制御命令の実行を終了すると、データバ
ッファ461にフェッチしであるI10命令終了情報格
納アドレスの指定する格納領域にI10命令の終了情報
を格納する。そして、この終了情報の格納を実行すると
、I10命令の発行元のプロセッサモジュール40に対
して割す込みによりI10命令の終了を報告する。この
終了報告を受は取ると、プロセッサモジュール40は、
ローカルストレージユニット401のI10命令終了情
報格納領域に格納されているI10命令の終了情報を読
み出し、終了ステータスを確認することで正常終了を確
認する。When the adapter 46 finishes executing the device control instruction because no abnormal state occurs in the device 44, the adapter 46 fetches it into the data buffer 461 and stores the I10 instruction termination information in the storage area specified by the I10 instruction termination information storage address. do. When this end information is stored, the end of the I10 instruction is reported by interrupting the processor module 40 that issued the I10 instruction. Upon receiving this completion report, the processor module 40
Normal completion is confirmed by reading the completion information of the I10 instruction stored in the I10 instruction completion information storage area of the local storage unit 401 and checking the completion status.
一方、I10命令の実行中にデバイス44に異常状態が
発生すると、デバイス44は、内部にセンスデータを用
意するとともに、デバイスステータス情報に従ってセン
スデータを係留中であることをアダプタ46に通知する
。このようにして、デバイス44の異常発生を検出する
と、アダプタ46は、第6図のフェーズ2に示すように
、I10命令の実行を中止してから、フェーズ3に示す
ように、異常の発生したデバイス44に対してセンスコ
マンドを発行することで、デバイス44の係留するセン
スデータをデータバッファ461に取り込む、そして、
フェーズ4に示すように、この収集したセンスデータを
、フェッチしであるセンスデータ格納アドレスの指定す
るローカルストレージユニット401の格納領域に指定
のデータ長に従って格納するとともに、フェッチしであ
るI10命令終了情報格納アドレスの指定するローカル
ストレージユニット401の格納領域に、デバイスの異
常状態発生とセンスデータの存在を表示するI10命令
の終了情報を格納してから、I10命令の発行元のプロ
セッサモジュール40に対して、割り込みによりI10
命令の終了を報告する。On the other hand, when an abnormal state occurs in the device 44 during execution of the I10 instruction, the device 44 prepares sense data internally and notifies the adapter 46 that the sense data is being held in accordance with the device status information. In this way, when detecting the occurrence of an abnormality in the device 44, the adapter 46 stops executing the I10 instruction as shown in phase 2 of FIG. By issuing a sense command to the device 44, the sense data moored by the device 44 is taken into the data buffer 461, and
As shown in phase 4, the collected sense data is stored in the storage area of the local storage unit 401 specified by the sense data storage address of the fetcher according to the specified data length, and the I10 instruction completion information of the fetcher is stored. After storing the completion information of the I10 instruction that indicates the occurrence of an abnormal state of the device and the presence of sense data in the storage area of the local storage unit 401 specified by the storage address, the information is sent to the processor module 40 that issued the I10 instruction. , I10 due to interrupt
Reports the end of the command.
この終了報告を受は取ると、プロセッサモジュール40
は、ローカルストレージユニット401のI10命令終
了情報格納領域に格納されている!10命令の終了情報
を読み出して終了ステータスを確認することで、110
命令実行中のデバイス異常の発生とセンスデータの存在
を知ることになる。そして、プロセッサモジュール40
は、ローカルストレージユニット401のセンステータ
格納領域に格納されているセンスデータを読み出してい
(ことで、デバイス44に発生した異常の詳細情報を特
定するとともに、必要に応してリカバリ処理の実行に入
ることになる。Upon receiving this completion report, the processor module 40
is stored in the I10 instruction completion information storage area of the local storage unit 401! By reading the completion information of 10 instructions and checking the completion status, 110
It is possible to know the occurrence of a device error during instruction execution and the existence of sense data. And the processor module 40
reads the sense data stored in the sense stator storage area of the local storage unit 401 (thereby identifying detailed information on the abnormality that has occurred in the device 44, and starting to execute recovery processing if necessary). become.
このようにして、プロセッサモジュール40は、デバイ
ス44の係留するセンスデータの収集を実行していくの
である。In this manner, the processor module 40 collects sense data associated with the device 44.
以上説明したように、本発明によれば、プロセッサモジ
ュールとアダプタとデバイスとから構成されるデータ処
理システムにおいて、デバイス異常発生時に、アダプタ
はプロセッサモジュールに対して割り込みを通知してい
く必要がなくなるとともに、プロセッサモジュールはI
10命令を発行していく必要がな(なる、これにより、
プロセッサモジュールが迅速にセンスデータを収集でき
るようになるとともに、アダプタの表示するビジ一応答
時間が短くなるので、プロセッサモジュールやアダプタ
やデバイスの稼働効率を高めることができるようになる
のである。As explained above, according to the present invention, in a data processing system composed of a processor module, an adapter, and a device, when a device abnormality occurs, the adapter no longer needs to notify the processor module of an interrupt. , the processor module is I
There is no need to issue 10 instructions (now, with this,
This allows the processor module to quickly collect sense data and reduces the adapter's display response time, increasing the operating efficiency of the processor module, adapter, and device.
第1図は本発明の原理構成図、
第2図は本発明の動作シーケンスの説明図、第3図は本
発明を適用するのに好適なデータ処理システムの説明図
、
第4図はプロセッサモジュール及びアダプタの詳細なシ
ステム構成図、
第5図はI10命令に設定するローカルストレージユニ
ットの格納領域情報の説明図、第6図は本発明の処理す
るタイムチャート、第7図は従来技術の説明図である。
図中、1はプロセッサモジュール、2はデバイス、3は
アダプタ、10は入出力命令発行部、20はセンスデー
タ管理部、30はコマンド発行部、31は異常検出部、
32はセンスコマンド発行部、33はセンスデータ転送
部である。
不J乙明の1力作ンー7ン大の菅り餌口12図Fig. 1 is a diagram showing the principle configuration of the present invention, Fig. 2 is an explanatory diagram of the operation sequence of the present invention, Fig. 3 is an explanatory diagram of a data processing system suitable for applying the present invention, and Fig. 4 is a processor module. and a detailed system configuration diagram of the adapter, FIG. 5 is an explanatory diagram of the storage area information of the local storage unit set in the I10 instruction, FIG. 6 is a time chart processed by the present invention, and FIG. 7 is an explanatory diagram of the prior art. It is. In the figure, 1 is a processor module, 2 is a device, 3 is an adapter, 10 is an input/output instruction issuing section, 20 is a sense data management section, 30 is a command issuing section, 31 is an abnormality detection section,
32 is a sense command issuing section, and 33 is a sense data transfer section. Fuj Otomei's masterpiece - 12 drawings of a 7-inch bait hole
Claims (1)
バイス(2)とから構成され、アダプタ(3)が、プロ
セッサモジュール(1)の発行する入出力命令に従って
デバイス(2)の制御処理を実行するデータ処理システ
ムにおいて、 プロセッサモジュール(1)は、発行する入出力命令に
、デバイス(2)のセンスデータの格納領域情報を設定
するよう構成するとともに、 アダプタ(3)は、デバイス(2)の異常を検出すると
きに、デバイス(2)に対してセンスコマンドを発行す
ることで、デバイス(2)のセンスデータを収集すると
ともに、プロセッサモジュール(1)からの入出力命令
により通知される格納領域情報の指示に従って、その収
集するセンスデータをプロセッサモジュール(1)に転
送していくよう処理することを、 特徴とするセンスデータの収集処理方式。[Claims] Consisting of a processor module (1), an adapter (3), and a device (2), the adapter (3) controls the device (2) according to input/output instructions issued by the processor module (1). In a data processing system that executes control processing, a processor module (1) is configured to set sense data storage area information of a device (2) in an input/output command to be issued, and an adapter (3) is configured to: When detecting an abnormality in the device (2), by issuing a sense command to the device (2), sense data of the device (2) is collected, and also by input/output commands from the processor module (1). A sense data collection processing method is characterized in that the sense data to be collected is transferred to a processor module (1) according to the instructions of the notified storage area information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19691690A JPH0481958A (en) | 1990-07-25 | 1990-07-25 | Collecting and processing system for sense data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19691690A JPH0481958A (en) | 1990-07-25 | 1990-07-25 | Collecting and processing system for sense data |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0481958A true JPH0481958A (en) | 1992-03-16 |
Family
ID=16365798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19691690A Pending JPH0481958A (en) | 1990-07-25 | 1990-07-25 | Collecting and processing system for sense data |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0481958A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63147249A (en) * | 1986-12-10 | 1988-06-20 | Hitachi Ltd | input/output processing unit |
-
1990
- 1990-07-25 JP JP19691690A patent/JPH0481958A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63147249A (en) * | 1986-12-10 | 1988-06-20 | Hitachi Ltd | input/output processing unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01216459A (en) | Configuration change control system | |
| EP0446077B1 (en) | A control system for multi-processor system | |
| JP3052857B2 (en) | Inter-cluster shared memory access method | |
| JP4487756B2 (en) | Computer system and system monitoring program | |
| JP2519276B2 (en) | Failure information collection processing method | |
| JPS634209B2 (en) | ||
| JPH0481958A (en) | Collecting and processing system for sense data | |
| JP2772052B2 (en) | Resource information inheritance processing method | |
| JPH07134601A (en) | Double system bus control method | |
| JP2966966B2 (en) | Redundant device for programmable controller | |
| US6477636B1 (en) | Application-specific integrated circuit for processing defined sequences of assembler instructions | |
| JPH02291039A (en) | Memory control system | |
| JPH047645A (en) | Fault tolerant computer | |
| JP2000347758A (en) | Information processor | |
| JPH05224964A (en) | Bus abnormality information system | |
| JPS59146362A (en) | Interface switching control system | |
| JP2504515B2 (en) | Test channel instruction execution control method | |
| JP2815730B2 (en) | Adapters and computer systems | |
| JPH01312658A (en) | Computer system | |
| JPH01140357A (en) | Memory access controller | |
| JP3128791B2 (en) | FA controller | |
| JPH0535507A (en) | Central processing unit | |
| JPH03292540A (en) | Diagnostic device for abnormality of computer | |
| JPH06266630A (en) | Input/output controller with trace function | |
| JPH03156646A (en) | Output system for fault information |