JPH0482221A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0482221A JPH0482221A JP19826290A JP19826290A JPH0482221A JP H0482221 A JPH0482221 A JP H0482221A JP 19826290 A JP19826290 A JP 19826290A JP 19826290 A JP19826290 A JP 19826290A JP H0482221 A JPH0482221 A JP H0482221A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sacrificial
- aluminum alloy
- etched
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、被エツチング層上に発生するレジスト残渣
を除去する半導体装置の製造方法に関す〔従来の技術〕
半導体装置の製造工程において、微細なアルミ合金配線
パターンを形成するエツチング処理には、反応性ガスの
プラスマを用いたプラスマエッチングか、リアクティブ
イオンエッチンク(以下、RIEと略記する)か現在広
く利用されている。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device that removes resist residue generated on a layer to be etched. [Prior Art] In the manufacturing process of a semiconductor device, Currently, plasma etching using a reactive gas plasma or reactive ion etching (hereinafter abbreviated as RIE) is widely used as an etching process for forming aluminum alloy wiring patterns.
上記手法で形成されたアルミ合金膜配線パタンの側壁面
は、プラスマ反応で発生した反応生成物の再付着により
汚染されており、この汚染の除去が現在重要な技術的課
題となっている。この汚染により発生する問題は様々あ
るか、特に重大な問題として、レジスト残渣の発生と言
う問題かある。以下に、このレジスト残渣発生のメカニ
スムと、従来行われてきたその除去方法について述べる
。The side wall surface of the aluminum alloy film wiring pattern formed by the above method is contaminated by redeposition of reaction products generated in the plasma reaction, and removal of this contamination is currently an important technical issue. There are various problems caused by this contamination, and one particularly serious problem is the generation of resist residue. The mechanism of this resist residue generation and conventional methods for removing it will be described below.
第2A図ないし第2D図はアルミ合金配線バタンを形成
する従来の半導体装置の製造方法を示す断面工程図であ
る。FIGS. 2A to 2D are cross-sectional process diagrams showing a conventional method for manufacturing a semiconductor device in which an aluminum alloy wiring button is formed.
下地半導体基板1上にシリコン酸化膜2を形成し、その
上にアルミ合金膜3を形成し、さらにその上にフォトレ
ジストパターン4を形成し、第2A図に示すような構造
を得る。そして、フォトレジストパターン4をマスクと
して、アルミ合金膜3に塩素系カスブラスマを用いてト
ライエツチングを施し、アルミ合金配線パターンを形成
する。A silicon oxide film 2 is formed on a base semiconductor substrate 1, an aluminum alloy film 3 is formed thereon, and a photoresist pattern 4 is further formed thereon to obtain a structure as shown in FIG. 2A. Then, using the photoresist pattern 4 as a mask, the aluminum alloy film 3 is subjected to tri-etching using a chlorine-based gas plasma to form an aluminum alloy wiring pattern.
このとき、第2B図に示す様に、フォトレジス1−ハタ
ーン4の分解に伴う炭素、アルミ合金膜3の反応生成物
としてのアルミ塩化物、塩素系ガスブラスマ(例えばS
IC、Q 4 )中のデポジションガス成分なとか、
複雑に混在したデポジション膜5がフォトレジスト4及
びアルミ合金膜3の側壁に形成される。At this time, as shown in FIG. 2B, carbon accompanying the decomposition of the photoresist 1-hattern 4, aluminum chloride as a reaction product of the aluminum alloy film 3, chlorine-based gas plasma (for example, S
IC, Q4) deposition gas components, etc.
A complexly mixed deposition film 5 is formed on the sidewalls of the photoresist 4 and the aluminum alloy film 3.
この結果、エツチング終了時には、第2C図に示す様に
フォトレジスト4及びアルミ合金膜3のパターン側壁が
デポンンヨン膜5て完全に覆われた状態となる。As a result, at the end of etching, the pattern sidewalls of the photoresist 4 and aluminum alloy film 3 are completely covered with the debonding film 5, as shown in FIG. 2C.
この状態で02カスを主成分とするガスブラスマ(以下
02ガスブラスマという)によりフォトレジスト4を除
去(アノンング)すると、炭化物を主体成分とするフォ
トレジストパターン4は02ガスプラスマとの反応によ
りCO2の気体として除去される。またデポジション膜
5中の炭素成分も、その大部分が除去される。しかし、
0□ガスプラスマではデポジション膜5中のアルミ成分
は除去できない。このため、フォトレジストパターン4
除去時にデポジション膜5を完全に除去することは困難
で、第2D図に示すようにアルミ反応生成物を主成分と
するレジスト残渣6が発生する。配線パターンであるア
ルミ合金膜3上方にさらに重ねて配線層を積層する場合
、このレジスト残渣6の存在により上部配線層に凹凸が
でき半導体装置の電気的信頼性が著しく劣化する。その
ため、レジスト残渣6を完全に除去しなくてはならない
。このため、従来よりアルミニウムをわずかに溶解する
液体による洗浄で、レジスト残渣6を除去する手法か広
く用いられている。In this state, when the photoresist 4 is removed (anoned) using a gas blaster whose main component is 02 residue (hereinafter referred to as 02 gas blaster), the photoresist pattern 4 whose main component is carbide is removed as CO2 gas by reaction with the 02 gas plasma. be done. Also, most of the carbon components in the deposition film 5 are removed. but,
0□ The aluminum component in the deposition film 5 cannot be removed by gas plasma. For this reason, the photoresist pattern 4
During removal, it is difficult to completely remove the deposition film 5, and a resist residue 6 containing aluminum reaction products as a main component is generated as shown in FIG. 2D. When a wiring layer is further stacked above the aluminum alloy film 3 which is the wiring pattern, the presence of this resist residue 6 causes unevenness in the upper wiring layer, significantly deteriorating the electrical reliability of the semiconductor device. Therefore, the resist residue 6 must be completely removed. For this reason, conventionally, a method of removing the resist residue 6 by cleaning with a liquid that slightly dissolves aluminum has been widely used.
しかし、液体洗浄によるレジスト残渣6の除去では、エ
ツチング条件及びエツチング条件なとにより、レジスト
残渣6か多く発生した場合、除去か不完全になる場合も
あり、マージン良くレジスト残渣6を除去することは不
可能であった。However, when removing resist residue 6 by liquid cleaning, depending on etching conditions and etching conditions, if too much resist residue 6 is generated, removal may be incomplete, and it is difficult to remove resist residue 6 with a good margin. It was impossible.
この発明は、上記の様な問題点を解消するためになされ
たもので、レジスト残渣を完全に除去することかできる
半導体装置の製造方法を得ることを目的とする。The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device that can completely remove resist residue.
〔課題を解決するための手段]
この発明に係る半導体装置の製造方法は、被エツチング
層を準備する工程と、前記被エツチ2ク層上に犠牲膜を
形成する工程と、前記犠牲膜上にレジストパターンを形
成する工程と、レジストパターンをマスクとして前記被
エツチング層及び前記犠牲膜にエツチングを施す工程と
、前記レジストパターンを除去する工程と、前記犠牲膜
をエツチング除去することにより前記犠牲膜上に残った
レジスト残渣も同時に除去する工程とを備えている。[Means for Solving the Problems] A method for manufacturing a semiconductor device according to the present invention includes a step of preparing a layer to be etched, a step of forming a sacrificial film on the second layer to be etched, and a step of forming a sacrificial film on the sacrificial film. a step of forming a resist pattern; a step of etching the layer to be etched and the sacrificial film using the resist pattern as a mask; a step of removing the resist pattern; and a step of etching the sacrificial film by etching it away. The method also includes a step of simultaneously removing any resist residue remaining on the surface.
この発明においては、犠牲膜上に形成されたレジストパ
ターンをマスクとして犠牲膜及び被エツチング層にエツ
チングを施した後、レジストパタンを除去すると、レジ
スト残渣と被エツチング層との間に犠牲膜か残る。そし
て、犠牲膜をエツチング除去すると犠牲膜上に残ったレ
ジスト残渣も同時に除去される。In this invention, when the sacrificial film and the layer to be etched are etched using the resist pattern formed on the sacrificial film as a mask and the resist pattern is removed, the sacrificial film remains between the resist residue and the layer to be etched. . When the sacrificial film is removed by etching, the resist residue remaining on the sacrificial film is also removed at the same time.
第1A図ないし第1E図はこの発明に係る半導体装置の
製造方法の一実施例を示す断面工程図である。FIGS. 1A to 1E are cross-sectional process diagrams showing an embodiment of the method for manufacturing a semiconductor device according to the present invention.
ます、従来のように下地半導体基板1上にシリコン酸化
膜2を形成し、その上にアルミ合金膜3を形成する。ア
ルミ合金膜3上に塩素系ガスプラスマ及びフッ素系ガス
プラスマでエツチング可能な犠牲薄膜10を形成し、そ
の上にフォトレジストパターン4を形成し、第1A図に
示すような構告を得る。ここで犠牲薄膜10の材料の例
としてはポリシリコン、チタンシリサイド、タングステ
ン、タングステンシリサイドなとがある。First, as in the prior art, a silicon oxide film 2 is formed on a base semiconductor substrate 1, and an aluminum alloy film 3 is formed thereon. A sacrificial thin film 10 that can be etched with chlorine gas plasma and fluorine gas plasma is formed on the aluminum alloy film 3, and a photoresist pattern 4 is formed thereon to obtain a structure as shown in FIG. 1A. Examples of materials for the sacrificial thin film 10 include polysilicon, titanium silicide, tungsten, and tungsten silicide.
次に塩素系ガスプラスマを用いフォトレジストパターン
4をマスクとして、犠牲薄膜10及びアルミ合金膜3に
ドライエツチングを施し、犠牲薄膜10及びアルミ合金
膜3をパターニングする。Next, the sacrificial thin film 10 and the aluminum alloy film 3 are dry-etched using chlorine-based gas plasma and the photoresist pattern 4 as a mask, thereby patterning the sacrificial thin film 10 and the aluminum alloy film 3.
このとき従来と同様のメカニスムにより第1B図に示す
ようにフォトレジストパターン4及びアルミ合金膜3の
側壁にはデポジション膜5が形成される。この結果、エ
ツチング終了時には従来同様第1C図に示すようにフォ
トレジスト4及びアルミ合金膜3のパターン側壁がデポ
ジション膜5て完全に覆われた状態となる。At this time, a deposition film 5 is formed on the sidewalls of the photoresist pattern 4 and the aluminum alloy film 3, as shown in FIG. 1B, using a mechanism similar to the conventional one. As a result, when etching is completed, the pattern sidewalls of the photoresist 4 and aluminum alloy film 3 are completely covered with the deposition film 5, as shown in FIG. 1C, as in the conventional case.
次に、02ガスプラスマによりフォトレジストを除去す
ると従来と同様のメカニスムにより第1D図に示すよう
にフォトレジスト4は除去される一方、レジスト残渣6
が発生する。Next, when the photoresist is removed using 02 gas plasma, the photoresist 4 is removed as shown in FIG.
occurs.
最後にフッ素系ガスプラズマにより犠牲薄膜10をエツ
チング除去する。すると、犠牲薄膜10上に形成されて
いるレジスト残渣6も同時に除去され、アルミ合金膜3
上にはほとんとレジスト残渣6は発生しない。仮に発生
してもその量は少なく、洗浄すればレジスト残渣6は第
1E図に示すように完全に除去することができる。その
ため、アルミ合金膜3上方に配線層を積層しても凹凸か
生じず、半導体装置の電気的信頼性が劣化することはな
い。なお、フン素系ガスプラスマではアルミ合金はエツ
チングされず、そのため、犠牲薄膜10除去時にアルミ
合金膜3がエツチングされることはない。Finally, the sacrificial thin film 10 is etched away using fluorine gas plasma. Then, the resist residue 6 formed on the sacrificial thin film 10 is also removed at the same time, and the aluminum alloy film 3 is removed.
Almost no resist residue 6 is generated thereon. Even if it occurs, the amount is small, and by cleaning, the resist residue 6 can be completely removed as shown in FIG. 1E. Therefore, even if a wiring layer is stacked above the aluminum alloy film 3, no unevenness will occur, and the electrical reliability of the semiconductor device will not deteriorate. Note that the aluminum alloy is not etched by the fluorine gas plasma, so the aluminum alloy film 3 is not etched when the sacrificial thin film 10 is removed.
なお、上記実施例ではアルミ合金単層膜上に犠牲薄膜1
0を重ねたか、アルミ合金単層膜の代りに、ペリラ金属
/アルミ合金の積層膜を用いてもよい。また、アルミ合
金と他の導電性膜とのさらに複雑な積層膜構造を用いて
もよい。In the above example, the sacrificial thin film 1 was formed on the aluminum alloy single layer film.
0 may be stacked or a laminated film of perilla metal/aluminum alloy may be used instead of a single layer film of aluminum alloy. Further, a more complicated laminated film structure of an aluminum alloy and another conductive film may be used.
また、上記実施例では、犠牲薄膜10及びアルミ合金膜
3をエツチングするのに塩素系ガスプラズマを用いたか
、臭素系ガスプラズマを用いてもよい。また、まずフッ
素系ガスプラズマにより犠牲薄膜10にエツチングを施
し、後に塩素系カスプラズマによりアルミ合金膜3にエ
ツチングを施してもよい。Further, in the above embodiment, chlorine-based gas plasma or bromine-based gas plasma may be used to etch the sacrificial thin film 10 and aluminum alloy film 3. Alternatively, the sacrificial thin film 10 may be first etched using fluorine-based gas plasma, and then the aluminum alloy film 3 may be etched using chlorine-based gas plasma.
さらに、上記実施例ではフッ素系ガスプラズマを用いた
エツチングにより犠牲薄膜10を除去する場合について
説明したが、アルミ合金膜3をエツチングせず、犠牲薄
膜10のみをエツチングすることができればこれに限定
されない。Furthermore, in the above embodiment, the case where the sacrificial thin film 10 is removed by etching using fluorine-based gas plasma has been described, but the present invention is not limited to this as long as only the sacrificial thin film 10 can be etched without etching the aluminum alloy film 3. .
また、上記実施例では被エツチング層としてアルミ合金
膜3を示したが、これに限定されない。Further, in the above embodiment, the aluminum alloy film 3 is used as the layer to be etched, but the present invention is not limited to this.
以上のようにこの発明によれば、被エツチング層上に犠
牲膜を形成する工程と、犠牲膜上にレジストパターンを
形成する工程と、レジストパターンをマスクとして被エ
ツチング層及び犠牲膜にエツチングを施す工程と、レジ
ストパターンを除去する工程と、犠牲膜をエツチング除
去することにより犠牲膜上に残ったレジスト残渣も同時
に除去する工程とを設けたので、犠牲膜上に形成された
レジストパターンをマスクとして犠牲膜及び被エツチン
グ層にエツチングを施した後、レジストパターンを除去
するとレジスト残渣と被エツチング層との間に犠牲膜が
残り、そのため、犠牲膜をエツチング除去すると犠牲膜
上に残ったレジスト残渣も同時に除去される。その結果
、被エツチング層上にレジスト残渣か残らないという効
果がある。As described above, according to the present invention, there are a step of forming a sacrificial film on a layer to be etched, a step of forming a resist pattern on the sacrificial film, and etching the layer to be etched and the sacrificial film using the resist pattern as a mask. The resist pattern formed on the sacrificial film can be used as a mask because the resist pattern formed on the sacrificial film can be used as a mask. After etching the sacrificial film and the layer to be etched, when the resist pattern is removed, the sacrificial film remains between the resist residue and the layer to be etched. Therefore, when the sacrificial film is removed by etching, the resist residue remaining on the sacrificial film is also removed. removed at the same time. As a result, there is an effect that no resist residue remains on the layer to be etched.
第1A図ないし第1E図はこの発明に係る半導体装置の
製造方法の一実施例を示す断面工程図、第2A図ないし
第2D図は従来の半導体装置の製造方法を示す断面工程
図である。
図において、3はアルミ合金膜、4はフォトレジスト、
10は犠牲薄膜である。
なお、各図中同一符号は同一または相当部分を示す。1A to 1E are cross-sectional process diagrams showing one embodiment of a method for manufacturing a semiconductor device according to the present invention, and FIGS. 2A to 2D are cross-sectional process diagrams showing a conventional method for manufacturing a semiconductor device. In the figure, 3 is an aluminum alloy film, 4 is a photoresist,
10 is a sacrificial thin film. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
層及び前記犠牲膜にエッチングを施す工程と、 前記レジストパターンを除去する工程と、 前記犠牲膜をエッチング除去することにより前記犠牲膜
上に残ったレジスト残渣も同時に除去する工程とを備え
た半導体装置の製造方法。(1) A step of preparing a layer to be etched, a step of forming a sacrificial film on the layer to be etched, a step of forming a resist pattern on the sacrificial film, and a step of preparing the layer to be etched and the layer to be etched using the resist pattern as a mask. Manufacturing a semiconductor device comprising: etching the sacrificial film; removing the resist pattern; and simultaneously removing resist residue remaining on the sacrificial film by etching the sacrificial film. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19826290A JPH0482221A (en) | 1990-07-24 | 1990-07-24 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19826290A JPH0482221A (en) | 1990-07-24 | 1990-07-24 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0482221A true JPH0482221A (en) | 1992-03-16 |
Family
ID=16388212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19826290A Pending JPH0482221A (en) | 1990-07-24 | 1990-07-24 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0482221A (en) |
-
1990
- 1990-07-24 JP JP19826290A patent/JPH0482221A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559049B2 (en) | All dual damascene oxide etch process steps in one confined plasma chamber | |
| JPH10178014A (en) | Method for manufacturing semiconductor device | |
| KR100425856B1 (en) | Method for etching layer to be etched | |
| JPH0482221A (en) | Manufacture of semiconductor device | |
| JP2681058B2 (en) | Dry etching method | |
| JPH05343363A (en) | Dry etching method | |
| JP2003298049A (en) | Method for manufacturing semiconductor device | |
| JPH11330045A (en) | Etching method for laminated film of oxide film and silicon layer | |
| JPH04157723A (en) | Dry etching method of aluminum film | |
| JPH06151390A (en) | Post-processing method for dry etching | |
| JPH07263406A (en) | Method for manufacturing semiconductor device | |
| JP2000077386A (en) | Pattern formation method | |
| KR100205096B1 (en) | Method of removing photoresist of semiconductor device | |
| JPH04313223A (en) | Manufacture of semiconductor device | |
| JP3271085B2 (en) | Etching method | |
| KR100223942B1 (en) | Method of manufacturing gate of semiconductor device | |
| JP2002246393A (en) | Metal wiring formation method | |
| TW415013B (en) | Method for fabricating shallow trench isolation capable of reducing the residues | |
| JPH04150026A (en) | Manufacture of semiconductor device | |
| JP3409357B2 (en) | Etching method | |
| JPH0410535A (en) | Removal of residue | |
| JPH09260349A (en) | Manufacture of semiconductor device | |
| JPH04267337A (en) | Manufacture of semiconductor device | |
| JPH0521431A (en) | Method for manufacturing semiconductor device | |
| KR19990024550A (en) | Etching method for wiring formation of semiconductor device |