JPH0482230A - カルコパイライト型化合物半導体薄膜の成長方法 - Google Patents
カルコパイライト型化合物半導体薄膜の成長方法Info
- Publication number
- JPH0482230A JPH0482230A JP2196628A JP19662890A JPH0482230A JP H0482230 A JPH0482230 A JP H0482230A JP 2196628 A JP2196628 A JP 2196628A JP 19662890 A JP19662890 A JP 19662890A JP H0482230 A JPH0482230 A JP H0482230A
- Authority
- JP
- Japan
- Prior art keywords
- source
- group
- chalcopyrite
- thin film
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は 分子線エピタキシー法によるＩ−ＩＩＩ−Ｖ
Ｉ２族およびＩＩ−ＩＶ−Ｖ２族カルコパイライト型化
合物半導体薄膜の成長方法に関するものである。
Ｉ２族およびＩＩ−ＩＶ−Ｖ２族カルコパイライト型化
合物半導体薄膜の成長方法に関するものである。
従来の技術
分子線エピタキシー法によりカルコパイライト型化合物
をエピタキシャル成長させた報告としては Ｂ、Ｃｈ
ｅｌｌｕｒｉ ｅｔ ａｌ、； Ｊ、Ｃｒｙｓ
ｔ、Ｇｒｏｗｔｈ、８１（１９８７）５３０．の１件が
ある。これによれは カルコパイライト型ＺｎＧｅＡｓ
ｐエピタキシャル膜か得られている。
をエピタキシャル成長させた報告としては Ｂ、Ｃｈ
ｅｌｌｕｒｉ ｅｔ ａｌ、； Ｊ、Ｃｒｙｓ
ｔ、Ｇｒｏｗｔｈ、８１（１９８７）５３０．の１件が
ある。これによれは カルコパイライト型ＺｎＧｅＡｓ
ｐエピタキシャル膜か得られている。
発明が解決しようとする課題
カルコパイライト型化合物の様な３元化合物を半導体基
板上に成長させる場合 薄膜組成を化学量論比に制御す
る技術が必要である。エピタキシャル技術の１つである
分子線エピタキシー法で（よ各ソース材を加熱すること
により分子線を発生させて基板に到達せし教 加熱基板
上でｍｉｇｒａｔｉｏηを生じさせて単結晶エピタキシ
ャル膜を成長させるわけである力（薄膜組成を化学量論
比に合わせることが１つの課題である。
板上に成長させる場合 薄膜組成を化学量論比に制御す
る技術が必要である。エピタキシャル技術の１つである
分子線エピタキシー法で（よ各ソース材を加熱すること
により分子線を発生させて基板に到達せし教 加熱基板
上でｍｉｇｒａｔｉｏηを生じさせて単結晶エピタキシ
ャル膜を成長させるわけである力（薄膜組成を化学量論
比に合わせることが１つの課題である。
本発明はカルコパイライト型化合物の分子線エピタキシ
ー法において組成制御の容易な方法を提供することを目
的とする。
ー法において組成制御の容易な方法を提供することを目
的とする。
課題を解決するための手段
本発明（表 分子線エピタキシー法でＩ−ＩＩＩ−ＶＩ
：族カルコパイライト型化合物半導体薄膜をエピタキシ
ャル成長させる場合にＵ Ｉ族供給源として■族とＶ
Ｉ族の元素から構成される化合物を用いること、あるい
（よ ＩＩＩＩＩ族源としてＩＩＩ族とＶＩ族の元素か
ら構成される化合物を用いること、ま？、 ＩＩ−Ｉ
Ｖ−Ｖｅ族カルコパイライト型化合物半導体薄膜をエピ
タキシャル成長させる場合にハＩＩ族供給源としてＩＩ
族とＶ族の元素から構成される化合物を用いること、あ
るい（；Ａ ＩＶ族供給源としてＩＶ族と■族の元素
から構成される化合物を用いることをそれぞれ特徴とす
る成長方法である。
：族カルコパイライト型化合物半導体薄膜をエピタキシ
ャル成長させる場合にＵ Ｉ族供給源として■族とＶ
Ｉ族の元素から構成される化合物を用いること、あるい
（よ ＩＩＩＩＩ族源としてＩＩＩ族とＶＩ族の元素か
ら構成される化合物を用いること、ま？、 ＩＩ−Ｉ
Ｖ−Ｖｅ族カルコパイライト型化合物半導体薄膜をエピ
タキシャル成長させる場合にハＩＩ族供給源としてＩＩ
族とＶ族の元素から構成される化合物を用いること、あ
るい（；Ａ ＩＶ族供給源としてＩＶ族と■族の元素
から構成される化合物を用いることをそれぞれ特徴とす
る成長方法である。
作用
本発明は前記した方法により、ソース原料として化合物
を用ｔ、％ このため単体ソースを用いる場合に比べ
て組成を化学量論比に合わせるのに必要な加熱設定許容
温度範囲が広がり、結果として組成制御が容易となる。
を用ｔ、％ このため単体ソースを用いる場合に比べ
て組成を化学量論比に合わせるのに必要な加熱設定許容
温度範囲が広がり、結果として組成制御が容易となる。
実施例
第１図は本発明の第１の実施例におけるカルコパイライ
ト型化合物半導体薄膜の成長方法を示すものである。第
１図において、 ｌはＧａＰ基板、２は蒸発源の加熱装
置であるにセル、 ３，４、５はそれぞれソース材料の
Ｃｕ５ｅ、Ａ１、 Ｓｅである。分子線エピタキシー法
によって、ＧａＰ基板１ 上ニＩ−ＩＩＩ−ＶＩａ族カ
ルコパイライト型化合物のＣｕ Ａ Ｉ Ｓ ｅ ２を
成長させ九 ＧａＰ基板１を６００℃に加熱ＬＫセル２
温度としてソースＣｕ５ｅ３を１０００ｔ、 ソース
ＡＩ４を１０５０ｔ。
ト型化合物半導体薄膜の成長方法を示すものである。第
１図において、 ｌはＧａＰ基板、２は蒸発源の加熱装
置であるにセル、 ３，４、５はそれぞれソース材料の
Ｃｕ５ｅ、Ａ１、 Ｓｅである。分子線エピタキシー法
によって、ＧａＰ基板１ 上ニＩ−ＩＩＩ−ＶＩａ族カ
ルコパイライト型化合物のＣｕ Ａ Ｉ Ｓ ｅ ２を
成長させ九 ＧａＰ基板１を６００℃に加熱ＬＫセル２
温度としてソースＣｕ５ｅ３を１０００ｔ、 ソース
ＡＩ４を１０５０ｔ。
ソースＳｅ５を２１０℃に設定し 真空度１０−１”７
ｏｒｒで、 １時間成長を行っｆ−第２図に Ｃｕ５ｅ
設定温度と得られた膜の組成比Ｃｕ（ａｔ％）／ＡＩ（
ａｔ％）比との関係を実線で、さらに Ｃｕソースとし
て単体のＣ’ ｕを用いた場合のＣｕ設定温度と得られ
た膜の組成比Ｃｕ （ａｔ％）／ＡＩ（ａｔ％）比との
関係を破線でそれぞれ示す。この場合、膜中のＳｅの組
成１訳 Ｃｕ原子１個あるいはＡ１原子１個に対してそ
れぞれＳｅ原子１個の割合でＳｅが取り込まれるメカニ
ズムのためいずれの場合も５０ａｔ％一定である。第２
図で示されるように Ｃｕ５ｅソース使用の場合はソー
ス設定温度が１０００±１０℃の範囲でカルコパイライ
ト型化合物ＣｕＡｌＳｅ２が得られた力＜、Ｃｕソース
として単体のＣｕを用いた場合（よＣｕ Ａ ］ Ｓ
ｅ ２か得られるＣｕソースの許容温度範囲は１０００
±３℃であっな 以上の様に 本実施例によれｌ；ＵＣ
ｕソースとしてＣｕ５ｅを用いることにより、ソースの
設定許容温度範囲を広めることができ、すなわち言い換
えれは 組成の制御を容易にならしめることができる。
ｏｒｒで、 １時間成長を行っｆ−第２図に Ｃｕ５ｅ
設定温度と得られた膜の組成比Ｃｕ（ａｔ％）／ＡＩ（
ａｔ％）比との関係を実線で、さらに Ｃｕソースとし
て単体のＣ’ ｕを用いた場合のＣｕ設定温度と得られ
た膜の組成比Ｃｕ （ａｔ％）／ＡＩ（ａｔ％）比との
関係を破線でそれぞれ示す。この場合、膜中のＳｅの組
成１訳 Ｃｕ原子１個あるいはＡ１原子１個に対してそ
れぞれＳｅ原子１個の割合でＳｅが取り込まれるメカニ
ズムのためいずれの場合も５０ａｔ％一定である。第２
図で示されるように Ｃｕ５ｅソース使用の場合はソー
ス設定温度が１０００±１０℃の範囲でカルコパイライ
ト型化合物ＣｕＡｌＳｅ２が得られた力＜、Ｃｕソース
として単体のＣｕを用いた場合（よＣｕ Ａ ］ Ｓ
ｅ ２か得られるＣｕソースの許容温度範囲は１０００
±３℃であっな 以上の様に 本実施例によれｌ；ＵＣ
ｕソースとしてＣｕ５ｅを用いることにより、ソースの
設定許容温度範囲を広めることができ、すなわち言い換
えれは 組成の制御を容易にならしめることができる。
この理由として（よ Ｃｕ５ｅソースを用いる場合、膜
の成長にかかわるＣｕ原子の蒸気圧の変動力＜、Ｃｕ５
ｅに対する分圧Ｃｕの変動であることから低く抑えられ
るためと考えられる。
の成長にかかわるＣｕ原子の蒸気圧の変動力＜、Ｃｕ５
ｅに対する分圧Ｃｕの変動であることから低く抑えられ
るためと考えられる。
第３図は本発明の第２の実施例を示すカルコパイライト
型化合物半導体薄膜の成長方法を示すものである。第２
図において、 ６および７はそれぞれソース材料のＣｕ
およびＡｂａｓｅｓである。分子線エピタキシー法によ
って、 ＧａＰ基板１上に１１ＩＩ−Ｖ１２族カルコパ
イライト型化合物のＣｕＡｌ５ｅａを成長させＦ。Ｇａ
Ｐ基板１を６００℃に加熱ＬＫセル２温度としてソース
Ｃｕ６を１０００ｔ、 ソースＡｌ２５ｅｓ７を１０
５０ｔ、 ソースＳｅ５を２１０℃に設定し 真空度
１０””Ｔｏｒｒてミ １時間成長を行っｆ、 第４
図に Ａ１２Ｓｅ＄設定温度と得られた膜の組成比Ｃｕ
（ａｔ％）／Ａｌ（ａｔ％）比との関係を実線で、ざら
く Ａｌソースとして単体のＡＩを用いた場合のＡＩ設
定温度と得られた膜の組成比Ｃｕ（ａｔ％）／Ａ１（ａ
ｔ％）比との関係を破線でそれぞれ示す。
型化合物半導体薄膜の成長方法を示すものである。第２
図において、 ６および７はそれぞれソース材料のＣｕ
およびＡｂａｓｅｓである。分子線エピタキシー法によ
って、 ＧａＰ基板１上に１１ＩＩ−Ｖ１２族カルコパ
イライト型化合物のＣｕＡｌ５ｅａを成長させＦ。Ｇａ
Ｐ基板１を６００℃に加熱ＬＫセル２温度としてソース
Ｃｕ６を１０００ｔ、 ソースＡｌ２５ｅｓ７を１０
５０ｔ、 ソースＳｅ５を２１０℃に設定し 真空度
１０””Ｔｏｒｒてミ １時間成長を行っｆ、 第４
図に Ａ１２Ｓｅ＄設定温度と得られた膜の組成比Ｃｕ
（ａｔ％）／Ａｌ（ａｔ％）比との関係を実線で、ざら
く Ａｌソースとして単体のＡＩを用いた場合のＡＩ設
定温度と得られた膜の組成比Ｃｕ（ａｔ％）／Ａ１（ａ
ｔ％）比との関係を破線でそれぞれ示す。
この場合、膜中のＳｅの組成ｊ＆Ｃｕ原子１個あるいは
ＡＩ原子１個に対してそれぞれＳｅ原子１個の割合でＳ
ｅが取り込まれるメカニズムのためいずれの場合も５０
ａｔ％一定である。第４図で示されるように ＡＩｅＳ
ｅｚソース使用の場合はソース設定温度が１０５０±ｌ
Ｏ℃の範囲でカルコパイライト型化合物Ｃｕ Ａ Ｉ
Ｓ ｅ ２が得られた力ｔＡｌソースとして単体のＡＩ
を用いた場合ハＣｕＡｌ５ｅ２が得られるＡｌソースの
許容温度範囲は１０５０±３℃であっ九 以上の様に
本実施例によれば Ａ１ソースとしてＡ１２Ｓｅａを用
いることにより、ソースの設定許容温度範囲を広めるこ
とができ、すなわち言い換えれば 組成の制御を容易に
ならしめることができる。この理由として（よ Ａｌ２
５ｅａソースを用いる場合、膜の成長にかかわるＡＩ原
子の蒸気圧の変動カミ Ａ１２３ｅ３に対する分圧ＡＩ
の変動であることから低く抑えられるためと考えられも 第５図は本発明の第３の実施例におけるカルコパイライ
ト型化合物半導体薄膜の成長方法を示すものである。第
５図において、 ８，９、１０はそれぞれソース材料の
ＺｎＰ、 Ｓｉ、Ｐである。分子線エピタキシー法に
よって、ＧａＰ基板１上にＩＩ−ＩＶ−Ｖ２族カルコパ
イライト型化合物のＺｎ５ｉＰ２を成長させｆ；ＧａＰ
基板１を６００℃に加熱ＬＫセル２温度としてソースＺ
ｎＰ８を１１６０肱 ソースＳｉ９を１４５０℃、ソー
スＰＩＯを２１０℃に設定し 真空度１０−”Ｔｏ ｒ
ｒで、１時間成長を行っｆ、 第６図番ミ ＺｎＰ
設定温度と得られた膜の組成比Ｚｎ（ａｔ％）／５ｉ（
ａｔ％）比との関係を実線で、さら番へ Ｚｎソースと
して単体のＺｎを用いた場合のＺｎ設定温度と得られた
膜の組成比Ｚｎ（ａｔ％）／５ｉ（ａｔ％）比との関係
を破線でそれぞれ示す。この場合、膜中のＰの組成は
Ｚｎ原子１個あるいはＳ】原子１個に対してそれぞれＰ
原子１個の割合でＰが取り込まれるメカニズムのためい
ずれの場合モ５０ａｔ％一定であも 第６図で示される
ようにＺｎＰソース使用の場合はソース設定温度が１１
６０±１０℃の範囲でカルコパイライト型化合物Ｚｎ５
ｉｐａが得られた力＜、Ｚｎソースとして単体のＺｎを
用いた場合ｊｉＺｎｓｉＰａが得られるＺｎソースの許
容温度範囲は±３℃であっ九 以上の様番二 本実施例
によれば ＺｎソースとしてＺｎＰを用いることにより
、ソースの設定許容温度範囲を広めることができ、すな
わち言い換えれ（瓜組成の制御を容易にならしめること
ができる。この理由としてｉ；ＬＺｎＰソースを用いる
場合 膜の成長にかかわるＺｎ原子の蒸気圧の変動Ｍ
ＺｎＰに対する分圧Ｚｎの変動であることから低く抑
えられるためと考えられる。
ＡＩ原子１個に対してそれぞれＳｅ原子１個の割合でＳ
ｅが取り込まれるメカニズムのためいずれの場合も５０
ａｔ％一定である。第４図で示されるように ＡＩｅＳ
ｅｚソース使用の場合はソース設定温度が１０５０±ｌ
Ｏ℃の範囲でカルコパイライト型化合物Ｃｕ Ａ Ｉ
Ｓ ｅ ２が得られた力ｔＡｌソースとして単体のＡＩ
を用いた場合ハＣｕＡｌ５ｅ２が得られるＡｌソースの
許容温度範囲は１０５０±３℃であっ九 以上の様に
本実施例によれば Ａ１ソースとしてＡ１２Ｓｅａを用
いることにより、ソースの設定許容温度範囲を広めるこ
とができ、すなわち言い換えれば 組成の制御を容易に
ならしめることができる。この理由として（よ Ａｌ２
５ｅａソースを用いる場合、膜の成長にかかわるＡＩ原
子の蒸気圧の変動カミ Ａ１２３ｅ３に対する分圧ＡＩ
の変動であることから低く抑えられるためと考えられも 第５図は本発明の第３の実施例におけるカルコパイライ
ト型化合物半導体薄膜の成長方法を示すものである。第
５図において、 ８，９、１０はそれぞれソース材料の
ＺｎＰ、 Ｓｉ、Ｐである。分子線エピタキシー法に
よって、ＧａＰ基板１上にＩＩ−ＩＶ−Ｖ２族カルコパ
イライト型化合物のＺｎ５ｉＰ２を成長させｆ；ＧａＰ
基板１を６００℃に加熱ＬＫセル２温度としてソースＺ
ｎＰ８を１１６０肱 ソースＳｉ９を１４５０℃、ソー
スＰＩＯを２１０℃に設定し 真空度１０−”Ｔｏ ｒ
ｒで、１時間成長を行っｆ、 第６図番ミ ＺｎＰ
設定温度と得られた膜の組成比Ｚｎ（ａｔ％）／５ｉ（
ａｔ％）比との関係を実線で、さら番へ Ｚｎソースと
して単体のＺｎを用いた場合のＺｎ設定温度と得られた
膜の組成比Ｚｎ（ａｔ％）／５ｉ（ａｔ％）比との関係
を破線でそれぞれ示す。この場合、膜中のＰの組成は
Ｚｎ原子１個あるいはＳ】原子１個に対してそれぞれＰ
原子１個の割合でＰが取り込まれるメカニズムのためい
ずれの場合モ５０ａｔ％一定であも 第６図で示される
ようにＺｎＰソース使用の場合はソース設定温度が１１
６０±１０℃の範囲でカルコパイライト型化合物Ｚｎ５
ｉｐａが得られた力＜、Ｚｎソースとして単体のＺｎを
用いた場合ｊｉＺｎｓｉＰａが得られるＺｎソースの許
容温度範囲は±３℃であっ九 以上の様番二 本実施例
によれば ＺｎソースとしてＺｎＰを用いることにより
、ソースの設定許容温度範囲を広めることができ、すな
わち言い換えれ（瓜組成の制御を容易にならしめること
ができる。この理由としてｉ；ＬＺｎＰソースを用いる
場合 膜の成長にかかわるＺｎ原子の蒸気圧の変動Ｍ
ＺｎＰに対する分圧Ｚｎの変動であることから低く抑
えられるためと考えられる。
第７図は本発明の第４の実施例におけるカルコパイライ
ト型化合物半導体薄膜の成長方法を示すものであム 第
７図において、 １１、１２はそれぞれソース材料のＺ
ｎ、ＳｉＰである。分子線エピタキシー法によって、Ｇ
ａＰ基板１上にＩＩ−ＩＶＶ２族カルコパイライト型化
合物のＺｎ５ｉｐ２を成長させ九 ＧａＰ基板１を６０
０℃に加熱り、にセル２温度としてソースＺｎ１ｌを６
６０＼ ソース５ｉＰ１２を１２００’Ｄ ソースＰ
ＩＯを２１０℃に設定し 真空度１０−”Ｔｏ ｒ ｒ
で、 １時間成長を行っ九 第８図に ＳｉＰ設定温度
と得られた膜の組成比Ｚｎ（ａｔ％）／５ｉ（ａｔ％）
比との関係を実線で、さらに Ｓｉソースとして単体の
Ｓｉを用いた場合のＳｉ設定温度と得られた膜の組成比
Ｚｎ（ａｔ％）／５ｉ（ａｔ％）比との関係を破線でそ
れぞれ示す。この場合、膜中のＰの組成ｔＬＺｎ原子１
個あるいはＳ１原子１個に対してそれぞれＰ原子１個の
割合でＰが取り込まれるメカニズムのためいずれの場合
も５０ａｔ％一定である。第８図で示されるように Ｓ
ｉＰソース使用の場合はソース設定温度が１２００±１
０℃の範囲でカルコパイライト型化合物ＺｎＳ ｉ Ｐ
２が得られたＭＳｊソースとして単体のＳｉを用いた場
合ｉ＊Ｚｎ５ｉＰａが得られるＳｉソ−スの許容温度範
囲は±３℃であつ九 以上の様に 本実施例によれｔｆ
、ＳｉソースとしてＳｉＰを用いることにより、ソース
の設定許容温度範囲を広めることができ、すなわち言い
換えれは 組成の制御を容易にならしめることができる
。この理由としてｆ；１ＳｉＰソースを用いる場合、膜
の成長にかかわるＳｉ原子の蒸気圧の変動力＼ ＳＩＰ
に対する分圧Ｓｉの変動であることから低く抑えられる
ためと考えられる。
ト型化合物半導体薄膜の成長方法を示すものであム 第
７図において、 １１、１２はそれぞれソース材料のＺ
ｎ、ＳｉＰである。分子線エピタキシー法によって、Ｇ
ａＰ基板１上にＩＩ−ＩＶＶ２族カルコパイライト型化
合物のＺｎ５ｉｐ２を成長させ九 ＧａＰ基板１を６０
０℃に加熱り、にセル２温度としてソースＺｎ１ｌを６
６０＼ ソース５ｉＰ１２を１２００’Ｄ ソースＰ
ＩＯを２１０℃に設定し 真空度１０−”Ｔｏ ｒ ｒ
で、 １時間成長を行っ九 第８図に ＳｉＰ設定温度
と得られた膜の組成比Ｚｎ（ａｔ％）／５ｉ（ａｔ％）
比との関係を実線で、さらに Ｓｉソースとして単体の
Ｓｉを用いた場合のＳｉ設定温度と得られた膜の組成比
Ｚｎ（ａｔ％）／５ｉ（ａｔ％）比との関係を破線でそ
れぞれ示す。この場合、膜中のＰの組成ｔＬＺｎ原子１
個あるいはＳ１原子１個に対してそれぞれＰ原子１個の
割合でＰが取り込まれるメカニズムのためいずれの場合
も５０ａｔ％一定である。第８図で示されるように Ｓ
ｉＰソース使用の場合はソース設定温度が１２００±１
０℃の範囲でカルコパイライト型化合物ＺｎＳ ｉ Ｐ
２が得られたＭＳｊソースとして単体のＳｉを用いた場
合ｉ＊Ｚｎ５ｉＰａが得られるＳｉソ−スの許容温度範
囲は±３℃であつ九 以上の様に 本実施例によれｔｆ
、ＳｉソースとしてＳｉＰを用いることにより、ソース
の設定許容温度範囲を広めることができ、すなわち言い
換えれは 組成の制御を容易にならしめることができる
。この理由としてｆ；１ＳｉＰソースを用いる場合、膜
の成長にかかわるＳｉ原子の蒸気圧の変動力＼ ＳＩＰ
に対する分圧Ｓｉの変動であることから低く抑えられる
ためと考えられる。
発明の詳細
な説明したよう番−本発明によれＩＬ Ｉ−ＩＩＩＶ
Ｉ２族カルコパイライト型化合物の分子線エピタキシー
成長で（よ ソースとして１−ＶＩもしくはＩＩＩ−Ｖ
Ｉ族化合物を用いることにより、ま？Ｑ ＩＩ−ＩＶ
−Ｖ２族カルコパイライト型化合物の分子線エピタキシ
ー成長で（よ ソースとしてｒｒ−ｖもしくはＩＶ−Ｖ
族化合物を用いることにより、Ｋセルの許容設定温度範
囲が広がって容易となり、その実用的効果は太きし−
Ｉ２族カルコパイライト型化合物の分子線エピタキシー
成長で（よ ソースとして１−ＶＩもしくはＩＩＩ−Ｖ
Ｉ族化合物を用いることにより、ま？Ｑ ＩＩ−ＩＶ
−Ｖ２族カルコパイライト型化合物の分子線エピタキシ
ー成長で（よ ソースとしてｒｒ−ｖもしくはＩＶ−Ｖ
族化合物を用いることにより、Ｋセルの許容設定温度範
囲が広がって容易となり、その実用的効果は太きし−
【図面の簡単な説明】
第１図は本発明における一実施例のカルコパイライト型
化合物半導体薄膜の成長方法を示す医第２図はＣｕ５ｅ
もしくはＣｕソースを用いた場合のソース設定温度と膜
組成のＣｕ／Ａｌ比との関係を示す皿 第３図は本発明
の他の実施例のカルコパイライト型化合物半導体薄膜の
成長方法を示す医 第４図はＡ１２ＳｅｓもしくはＡ１
ソースを用いた場合のソース設定温度と膜組成のＣｕ／
Ａｌ比との関係を示す医 第５図は本発明の他の実施例
のカルコパイライト型化合物半導体薄膜の成長方法を示
す１ 第６図はＺｎＰもしくはＺｎソースを用いた場合
のソース設定温度と膜組成のＺｎ／Ｓｉ比との関係を示
すは 第７図は本発明の他の実施例のカルコパイライト
型化合物半導体薄膜の成長方法を示す母 第８図はＳｉ
ＰもしくはＳｉソースを用いた場合のソース設定温度と
膜組成のＺｎ／Ｓｉ比との関係を示す図である。 １・・・ＧａＰ基板、 ２・・・Ｋセル ３・・ソース
Ｃｕ５ｅ、４−ソースＡｌ、 ５・ソースＳｅ、６・・
・ソースＣｕ、７・・・ソースＡｂ２ｓｅｓ、８・・・
ソースＺｎＰ、 ９・・ソースＳｉ、 １０・・・ソー
スＰ、 １１・・ソースＺｎ、 １２＝７−スＳｉＰ 代理人の氏名 弁理士 粟野重孝 はか１名前 １ ｒ
Ｍ １ ＧａＰ基板 ソース５ｅ １１１２ 図 一ノース殻定シ監度 （′Ｃ） 第 図 リースＣ１，ｔ ソースＡｆ２Ｓｅｇ 口コニ二と′ １を 第 図 ソース設定温度 （°Ｃ） 第 図 ソース’ＺｒＬＰ イ 第 図 一ノース設ｆＩＬ５１ノ１ （°Ｃ）
化合物半導体薄膜の成長方法を示す医第２図はＣｕ５ｅ
もしくはＣｕソースを用いた場合のソース設定温度と膜
組成のＣｕ／Ａｌ比との関係を示す皿 第３図は本発明
の他の実施例のカルコパイライト型化合物半導体薄膜の
成長方法を示す医 第４図はＡ１２ＳｅｓもしくはＡ１
ソースを用いた場合のソース設定温度と膜組成のＣｕ／
Ａｌ比との関係を示す医 第５図は本発明の他の実施例
のカルコパイライト型化合物半導体薄膜の成長方法を示
す１ 第６図はＺｎＰもしくはＺｎソースを用いた場合
のソース設定温度と膜組成のＺｎ／Ｓｉ比との関係を示
すは 第７図は本発明の他の実施例のカルコパイライト
型化合物半導体薄膜の成長方法を示す母 第８図はＳｉ
ＰもしくはＳｉソースを用いた場合のソース設定温度と
膜組成のＺｎ／Ｓｉ比との関係を示す図である。 １・・・ＧａＰ基板、 ２・・・Ｋセル ３・・ソース
Ｃｕ５ｅ、４−ソースＡｌ、 ５・ソースＳｅ、６・・
・ソースＣｕ、７・・・ソースＡｂ２ｓｅｓ、８・・・
ソースＺｎＰ、 ９・・ソースＳｉ、 １０・・・ソー
スＰ、 １１・・ソースＺｎ、 １２＝７−スＳｉＰ 代理人の氏名 弁理士 粟野重孝 はか１名前 １ ｒ
Ｍ １ ＧａＰ基板 ソース５ｅ １１１２ 図 一ノース殻定シ監度 （′Ｃ） 第 図 リースＣ１，ｔ ソースＡｆ２Ｓｅｇ 口コニ二と′ １を 第 図 ソース設定温度 （°Ｃ） 第 図 ソース’ＺｒＬＰ イ 第 図 一ノース設ｆＩＬ５１ノ１ （°Ｃ）
Claims (4)
- （１）分子線エピタキシー法により半導体基板上へ I
−III−VI＿２族カルコパイライト型化合物半導体薄膜
をエピタキシャル成長するに際し、 I 族供給源として
I 族とVI族の元素から構成される化合物を用いたこと
を特徴とするカルコパイライト型化合物半導体薄膜の成
長方法 - （２）分子線エピタキシー法により半導体基板上へ I
−III−VI＿２族カルコパイライト型化合物半導体薄膜
をエピタキシャル成長するに際し、III族供給源として
III族とVI族の元素から構成される化合物を用いたこと
を特徴とするカルコパイライト型化合物半導体薄膜の成
長方法 - （３）分子線エピタキシー法により半導体基板上へII−
IV−Ｖ＿２族カルコパイライト型化合物半導体薄膜をエ
ピタキシャル成長するに際し、II族供給源としてII族と
Ｖ族の元素から構成される化合物を用いたことを特徴と
するカルコパイライト型化合物半導体薄膜の成長方法 - （４）分子線エピタキシー法により半導体基板上へII−
IV−Ｖ＿２族カルコパイライト型化合物半導体薄膜をエ
ピタキシャル成長するに際し、IV族供給源としてIV族と
Ｖ族の元素から構成される化合物を用いたことを特徴と
するカルコパイライト型化合物半導体薄膜の成長方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2196628A JPH0482230A (ja) | 1990-07-24 | 1990-07-24 | カルコパイライト型化合物半導体薄膜の成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2196628A JPH0482230A (ja) | 1990-07-24 | 1990-07-24 | カルコパイライト型化合物半導体薄膜の成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0482230A true JPH0482230A (ja) | 1992-03-16 |
Family
ID=16360926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2196628A Pending JPH0482230A (ja) | 1990-07-24 | 1990-07-24 | カルコパイライト型化合物半導体薄膜の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0482230A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104709885A (zh) * | 2015-02-15 | 2015-06-17 | 深圳先进技术研究院 | 光伏材料及其制备方法和应用 |
-
1990
- 1990-07-24 JP JP2196628A patent/JPH0482230A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104709885A (zh) * | 2015-02-15 | 2015-06-17 | 深圳先进技术研究院 | 光伏材料及其制备方法和应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4960720A (en) | Method of growing compound semiconductor thin film using multichamber smoothing process | |
| CA1299068C (en) | Semiconductor deposition method and device | |
| JP2008531458A (ja) | 格子不整合基板のための単一工程の高温核生成方法 | |
| KR100319300B1 (ko) | 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자 | |
| IL109194A (en) | Arsenic passivation for epitaxial deposition of ternary chalcogenide semiconductor films onto silicon substrates | |
| JPS59211216A (ja) | 半導体装置の製造方法 | |
| Basson et al. | The introduction of misfit dislocations in HgCdTe epitaxial layers | |
| US4314873A (en) | Method for depositing heteroepitaxially InP on GaAs semi-insulating substrates | |
| JP3007971B1 (ja) | 単結晶薄膜の形成方法 | |
| JPH0482230A (ja) | カルコパイライト型化合物半導体薄膜の成長方法 | |
| JPH02258688A (ja) | 化合物半導体エピタキシャル成長法 | |
| Wakahara et al. | OMVPE growth of AlP/GaP superlattices using tertiarybutylphosphine as a phosphorus source | |
| Hartmann | Vapour phase epitaxy of II–VI compounds: A review | |
| Chaudhuri et al. | High quality GaN layers grown by hydride vapor phase epitaxy—a high resolution X-ray diffractometry and synchrotron X-ray topography study | |
| JP2002053398A (ja) | 結晶基板 | |
| JP2927420B1 (ja) | ＣｄＺｎＴｅ薄膜の結晶成長方法 | |
| Metzner et al. | Hetero-epitaxial growth of Cu (In, Ga) S2 on Si substrates | |
| JP2651751B2 (ja) | 化合物半導体の結晶成長方法 | |
| JPH0334534A (ja) | 燐添加２‐６族化合物半導体の製造方法 | |
| JPS62219614A (ja) | 化合物半導体の成長方法 | |
| JPS62166510A (ja) | 蒸発源の熱分解法 | |
| JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
| BASSON et al. | in HgCdTe Epitaxial Layers | |
| Cieslak et al. | Microstructure of epitaxial CuGaS2 on Si (111) | |
| JP2671848B2 (ja) | ２−６半導体不純物添加方法 |