JPH0482256A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、とくに発熱が大きい半導
体集積回路装置に適用して有効な技術に関するものであ
る。

〔従来の技術〕

半導体装置は半導体基板上に多数の薄膜を積層すること
により、多数のトランジスタなどの素子を形成し、これ
に電気信号取り出し用の電極を付けたものである。

半導体装置す動作時にはこれらの素子が発熱するので、
素子形成領域の温度上昇が起こり、電気的特性の変動や
信頼性の低下をきたすことがある。

これを防止するために、従来は半導体装置を封止する材
料を高熱伝導を有するものを採用することで解決してき
た。

半導体装置の主な発熱場所は半導体基板のごとく表面近
傍のｐ−ｎ接合部であるが、ここで発生した熱はその大
部分が半導体装置内を伝わり、半導体装置表面まで達し
、さらにこれと接着されているパッケージ本体に伝わっ
て半導体装置外に放出される。しかし、半導体装置にお
いて、半導体基板上に高密度に素子を形成するようにな
ると上記の従来技術によって素子部の温度上昇を十分に
は押さえられなくなってきた。

そこで、この問題を解消するために、半導体装置自体に
放熱機能をもたせることが行われている。

たとえばメツキ等により金属薄板を半導体装置中に層状
に形成し、半導体基板と平行な方向に熱を拡散させるよ
うにする試みがなされている。

尚、この種従来技術としては特開昭４８−８４６７号公
報記載のものがある。

〔発明が解決しようとする課題〕

しかしながら、本発明者は半導体基板上にさらに高密度
に素子を形成したところ、上記の従来の技術では素子部
の温度上昇を十分に押さえられなくなった。

すなわち、従来の半導体装置ではｐ−ｎ接合部や配線の
上に厚い絶縁膜が存在するために半導体装置表面からの
放熱が押さえられ、そのほとんどが半導体基板内部を通
って半導体装置裏面から放熱されるのであった。

また、半導体装置内の素子の配置に偏りがある場合に、
従来の半導体装置では放熱性能が悪いために、部分的に
過熱し、素子の電気的特性が部分的にばらつく原因とな
ってきた。

本発明の目的は、半導体装置において、そのｐ−ｎ接合
部で発生する熱を半導体装置表面に、より速く伝えるこ
とのできる技術を提供することにある。

本発明の他の目的は、半導体装置において、そのｐ−ｎ
接合部で発生する熱を半導体装置外に、より速く排出す
ることのできる技術を提供することにある。

本発明の更に他の目的は、半導体装置において素子の配
置に偏りがある場合においても、そのＰ−ｎ接合部で発
生する熱を半導体装置内に高速に拡散させ、半導体装置
内の温度分布を小さくすることのできる技術を提供する
ことにある。

〔課題を解決するための手段〕

上記課題を解決するために、発明者は、発熱源である半
導体素子の至近距離から半導体装置表面への熱伝導路（
放熱部）を良熱伝導体にて形成すればよいことに気付い
た。

しかしながら、従来技術を用いてはこのような放熱部の
形成は不可能であり、主に半導体基板と並行な方向に熱
を拡散させることしかできないことが分かった。

すなわち、多層の薄膜中に放熱層を形成しても半導体装
置表面等に存在する汚染防止用絶縁膜や配線絶縁用の膜
が存在するための半導体装置表面への熱を拡散が妨げら
れ易すがった。

よって本課題を達成するには、表面から発熱源まで、多
層膜を貫いた良熱伝導体の形成が不可欠であり、本発明
はこのような良熱伝導体の形成を可能としたものである
。

更に、従来の技術では、半導体装置表面から半導体装置
外への放熱性能に関しては考慮されていなかったが、本
発明では半導体装置外への放熱性能を向上させることを
可能としたものである。

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

（１）半導体基板上に少なくとも電極と配線が形成され
てなる半導体素子において、該電極、配線、あるいは基
板から表面に向かって電流導出部とは別に放熱体を突出
して形成させ、該放熱体を半導体装置内部から外部に露
出させることを特徴とする半導体素子である。

（２）半導体基板上に少なくとも電極と配線が形成され
てなる半導体素子において、該電極、配線。

あるいは基板から表面に向かって放熱体を半導体素子内
部から一体に突出して形成させ、該放熱体を半導体装置
内部から外部に露出させることを特徴とする半導体素子
である。

（３）半導体基板上に少なくとも電極と配線が形成され
てなる半導体素子を有する半導体装置に関し、半導体素
子の電極か配線、あるいは基板のうち少なくとも１ケ所
から半導体装置表面に向かって形成される膜を有し、か
つ電流の経路、あるいは電荷の蓄積部とならないことを
特徴とする半導体装置である。

（４）半導体基板上に少なくとも電極と配線が形成され
てなる半導体素子を有する半導体装置に関し、半導体素
子の電極か配線、あるいは基板の少なくともどこか１ケ
所から半導体装置表面に向かって局部的に形成される膜
を有し、かつ電流の経路あるいは電荷の蓄積部とならな
いことを特徴とし、さらに既膜が半導体素子表面から突
出して形成されていることを特徴とする半導体装置であ
る。

（５）半導体基板上に少なくとも電極と配線が形成され
てなる半導体素子を有する半導体装置に関し、半導体装
置表面から熱伝導度が大きい物質よりなる突起を有し、
この膜が電流の経路、あるいは電荷の蓄積部とならない
ことを特徴とする半導体装置である。

（６）半導体基板上に少なくとも電極と配線が形成され
てなる半導体素子を有する半導体装置に関し、半導体装
置表面から熱伝導の大きな物質よりなる突起を有し、こ
の突起の一部分が、電流の経路となることを特徴とする
半導体装置である。

（７）半導体基板上に少なくとも電極と配線が形成され
てなる半導体素子を有する半導体装置に関し、半導体装
置表面から熱伝導の大きな物質よりなる突起を有し、こ
の突起の一端面が、半導体基板に接続されていることを
特徴とする半導体装置である。

（８）半導体基板上に少なくとも電極と配線が形成され
てなる半導体素子を有する半導体装置に関し、半導体素
子の電極か配線、あるいは基板のうち少なくとも１ケ所
から半導体装置表面に向かつて形成される膜を有し、こ
の膜の一部分が電流の経路となることを特徴とする半導
体装置である。

（９）前記膜が選択ＣＶＤ法、もしくはレーザーＣＶＤ
法により形成されたことを特徴とする請求項１から請求
項８に記載の半導体装置である。

（１０）前記突起が選択ＣＶＤ法、もしくはレーザーＣ
ＶＤ法により形成されたことを特徴とする請求項１から
請求項８に記載の半導体装置である。

（１１）前記半導体装置を封止するパッケージにおいて
、半導体装置表面の突起をパッケージに接触させたこと
を特徴とする請求項１から請求項８に記載の半導体装置
である。

（１２）半導体素子の電極か配線、あるいは基板のうち
少なくとも１カ所から半導体装置表面に向かって形成さ
れ、かつ電流の経路あるいは電荷の蓄積部とならない放
熱部が形成された半導体装置において、半導体装置表面
の放熱部上に放熱板を設けたことを特徴とする半導体装
置である。

（１３）前記放熱板が複数の放熱部上にまたがって設け
られていることを特徴とする請求項１２に記載の半導体
装置である。

（１４）前記放熱板の反半導体装置対向面側に放熱フィ
ンを設けたことを特徴とする請求項１２及び１３に記載
の半導体素子である。

（１５）前記放熱板を半導体装置表面の放熱部に押えつ
けるためのバネを設けたことを特徴とする請求項１２及
び１４に記載の半導体装置である。

（１６）請求項１２および１５のいずれかにおいて、前
記半導体装置を封止してパッケージを形成したことを特
徴とする半導体パッケージである。

（１７）半導体素子の電極か配線、あるいは基板のうち
少なくとも１カ所から半導体装置表面に向かって形成さ
れ、かつ電流の経路あるいは電荷の蓄積部とならない放
熱部が形成された半導体装置を封止する半導体パッケー
ジにおいて、半導体装置表面の放熱部をパッケージに接
続したことを特徴とする半導体パッケージである。

（１８）前記半導体装置表面の放熱部を間接的にパッケ
ージに接続したことを特徴とする請求項１７に記載の半
導体パッケージである。

（１９）請求項１８において、前記放熱リードを実装基
板に接続したことを特徴とする半導体パッケージである
。

（２０）半導体素子の電極か配線、あるいは基板のうち
少なくとも１カ所から半導体装置表面に向がって形成さ
れ、かつ電流の経路あるいは電荷の蓄積部とならない放
熱部が形成された半導体装置にいて、前記放熱部を実装
基板に接合したことを特徴とする半導体装置である。

（２１）前記放熱部をはんだバンプを介して実装基板に
接合したことを特徴とする請求項２０に記載の半導体装
置である。

（２２）前記放熱部が形成された複数の半導体装置を実
相基板に接続し、それらを封止した半導体パッケージに
おいて、前記放熱部を実装基板に接合したことを特徴と
する半導体パッケージである。

（２３）前記半導体装置を封止するパッケージにおいて
、半導体装置表面の突起の間に流体を流すことを特徴と
する請求項２に記載の半導体装置である。

（２４）前記半導体装置において半導体基板の中に絶縁
層が層状に構成されていることを特徴とする請求項１に
記載の半導体装置である。

（２５）前記半導体装置において半導体基板の中に絶縁
層が層状に構成されていることを特徴とする請求項１に
記載の半導体装置である。

（２６）前記半導体装置において半導体素子が多層にわ
たり構成されていることを特徴とする請求項１に記載の
半導体素子である。

（２７）前記半導体装置において半導体素子が多層にわ
たり構成されていることを特徴とする請求項２に記載の
半導体素子である。

（２８）前記半導体装置において半導体素子形成領域の
周囲に放熱部を配置したことを特徴とする請求項１乃至
請求項２に記載の半導体素子である。

〔作用〕

前記１項乃至前記３項乃至前記２４項の手段によれば、
半導体装置内の半導体素子形成領域で発生した熱を、既
膜により半導体装置表面に高速に伝えることができるの
で、半導体素子形成領域の過度の温度上昇を防ぎ、半導
体素子の安定動作を実現できる。

また、半導体素子形成領域での発熱を半導体装置内に高
速に伝えることができるので、半導体装置内の温度の不
均一を減少させることができる。

よって、半導体装置内の温度分布の不均一によって起き
る素子の部分的な電気的特性のばらつきを低減すること
ができる。

前記２項乃至前記４項乃至前記２５項の手段によれば、
前記１項の作用に加え、該膜を表面から突出するように
形成するので半導体装置の表面積を大きくすることがで
き、既熱を効率よく半導体装置外に放出することができ
る。

よって、半導体装置形成領域の温度を過度に上げること
なく保つことができ、半導体素子の安定動作を実現でき
る。

前記５項の手段によれば、半導体装置の表面に突起が形
成されるので半導体装置の表面積を太きくすることがで
き、半導体装置の熱を効率よく半導体装置外に放出する
ことができる。

よって、半導体素子の安定動作を実現できる。

前記６項の手段によれば、前記５項の作用に加え、配線
の一部を放熱路として用いることができる。

前記７項の手段によれば、半導体装置の表面に突起が形
成されるので半導体装置の表面を大きくすることができ
、半導体装置の熱を効率よく半導体装置外に放出するこ
とができる。

よって、半導体素子の安定動作を実現できる。

また、突起の一端面を基板に接続することにより、半導
体装置の熱を基板に伝達することができる。

前記８項の手段によれば、前記１項乃至３項の作用に加
え、配線の一部を放熱路として用いることができる。

前記９項の手段によれば、半導体素子形成のために多層
の膜を形成したあとで、前記１項乃至３項の放熱効果を
持つ膜を形成することができる。

前記１０項の手段によれば、半導体素子形成のための多
層の膜を形成したあとで、前記２項乃至４項の放熱効果
を持つ膜を形成することができる。

前記１１項の手段によれば、半導体装置からの放熱を突
起を通して効率よくパッケージに伝えることができる。

前記１２項の手段によれば、半導体装置の発熱を放熱部
を通して放熱板を伝えることができる。

前記１３項の手段によれば、複数の放熱部からの熱を放
熱板に伝えることができる。

前記１４項の手段によれば、半導体装置の発熱を放熱部
、放熱板、放熱フィンを経由して大気中に放散させるこ
とができる。

前記１５項の手段によれば、パッケージの温度上昇に伴
う熱応力を緩和することができる。

前記１６項の手段によれば、半導体装置において発生し
た熱をこうそくに外界に放散することができる。

前記１７項乃至前記１８項の手段によれば、半導体装置
内で発生した熱を高速にパッケージに伝えることができ
る。

前記１９項の手段によれば、半導体装置内で発生した熱
を高速に放熱リードを介して基板に伝えることが出来る
。

前記２０項の手段によれば、半導体装置内で発生した熱
を放熱部を介して実装基板に放熱することができる。

前記２１項の手段によれば、半導体装置内で発生した熱
を放熱部、はんだバンプを介して実装基板に放熱するこ
とができる。

前記２２項の手段によれば、半導体装置内で発生した熱
を放熱部を介して実装基板に放熱することができる。

前記２３項の手段によれば、半導体装置内で発生した熱
を半導体装置表面の突起から流体に伝えることができる
。

前記２６項の手段によれば、前記１項の作用に加え、放
熱部を高速に熱が伝わるので各層の半導体素子の温度を
均一にすることができる。

前記２７項の手段によれば、前記２項の作用に加え、放
熱部を高速に熱が伝わるので、各層の半導体素子の温度
を均一にすることができる。

前記２８項の手段によれば、半導体素子形成領域に半導
体素子が集積されていて、放熱部を作る場所がない場合
でも放熱部をその周囲に形成することにより、前記１項
乃至前記２項の作用が達成できる。

〔実施例〕

本発明の一実施例であるバイポーラトランジスタを有す
る半導体装置２１を第１図（要部断面図）で示す。

第１図で示すように、本実施例によるバイポーラトラン
ジスタにおいては、例えばＰ型シリコン基板のような半
導体基板１の表面にたとえばｎ　＋型の埋込層２が設け
られ、この半導体基板１上にたとえばｎ型シリコンのエ
ピタキシャル層３が設けられている。このエピタキシャ
ル層３の所定部分にはたとえばＳｉＣ２膜のようなフィ
ールド絶縁膜４が設けられ、これにより、素子間分離及
び素子内分離が行われている。

さらにこのフィールド絶縁膜４の下方には、たとえばｐ
＋型のチャネルストッパ領域５が設けられている。この
フィールド絶縁膜４で囲まれたエピタキシャル層３中に
は、例えばｐ型のベース領域６が設けられ、このベース
領域６中に、例えばｎ＋型のエミッタ領域７が設けられ
ている。

尚、前記ベース領域６の下方におけるエピタキシャル層
３によりコレクタ領域が構成されている。

また、符号８は、埋込層２と接続されている例えばｎ＋
型のコレクタ取り出し領域である。さらに符号９は、フ
ィールド絶縁膜４につらなってエピタキシャル層３の表
面に設けられた例えばＳｉＯ２膜のような絶縁膜であっ
て、この絶縁膜９には前記エミッタ領域７、前記ベース
領域６、および前記コレクタ取り出し領域８に対応して
それぞれ開口部９８〜９ｃが設けられている。

符号１０１〜１０６は導電性のある膜、例えばアルミニ
ウム膜からなる一層目の配線であり、このうち配線１０
２は前記開口部９ａを通じてエミッタ領域７に、配線１
０３は前記開口部９ｂを通じてベース領域６↓こ、配線
１０４は前記開口部９ｃを通じてコレクタ取り出し領域
８にそれぞれ接続されている。これらの配線１０１〜１
０６の上には例えばＣＶＤ法で形成されたＳ　ｉ　０２
膜やリンシリケートガラス（ＰＳＧ）膜やＳＯＧ膜の様
な絶縁膜１１が形成されている。この絶縁膜１１の上に
は導電性のある膜、たとえばアルミニウム膜からなる二
層目の配線１２１，１２２が設けられ、このうち配線１
２２は前記絶縁膜１１に設けられた開口部１３を通して
前記配線１０６に接続されている。

さらに前記配線１２１，１２２の上には、絶縁及び汚染
防止を目的として例えばＣＶＤ法で形成されたＳｉＯ２
膜やリンシリケートガラス（ＰＳＧ）膜の様な絶縁膜１
４が形成される。

また、配線１０１〜１０６から前記絶縁膜１１、絶縁膜
１４をつらぬいて半導体装置の表面まで選択ＣＶＤ法、
あるいはレーザーＣＶＤ法を用いて放熱部１５が形成さ
れている。この放熱部１５の構成材料としては絶縁物、
導体、半導体を問わないが、熱伝導度の高いもの、例え
ばＡＱ、Ｃｕ。

Ｓｉ、Ｗなどが望ましい。また、前記の第二層目の配線
１２１，１２２と放熱部１５とが接触しないように放熱
部１５の位置を最適化することが必要である。

次に、上述のように構成された本実施例によるバイポー
ラ型の半導体装置２１の製造方法の一例について説明す
る。

まず単結晶で構成された半導体基板１の表面に埋込層２
及びチャネルストッパ領域５を選択的に形成したのち、
例えばエピタキシャル成長により全面にエピタキシャル
層３を形成する。次に、このエピタキシャル層３の所定
部分をエツチングにより除去して台地状形状としたのち
、選択的に熱酸化することによりフィールド絶縁膜４を
形成する。これらの選択的な膜の形成及び膜のエツチン
グによる選択的な除去にはマスクの形成とそれに続くフ
ォトリソグラフィ技術（フォトレジストマスクの形成技
術）及びエツチング技術を用いて行うことができる。

次にフィールド絶縁膜４で囲まれたエピタキシャル層３
の表面を熱酸化することにより絶縁膜９を形成する。フ
ィールド絶縁膜４及び絶縁膜９を形成するための熱酸化
は約り００℃〜１０００℃程度の高温度酸化性雰囲気中
に保持することで形成することができる。

例えばリンのようなｎ型不純物をエピタキシャル層３中
にイオン打ち込みすることにより、コレクタ取り出し領
域８を形成する。さらに、例えばホウ素の様なＰ型不純
物を前記エピタキシャル層３中にイオン打ち込みするこ
とによってベース領域８を形成する。

次に絶縁膜９の所定部分をエツチング除去して開口部９
ａを形成したのち、これを通じて例えばヒ素のようなｎ
型不純物を選択的にイオン打ち込みすることによりエミ
ッタ領域７を形成する。次いで、絶縁膜９゛にさらに開
口部９ｂ、９ｃを形成したのち、スパッタ、ＣＶＤなど
により例えばアルミニウム膜を所定形状にパターンニン
グして配線１０１〜１０６を形成する。

その後、全面に例えばＳＯＧ膜のような塗布型絶縁膜１
２１，１２２を塗布したのち、ベーキングを行う。

尚、前記ＳＯＧ膜は、塗布した状態ではアルコール中に
Ｓ　ｉ　　（ＯＨ）４が溶解した流動する物質をベーキ
ングすることにより得られる。また、ＰＳＧ膜、ＣＶＤ
法によるＳｉＯ２膜でも差し支えない。この絶縁膜１１
の所定部分をエツチング除去して開口部１３を形成した
のちに、例えばスパッタ、ＣＶＤ法などにより例えばア
ルミニウム膜をパターンニングして、前記第二層目の配
線１２１．１２２を形成する。さらに全面に例えばＳＯ
Ｇ膜等により絶縁膜１４を形成する。

次に、第２図に示すように所定部分をマスクの形成とそ
れに続くフォトリソグラフィ技術（フォトレジストマス
クの形成技術）及びエツチング技術を用いて選択的にエ
ツチングすることにより一層目の配線１０１〜１０６を
部分的に露出させ放熱部形成孔１６を形成する。

さらに選択ＣＶＤ法を用いることにより、エツチングで
除去されて配線１０が露出している放熱部形成孔１６に
のみ、放熱部１５を形成することができる。

選択ＣＶＤ法は例えばタングステンの場合においてはタ
ングステンのハロゲン化物、例えば六フッ化タングステ
ン（ＷＲ６）を原料としてたとえば５２３−７７３に程
度の低温、Ｉ　Ｔｏｒｒ以下の低圧条件下で還元反応を
起こさせることによりタングステン膜を堆積させる方法
である。

還元剤としては、例えば水素（Ｈ２）、シラン（Ｓ　ｊ
Ｈ４）　＋ジシラン（Ｓ　１２Ｈ６）＋　　トリシラン
（Ｓｉ３Ｈｇ）を用いる。この場合、膜の堆積は特定の
材料の表面にのみ起こり、タングステン膜の場合にはモ
リブデン、タングステン、白金、ゲルマニウム、アルミ
ニウム、ガリウムヒ素に対して選択的に堆積し、各種酸
化物やシリコンナイトライド膜には堆積しにくいことを
確認している。

よって、配線１０１〜１０６がこれらの膜の堆積しやす
い物質で構成されていれば放熱部１５を形成することが
可能である。

また、アルミニウムおよび銅の膜についても選択成長が
可能であり、放熱部１５の材質はタングステン、アルミ
ニウム、銅のどれかとすることができる。

また本実施例では、第一層目の配線１０１〜１０６から
放熱部１５を形成したが、第二層目の配線１２１，１．
２２から表面まで放熱部１５を形成することもできる。

また、レーザＣＶＤ法を用いることによっても放熱部１
５を形成することができる。

配線１２１，１２２の上に絶縁膜１４を形成した後、放
熱部１５を形成する所定の箇所をマスクの形成とそれに
続くフォトリソグラフィ技術（フォトレジストマスクの
形成技術）及びエツチング技術を用いて選択的にエツチ
ングして配線１０１〜１０６を露出させ放熱部形成孔１
６を形成した後に、その放熱部形成孔１６に原料ガス中
でレーザ光線を照射する。

するとレーザ光の持つエネルギーにより原料ガスの気体
状分子が分解され、遊離した原子（分子）をレーザ照射
域つまり放熱部形成孔１６に堆積させることができ、こ
れにより放熱部１５を形成することができる。

例えば、モリブデンを放熱部形成孔１６に堆積させたい
場合には、Ｍ　ｏ　（ＣＯ６）ガスの存在下で例えばア
ルゴンガスレーザを放熱部形成孔１６に照射すればよい
。

第３図に本し−サＣＶＤ処理を用いた成膜装置の模式図
を示す。また、微細な放熱部を形成する場合には、対物
レンズ２２を集光してレーザ光を細く絞った第３図に示
す構造が望ましいが、第４図のような構造を持つもので
も差し支えない。

本し−サＣＶＤ装置は原材料ガスボンベ１７゜ミラー１
８．レーザ発振器、チャンバ２０．半導体装置２１．よ
り構成されており、レーザ発振器１９からでたレーザ光
はミラー１８で反射され、対物レンズ２２で集光された
後、チャンバ２０内に導入され、半導体装置２１に照射
される。

また、チャンバ内には原材料ガスポンベ１７から原材料
ガスが導入されている。このようにレーザＣＶＤ法を用
いて放熱部１５が形成可能な物質としては、銅、金、亜
鉛、カドミウム、アルミニウム、ガリウム、インジウム
、チタン、クロム。

モリブデン、タングステン、鉄、ニッケル、白金。

カーボン、シリコン、ゲルマニウム、スズ、ガリウムヒ
素、インジウムリン、チタンカーバイド。

シリコンナイトライド、アルミナ、シリコンオキサイド
、チタンオキサイドを確認しているが、放熱部１５の機
能を考慮すると、より熱伝導度の大きなもの、例えば、
銅、金、アルミニウム等の金属あるいは半導体が最適で
ある。

次表にレーザＣＶＤを用いてこれらの物質で放熱部を形
成する場合に必要な材料ガスとレーザ光の種類を示す。

また、絶縁膜１４を形成した後に配線１０１〜１０６を
露出させ放熱部形成孔１６を作る工程においてエツチン
グのかわりにレーザ光を用いて孔をあげることもできる
。

第５図は本発明の第二の実施例の断面を模式的に示した
ものである。上記第一の実施例の場合に比べて、放熱部
１５が突呂した構造を有することを特徴とし、放熱部１
５から半導体装置外へ熱を逃がしやすい構造になってい
る。

本実施例における製造法の一例をバイポーラトランジス
タを例にあげて以下に示す。本実施例の場合は絶縁膜１
４を上記第一の実施例より厚く堆積させ、従って選択的
に形成された放熱部１５も長く形成される様になる。次
に、絶縁膜のみ所定量だけエツチングすることにより、
第５図に示す構造が実現できる。

放熱部１５の形状は半導体素子の配置やパッケージの形
態に合わせて最適化することが必要であり１例えば、第
５図に示した形状のほかに、第６図に示すような横長の
形状も可能である。

また、レーザＣＶＤ技術を用れば、レーザ光のスポット
径を２段階に変えることにより第７図のような放熱部１
５の形状も実現できる。また、第８図に示すように半導
体装置内に素子形成領域２３が島状に形成されている場
合には、その周囲を囲むように放熱部１５を形成するこ
とも可能である。

以上本発明における実施例の効果を第９図、第１０図、
第１１図を用いて説明する。

第９図に半導体装置２１とパッケージとの関係の一例を
示す。半導体装置２１はベース２４の上に設置され、キ
ャップ２５．放熱板２６により半導体装置２１をおおう
ように封止されている。また、半導体装置２１からの電
気信号を外部に伝えるためにリード２７がベース２４の
側面に接着されている。

このパンケージ構造の断面構造を第１０図に示し、これ
を用いて半導体装置２１からの熱の流れを説明する。

従来の技術においては、半導体装置２１の表面は熱伝導
度の小さい絶縁物により厚くおおわれていたため、素子
形成領域２３において発生した熱は主に半導体装置２１
の内部を通って半導体装置裏面に伝わり、さらにベース
２４．リード２７を経てパッケージ外に放出されるのみ
であった。

しかしながら、本発明によれば、絶縁物に比べて熱伝導
度の大きい放熱部１５を発熱部付近から半導体装置２］
の表面にわたって多数個設けることになるので素子形成
領域からの発熱を配線１０１〜１０６、放熱部１５を経
由して半導体装置２１の表面により速く伝えることがで
きる。

例えば、従来の技術における半導体装置表面の主な構成
材料である透明石英ガラスの熱伝導率が約０．００３ｃ
ａＱ／■・Ｓ・℃であるのに対して、本発明の一実施例
である半導体装置表面の構成材料である銅の熱伝導率は
約０．９４ｃａΩ／■・Ｓ・℃であり、銅の方が約３０
０倍熱の伝わり方が速い。

具体的に、本発明の効果について第１図及び第３図に示
した構造において、放熱部１５の直径が３μｍ、材料が
タングステン、図には記載していないアルミ類の伝熱板
２８と放熱部１５との間に熱伝導性グリースを入れ、発
熱部の大きさをＩ×３μｍとした場合、半導体基板裏面
５０からの放熱だけの場合に比べて放熱部１５からの放
熱が加わることによって放熱量は約２０％増加する。そ
の結果、素子最高温度が低下し、半導体装置２１の信頼
性を約１０％向上させる効果がある。

よって本発明によれば、第１０図の矢印により示したよ
うに多数の放熱路が形成されることになるので、素子形
成領域２３の温度を低く保つことができ、トランジスタ
の安定動作が可能となる。

また、本発明によれば放熱部１５を多数配置することに
より半導体装置２１内での熱の伝わり方が速くなること
から、半導体装置２１内の素子の配置が偏りがある場合
でも温度分布の不均一を緩和することができる。

また、第５図、第６図、第７図に示す本発明の第２の本
実施例によれば、トランジスタの発熱を速く半導体装置
２１の表面に伝えるばかりでなく、半導体装置２１の表
面つまり放熱部の面積を増やす働きがあるので、半導体
装置２１の表面からの熱の発散をも促進する効果がある
。よって、本実施例によればさらに半導体装置２１全体
の過度の温度上昇を防ぎ、半導体装置の長期間にわたる
安定動作を保証できる。

本発明は半導体装置２１の内部に発生した熱を半導体装
置２１の表面により速く伝えるようにすることが目的の
一つであるので、この本発明により伝熱された半導体装
置２１の表面の熱をパッケージを介して高速に外界に放
出する方法と不可分にある。

そこで第１１図に本発明による半導体装置にあわせてパ
ッケージ構造を最適化した実施例を示す。

このパッケージ構造の最適化した実施例によれば、放熱
部１５と伝熱板２８を接触させているので、素子形成領
域で発生した熱を高熱伝導性を有する放熱部１５．伝熱
板２８を経て放熱板２６に伝えることができる。

また半導体装置２１と伝熱板２８あるいは放熱板２６と
の間に存在する空孔２９に流体を流すことによっても放
熱部１５の熱を排出することができる。

さらに本発明の半導体パッケージの一実施例を第１２図
により説明する。第１２図は本発明の一実施例である半
導体パッケージである。

第１２図において半導体装置２１はベース２４の凹部に
設置され、ベース２４とキャンプ２５を接合して封止さ
れている。半導体装置２１の周囲には半導体装置２１と
金属細線３０によって電気的に接続されているリード２
７が配設されており、このリード２７はベース２４とキ
ャップ２５の間からパンケージの外部へ引畠されている
。

ベース２４とキャンプ２５の接合及びリード２７の固定
は低融点ガラス３１によって行われている。

半導体装置２１の表面には半導体装置内部で発生した熱
を放熱するため放熱部１５が形成されており、放熱部１
５の上部にキャンプ２５と接触する伝熱板２８が配設さ
れている。放熱部１５は半導体装置表面の金属細線３０
の接合部を除く部分を覆っている絶縁物より熱伝導率の
大きな物質により形成されている。

本実施例によれば、半導体装置２１で発生した熱を放熱
部１５．伝熱板２８を経由してキャップ２５からパッケ
ージ外部に放熱することができる。

これによって、半導体装置２１の温度を低く押えること
ができ、半導体素子の安定動作が可能となる。

尚、伝熱板２８とキャップ２５は単に接触させておくだ
けでもよいし、熱伝導率のよい接着剤で接着しても差し
支えない。

第１３図は、第１２図に示した実施例の他の例を示す半
導体パッケージの断面図である。第１３図において、タ
ブ３２によって支持した半導体装置表面に形成された放
熱部１５の上部に放熱板２６が配置されており、放熱板
２６の反半導体装置側は、パッケージ表面に露出してい
る。

半導体装置２１の周囲には、リート２７が配設されてお
り、半導体装置表面の電極と金属細線３０によって電気
的に接続されている。本実施例では、半導体装置２１．
放熱板２６．リード２７゜タブ３２．金属細線３０、を
樹脂で封止して半導体パッケージを形成する。

第１５図は、本発明の半導体パッケージの他の実施例を
示す断面図である。

第１５図において半導体装置表面の放熱部１５上にはフ
ィン付き放熱板２６が設けられており半導体装置２１、
フィン付き放熱板２６．リード２７及び金属細線３０は
、ベース２４とキャップ２５によって封止されている。

フィン付き放熱板２６のフィン部３４はパッケージ外部
に突出している。

本実施例のように、フィンが形成されている放熱板２６
を放熱部状に設けることによって、放熱効率を更に高く
することができる。

また、第１６図に示すように半導体装置２１゜フィン付
き放熱板２６．タブ３２．リート２７、及び金属細線３
０を樹脂で封止して半導体パンケージを形成したもので
もよい。

この場合も、フィン付き放熱板２６のフィン部３４はパ
ターン外部に独立した形で形成される。

第１５図、第１６図は放熱板２６とフィンが一体になっ
た例を示したが、放熱板２６とフィンが分離したもので
も差し支えない。本発明によれば。

半導体装置で発生した熱は放熱部１５．放熱板２６、ベ
ース２４を経由して放熱フィンがら半導体パッケージの
外部へ放熱される。

これによって、半導体装置の温度を低く保つことができ
、半導体装置の安定動作が可能になる。

第１７図は本発明の半導体パッケージのさらに他の実施
例を示す断面図である。図において半導体装置はタブ３
２によって支持され、半導体装置と電気的に接続される
図示されていないリート２７が接続されている。

半導体装置表面の放熱部上には放熱リード３５が形成さ
れ、パッケージ側面から外部へ引出されており、その先
端が実装基板３６に接合されている。

本実施例では半導体装置２１とタブ３２とり−ド２７．
放熱リード３５を樹脂で封止して半導体パッケージを形
成する。本実施例によれば、半導体装置２１で発生した
熱を放熱部１５．放熱り−Ｈ３５を経由して実装基板３
６から放熱することができる。

第１７図には放熱リート３５の先端を実装基板３６に接
合して実装基板３６から放熱する例を示したが、第１８
図のような放熱リード３５を実装基板３６と接合せず、
放熱板自身に接続したものでもよい。この場合には放熱
リート３５の表面からパッケージ外部に放が放畠される
。

第１９図は本発明の半導体装置のさらに他の実施例を示
す断面図である。図において半導体装置２１は実装基板
上の配線部３８とバンプ３７によって電気的に接続され
ている。半導体装置２１の実装基板３６の断面図には放
熱部１５が形成されており、実装基板３６の非配線部に
接続している。

本実施例によれば半導体装置で発生した熱を放熱部１５
を経由して実装基板から半導体装置２１の外部へ放熱す
ることができる。

第１９図には半導体装置表面の放熱部１５と実装基板３
６とを直接接続する例を示したが、第２０図に示すよう
に放熱部１５と実装基板３６との接続をバンプ３７を介
して行ったものでも差し支えない。

第１９図、第２０図に示した実施例の放熱効果は第２１
図にたいしても半導体装置が樹脂３９で封止されている
場合にさらに大きくなる。

第２２図は本発明の半導体パッケージの例を示す断面図
である。表面にベース２４とバンプ３７とを介して接続
するための電極３８と放熱部１５を備えた状態の半導体
装置２１がベース２４上に配置されており、半導体装置
２１の電極３８と基板の放熱部１５とはバンプ３７によ
って電気的に接続されている。

基板３６の周囲にはり一部２７が配設されており、ベー
ス２４とリード２７の一端が接続されている。半導体装
置２１及び基板３６．金属細線３０とリード２７の一部
はベース２４とキャンプ２５によって封止されておりベ
ース２４．キャンプ２５の接合部によりリード２７の他
端がパッケージの外部へ引出されている。ベース２４と
キャップ２５の接合及びリート２７の固定は低融点ガラ
ス３１等によって行われる。ベース２４の反基板側には
、複数の放熱フィン４０が設けられている。

第２３図は本発明の実施例の断面を模式的に示したもの
である。本実施例は第２３図に示す実施例の製造途中に
発生する放熱部形成孔１６を半導体基板１あるいはエピ
タキシャル層３の表面から半導体素子表面までエツチン
グにより形成したのち、タングステン選択ＣＶＤ法によ
りタングステンよりなる放熱部１５を配線１０１〜１０
６及び配線１２１，１２２と干渉しないような位置に形
成したものである。

また、第１の実施例に示したようにレーザーＣＶＤを用
いて放熱部１５を形成することも可能である。本実施例
によれば、放熱部１５は半導体基板１あるいはエピタキ
シャル層３より半導体装置２１の表面に向かって形成さ
れている。

このためトランジスタの発熱を配線１０１〜１０６を介
することなく直接に放熱部１５により半導体装置２１の
表面へ伝えることができるのでさらに効率よく廃熱する
ことができる。

また、本発明の第２の実施例において示したように、放
熱部１５は半導体装置２１の表面より突出させた構造と
することにより、半導体装置外への廃熱をさらに効率よ
く行うことができる。

第２４図は本発明の第４の実施例の断面を模式的に示し
たものである。第１の実施例と同様に配線１．２１，１
２２のパターンニングののち絶縁膜１４を全面に形成す
る。

こののち絶縁膜１４の上にさらに例えばタングステンの
ような金属膜４１を例えばスパッタなどにより形成し、
次にその上に例えばＳＯＧ膜（スピン　オン　グラス　
膜）のようなガイド膜４２を全面にわたり形成する。

さらに、所定部分のガイド膜４２を選択的にエツチング
することにより金属膜４１を部分的に露出させ、第２４
図の実施例の製造途中であり第２４図に示していない放
熱部形成孔１６を形成する。

次に、選択ＣＶＤ法により放熱部形成孔１６に例えばタ
ングステン膜を堆積させることにより第２５図に示すよ
うに放熱部１５を形成する。この場合ガイド膜４２を選
択ＣＶＤ法により膜の堆積しない絶縁膜などでなければ
ならない。

放熱部１５の形成後、エツチングによりガイド膜４２の
みを選択的に除去することにより第２４図に示す構造が
得られる。また同様にレーザーＣＶＤ法を用いても放熱
部１５を形成することができるが、この場合は、ガイド
膜４２は絶縁膜である必要はなく、また金属膜４１を形
成しなくてもよい。

本実施例によれば、放熱部１５を設けることにより、半
導体装置２１の表面積が増えるので、より高速に熱を半
導体装置２１外に放出することができる。

また、半導体装置２１内のトランジスタの配置に偏りが
ある場合には半導体装置２１内の温度分布が不均一にな
るが、熱伝導の速い金属膜２３を全面に設けたことによ
りこの温度分布をより均一にすることができる。

第２６図に示すように半導体装置表面を金属膜４１によ
って覆い、放熱部１５の一端を金属膜４１に接続しても
差し支えない。

第２７図は、本発明の他の実施例を示したものである。

半導体基板１から放熱部１５が配線１２まで形成されて
おり、更に配線１２１，１２２からバンプ３７まで放熱
部１５が形成されている。

本実施例によれば、トランジスタの発熱を、放熱部１５
．配線１２１，１２２．放熱部１５、をバンプ３７を介
して第２７図には記載されていない実装基板３６に伝え
ることが８来るので、トランジスタの発熱を高速に効率
よく廃熱することが可能である。

第２８図は、本発明の第５の実施例である、ＭＯＳトラ
ンジスタに本発明を適用した場合の半導体素子断面を模
式的に示したものである。第２８図に示すように、本実
施例におけるＭＯＳトランジスタは、例えばｐ型シリコ
ン基板のような単結晶半導体基板１の表面にたとえばＳ
　ｉ　Ｏ２膜のようなゲート絶縁膜４３が設けられ、そ
の上の所定部分にたとえば多結晶珪素膜（ポリシリコン
）のような導電性のある膜でゲート電極４４が形成され
ている。

また、そのゲート電極４４の両側の半導体基板中には、
例えばｎ　型の拡散層４５が形成されており、これはＭ
ＯＳトランジスタのソースとドレインに相当する。この
拡散層４５からはそれぞれ、例えばアルミニウムの膜か
ら成る配線４６ａ。

４６ｂが接続されている。また、配線４６ａ。

４６ｂやゲート電極４４や半導体基板１の間での不必要
な短絡を防止するために、これらの膜の間にたとえばＰ
ＳＧ膜から成る層間絶縁膜層４７が設けられている。

また、隣の半導体素子との電気的な分離を目的として、
例えば５ｉＯｚ膜で形成されたフィールド絶縁膜４が設
けられている。さらにその上に半導体素子を汚染から守
る目的で例えばＰＳＧ膜で構成されているような絶縁層
４８が設けられている。また、アルミニウム、タングス
テンなどの熱伝導率の高い物質で構成された放熱部１５
がゲート電極４４から層間絶縁膜層４７、絶縁Ｍ４８を
貫いて、半導体装置２１の表面まで形成されている。

次に、上述の様に構成された本実施例によるＭＯＳトラ
ンジスタ素子の製造方法の一例について概要を説明する
。

まず、半導体基板１として、たとえば抵抗値がｌＯΩ／
ａｌ＋程度の抵抗値を持ち、（１００）結晶面を素子形
成面として用いることのできるＰ型車結晶シリコンを用
意する。まず、前記半導体基板１の主面上に酸化珪素膜
、窒化珪素膜はそれぞれ順次積層する。酸化珪素膜は９
００〜１０００　’Ｃ程度の高温度スチーム酸化法によ
り形成し、例えば、４０〜５０ｎｍ程度の膜厚で形成す
る。該酸化珪素膜はバッファ層として使用される。前窒
化珪素膜はたとえばＣＶＤ法で堆積させ、８０〜１２０
ｎｍ程度の膜厚で形成される。該窒化珪素膜は不純物導
入マスク、耐酸化マスクのそれぞれに使用される。

ＭＯＳトランジスタを形成する領域（活性領域）をフォ
トレジストで保護したのちに酸化珪素膜。

窒化珪素膜を通してＢ＋のイオン注入してチャネルスト
ッパ層を形成する。さらにフォトレジストで保護されて
いない部分の窒化珪素膜を除去し、次にフォトレジスト
まで除去する。部分的に残った窒化珪素膜を耐酸化マス
クとして９００〜１０００℃程度の高温度スチーム酸化
法により半導体基板の表面を熱酸化し、フィールド絶縁
膜４を４００〜６００ｎｍ程度の膜厚まで形成する。

次に活性領域の表面上に存在する前記窒化珪素膜、酸化
珪素膜を除去した後に、新たにゲート絶縁膜４３として
酸化珪素膜を形成する。この酸化珪素膜は８００〜１０
００℃程度のスチーム酸化法で形成し、１２〜１８ｎｍ
程度の膜厚で形成する。

しかるのち、ゲート絶縁膜４３上及びフィールド絶縁膜
４上を含む基板全面に、ゲート電極４４として多結晶珪
素膜（ポリシリコン膜）を形成する。多結晶珪素膜はＣ
ＶＤ法で堆積させ、２００〜３００ｎｍの膜厚とする。

その多結晶珪素膜には抵抗値を低減させるため、ｎ型不
純物、例えばＰが熱拡散法により導入されている。

次に、前記ゲート電極４４上の全面に眉間絶縁層を形成
する。この層間絶縁層４７は無機シランガス及び酸化窒
素ガスをソースガスとするＣＶＤ法で形成し、２５０〜
３５０ｎｍ程度の膜厚とする。

次に、所定のエツチングマスクを用い、前記層間絶縁層
４７、多結晶珪素膜のそれぞれを順次エツチングし、ゲ
ート電極４４及び配線４６ａ。

４６ｂを形成する。また、ゲート電極４４．配線４６ａ
、４６ｂの上部には層間絶縁層４７を残存させておく。

次いで、ソースとトレインの形成を行う。すなわち、上
記ゲート電極４４．配線４６ａ、４６ｂを不純物導入マ
スクとして、１０１５ａｔｏｍｓ／　ｃｉ程度の不純物
濃度のＡｓ（あるいはＰ）のイオンを７０〜９０ＫｅＶ
程度のエネルギでイオン打ち込みを行う。この後、この
打ち込まれた不純物を拡散させるため、例えば９００〜
１００℃で２０〜４０分程度の熱処理を行う。次に、半
導体基ｔｆ２１の全面に層間絶縁層４８を形成する。こ
の眉間絶縁層４８は酸化珪素膜、ＢＰＳＧ膜を順次積層
した二層構造で構成されている。下層の酸化珪素膜は、
たとえば無機シランガス及び酸化窒素ガスをソースガス
とするＣＶＤ法で形成し１００〜２００ｎｍ程度の膜厚
で形成される。

上層のＢＰＳＧ膜は例えばＣＶＤ法で形成されており２
５０〜３５０ｎｍ程度の膜厚で形成される。このＢＰＳ
Ｇ膜は、窒素ガス雰囲気中において、約ａ　ｏ　ｏ　’
ｃ以上の温度で加熱されることにより、液状化するので
、表面を平坦化することができる。

次いで所定部分の前記層間絶縁膜に、たとえば異方性エ
ツチングを用いて接続孔を形成する。そして、この前記
接続孔を通して半導体基板の所定部分と接続するように
配線を形成する。配線は電気伝導性のよい金属膜、例え
ば、スパッタ法で形成したＷ膜により構成する。この場
合、配線４６ａ。

４、６　ｂは、層間絶縁層４７の全表面を覆うように堆
積後、たとえば異方性エツチングを用いて所定の形状に
パターニングすることにより得る。

次に、前記配線４６ａ、４６ｂ上を含む半導体基板１の
全面に絶縁層４８を形成する。該絶縁層４８は酸化珪素
膜（堆積型絶縁膜）、酸化珪素膜（塗布型絶縁膜）のそ
れぞれを順次積層した２層構造で構成されている。下層
の酸化珪素膜は、テトラエポキシシランガスをソースガ
スとするＣ−ＣＶＤ法で堆積し２５０〜３５０ｎｒｎ程
度の膜厚とする。上層の酸化珪素膜は半導体装置表面を
平坦化する目的で形成される。該上層の酸化珪素膜はＳ
ＯＧ法により数回（２〜５回）程度塗布し、この後ベー
ク処理（約４５０℃）することで形成される。あるいは
、該上層の酸化珪素膜にかえて有機物膜、例えばポリイ
ミド系樹脂膜で形成してもよい。

この後、本発明の第１の実施例と同様にフォトリングラ
フィ技術により、活性領域外の部分へ選択的に放熱部形
成孔１６を形成する。

該放熱部形成孔１６は半導体装置表面２１から半導体基
板１まで異方性エツチングを用いて形成する。

該放熱部形成孔に熱伝導を有する膜を選択的に堆積させ
ることによって、半導体基板ｌから半導体装置表面まで
放熱部１５を形成することができる。該放熱部１５は前
記選択ＣＶＤ法、あるいはレーザＣＶＤ法を用いて選択
的な膜の成長をさせることにより達成できる。

尚、第２９図に示したように半導体基板１から放熱部１
５を形成しても同様な効果が得られる。

第３０図はＳＯＩ　（シリコン　オン　インシュレータ
ー）構造の半導体基板にバイポーラトランジスタを形成
した半導体装置に本発明を適用した第５の実施例の断面
模式図である。例えば第３０図に示すようなＳ○工構造
を持つ半導体基板では、素子形成領域２３と半導体基板
表面５０にはさまれて絶縁物よりなる絶縁層５１が存在
する。そして従来技術では素子の形成されている素子形
成領域２３から発生した熱は主にこの絶縁層５１を伝わ
り、さらに半導体基板裏面５０．リードフレームを経由
して半導体装置外に放出されていた。

しかしながら、絶縁層５１は絶縁物であるがゆえに熱伝
導率が小さいので熱が素子形成領域２５に溜りやすいと
いう欠点があった。しかしながら、本実施例においては
、素子形成領域２３から発生した熱を熱伝導率の高い放
熱部１５を用いることにより素子形成領域２３の表面よ
り高速に放熱することができる。よって素子形成領域２
３の温度上昇を十分に押さえることができるので半導体
装置の動作信頼性を高めることができる。

本実施例のほかに素子形成領域２３のうちの配線４６ａ
、４６ｂあるいはゲート電極４４から放熱部１５が形成
されているもの、放熱部が絶縁層５１を突き抜けて半導
体装置表面まで形成されているものが形成されているも
のについても上記と同等の効果がある。

なお、本実施例における放熱部１５の製造過程について
は基本的には上記第１．第２．第３．第４の実施例の場
合と同様である。

第３１図は半導体素子を多層に積み重ねた構造に本発明
を適用した場合の第６の実施例である。

この場合、放熱部１５はそれぞれの素子形成領域から半
導体装置表面に向かって形成されている。

本実施例は以下のような製造過程をもって実現できる。

まず、本発明第５の実施例に記する手段を用いて、半導
体基板１の表面に下層半導体素子５２を形成する。さら
にこの表面の凹凸部を機械的、物理的手法により平坦化
する。そして、さらにその上に薄い半導体基板を貼りあ
わせ研磨することにより半導体薄板を形成する。続いて
、この半導体薄板の所定の位置に上層半導体素子５３を
形成するべく、多種の膜を堆積やエツチング、イオン打
ち込み、アニールを行う。その後、上層半導体素子５３
と下層半導体素子５２の間の配線を行う。

続いて放熱部１５を形成するために、フォトリソグラフ
ィ技術及びエツチング技術を用いて、所定部分のみを選
択的にエツチングすることにより半導体基板１を部分的
に露出させる。次に、選択ＣＶＤ法かあるいはレーザＣ
ＶＤ法を用いてこの半導体基板１の露出した部分のみに
選択的に膜を形成し、放熱部１５ａとする。この放熱部
１５ａを設けることにより下層半導体素子５２からの発
熱を高速に半導体装置外に排出することができる。

またさらに、第３１図に示した様に上層半導体素子５３
から放熱部１５ｂを形成する。製造方法は第５の実施例
に示したものと同じである。この放熱部１５ｂを設ける
ことにより上層半導体素子５３からの発熱を高速に半導
体装置外に排圧することができる。

また、上層半導体素子５３と下層半導体素子５２に動作
状態の違いにより温度差が生じた場合には、熱が放熱部
１５ａを伝わって高速に移動できることから、上層半導
体素子５３と下層半導体素子５２の温度差をなくす。

よって、上層半導体素子５３と下層半導体素子５２の温
度の違いによる電気的特性の違いが生じることが少ない
。

本発明の第６実施例であるバイポーラトランジスタを有
する半導体装置２１を第３２図（要部断面図）で示す。

第３２図で示すように、本実施例によるバイポーラトラ
ンジスタにおいては、例えばｐ型シリコン基板のような
半導体基板１の表面にたとえばｎ＋型の埋込層２が設け
られ、この半導体基板１上にたとえばｎ型シリコンのエ
ピタキシャル層３が設けられている。このエピタキシャ
ル層３の所定部分にはたとえば５ｉＯ１ｚ膜のようなフ
ィールド絶縁膜４が設けられ、これにより、素子間分離
及び素子内分離が行われている。

さらにこのフィールド絶縁膜４の下方には、たとえばｐ
十型のチャネルストッパ領域５が設けられている。この
フィールド絶縁膜４で囲まれたエピタキシャル層３中に
は、例えばＰ型のベース領域６が設けられ、このベース
領域６中に、例えばｎ＋型のエミッタ領域７が設けられ
ている。

尚、前記ベース領域６の下方におけるエピタキシャル層
３によりコレクタ領域を構成されている。

また、符号８は、埋込層２と接続されている例えばｎ＋
型のコレクタ取り呂し領域である。

さらに符号９は、フィールド絶縁膜４につらなつてエピ
タキシャル層３の表面に設けられた例えばＳｉＯ２膜の
ような絶縁膜であって、この絶縁膜９には前記エミッタ
領域７、前記ベース領域６、および前記コレクタ取り出
し領域８に対応してそれぞれ開口部９８〜９ｃが設けら
れている。

符号１０１〜１０５は導電性のある膜、例えばアルミニ
ウム膜からなる一層目の配線であり、このうち配線１０
２は前記開口部９ａを通じてエミッタ領域７に、配線１
０３は前記開口部９ｂを通じてベース領域６に、配線１
０４は前記開口部９ｏを通じてコレクタ取り出し領域８
にそれぞれ接続されている。

２チヤンネルストツパ５（Ｐ”）のすぐ外側には、信号
を外部にとりだすことを目的としない、配線１０１，１
０５が形成されている。

これらの配線１０１〜１０５の上には例えばＣＶＤ法で
形成されたＳ　ｉ　０２膜やリンシリケートガラス（Ｐ
ＳＧ）膜やＳＯＧ膜の様な絶縁膜１１が形成されている
。

この絶縁膜１１の上には導電性のある膜、たとえばアル
ミニウム膜からなる二層目の配線１２１゜１２２が設け
られ配線１２１，１２２は、前記絶縁膜１１に設けられ
た開口部１３１，１３２゜１３３を通じて前記配線１０
１，１０４，１０５のい接続されている。

更に前記配線１２１，１２２の上には、前記絶縁膜１１
と同様の絶縁膜１４が形成されている。

この絶縁膜１４の上には、前記配線１２と同様の導電性
の膜１００１．１００２が設けられ、配線１００１．１
００２は、前記絶縁膜１４に設けられた開口部１０１，
１０１２．１０１３を通じて前記配線１００１．１００
２に接続されている。

更に、前記配線１００１．１００２の上には、前記絶縁
膜１４と同様の絶縁膜１０２が形成されている。この絶
縁膜の上には、前記配線１００と同様の導電性の膜１０
３］、、１０３２，１０３３が設けられ、この配線１０
３１，１０３２．１０３３は前記絶縁膜１０２に設けら
れた開口部１０４１゜１０４２．１０４３を通じて前記
配線１０３１゜１０３２．１０３３に接続されている。

また、信号を外部に取り出すことを目的としない、配線
層１０１，１０５，１．２１，１００１゜１０３１．１
０３３を接続している開口部１３１゜１０１１．１０４
１はなるべく接近して配置するようにする。同様に開口
部１３３，１０１３゜１０４３についても同様であり、
それにこの開口部については面積をレイアウトの許す限
りなるべく大きくするようにする。またチャンネルスト
ッパ５の外側にある、信号を外部に取り出すことを目的
としない配線は、素子で発生した熱の放熱性を良くする
ために、隣の上記同様目的の配線とむすびネットワーク
化する。

配線１２１，１２２が設けられ、このうち配線１２２は
前記絶縁膜１１に設けられた開口部１３に通じて前記配
線１０６に接続されている。

さらに前記配線１２．１．ｉ２２の上には、絶縁及び汚
染防止を目的として例えばＣＶＤ法で形成されたＳｉＯ
２膜やリンシリケートガラス（ＰＳＧ）膜の様な絶縁膜
１４が形成される。

また、配線１０１〜１０６から前記絶縁膜１１゜絶縁膜
１４をつらぬいて単導体装置の表面まで選択ＣＶＤ法、
あるいはレーザーＣＶＤ法を用いて放熱部１５が形成さ
れている。この放熱部１５の構成材料としては絶縁物、
導体、半導体を問わないが、熱伝導度の高いもの、例え
ばＡＱ、Ｃｕ。

Ｓｉ、Ｗなどが望ましい。

また、前記の第二層目の配線１２１，１２２と放熱部１
５とが接触しないように放熱部１５の位置を最適化する
ことが必要である。

次に、上述のように構成された本実施例によるバイポー
ラ型の半導体装Ｗ２１の製造方法の一例について説明す
る。

まず単結晶で構成された半導体基板１の表面に埋込層２
及びチャネルストッパ領域５を選択的に形成したのち、
例えばエピタキシャル成長により全面にエピタキシャル
層３を形成する。

次に、このエピタキシャル層３の所定部分をエツチング
により除去して台地状形状としたのち、選択的に熱酸化
することによりフィールド絶縁膜４を形成する。これら
の選択的な膜の形成及び膜のエツチングによる選択的な
除去にはマスクの形成とそれに続くフォトリソグラフィ
技術（フォトレジストマスクの形成技術）及びエツチン
グ技術を用いて行うことができる。

次にフィールド絶縁膜４で囲まれたエピタキシャル層３
の表面を熱酸化することにより絶縁膜９を形成する。フ
ィールド絶縁膜４及び絶縁膜９を形成するための熱酸化
は約り００℃〜１０００℃程度の高温度酸化性雰囲気中
に保持することで形成することができる。

次に、例えばリンのようなｎ型不純物をエピタキシャル
層３中にイオン打ち込みすることにより、コレクタ取り
出し領域８を形成する。

さらに、例えばホウ素の様なｐ型不純物を前記エピタキ
シャル層３中にイオン打ち込みすることによってベース
領域８を形成する。

しかるのちに、絶縁膜９の所定部分をエツチング除去し
て開口部９ａを形成したのち、これを通じて例えばヒ素
のようなｎ型不純物を選択的にイオン打ち込みすること
によりエミッタ領域７を形成する。

次に、絶縁膜９にさらに開口部９ｂ、９ｃを形成したの
ち、スパッタ、ＣＶＤなどにより例えばアルミニウム膜
を所定形状にパターンニングして配線１０１〜１０５を
形成する。次に全面に例えばＳＯＧ膜のように塗布型絶
縁膜１１を塗布したのち、ベーキングを行う。尚、前記
ＳＯＧ膜は、塗布した状態ではアルコール中にＳｉ（○
Ｈ）４が溶解した流動する物質をベーキングすることに
より得られる。

また、ＰＳＧ膜、ＣＶＤ法によるＳｉＯ２膜でも差し支
えない。この絶縁膜１１の所定部分をエツチング除去し
て開口部１３を形成したのちに、例えばスパッタ、ＣＶ
Ｄ法などにより例えばアルミニウム膜をパターンニング
して、前記第二層目の配線１２１，１２２を形成する。

さらに全面に例えばＳＯＧ膜等により絶縁膜１４を形成
する。

以上のように絶縁膜形成、開口部形成、配線形成方法を
用いて部材１０４まで形成する。

本実施例によれば、第１の実施例と同様の効果が得られ
る。

〔発明の効果〕

本願において開示される発明によって得られる効果を簡
単に説明すれば、下記の通りである。

（１）半導体装置の動作信頼性を向上することができる
。

（２）半導体装置において、半導体素子内で発生する熱
を効率よく、高速に半導体装置外に排出することができ
る。

（３）半導体装置において、半導体装置内の発熱の不均
一による素子の部分的な電気的特性のばらつきを低減す
ることができる。

【図面の簡単な説明】

第１図は、本発明の第１実施例である半導体装置の模式
断面図、第２図は、本発明の第１実施例の製造過程を示
した模式断面図、第３図は、本発明の実施例に用いたレ
ーザＣＶＤ装置の概要を説明した装置配置図、第４図は
、本発明の実施例に用いたレーザＣＶＤ装置の概要を説
明した装置配置図、第５図は、本発明の第２実施例であ
る半導体装置の模式断面図、第６図は、放熱部の形状の
多様性を示した断面図、第７図は、放熱部の形状の多様
性を示した断面図、第８図は、半導体素子の中の放熱部
のレイアウトの多様性を示した説明図、第９図は、本発
明の半導体装置とパッケージとの関係を示して本発明の
詳細な説明するための部分断面斜視図、第１０図は、本
発明の半導体装置からパンケージへの熱の流れかたを説
明するための断面図、第１１図は、本発明の半導体装置
に最適な本発明のパッケージ構造を示した模式断面図、
第１２図、第１３図、第１４図、第１５図。 第１６図、第１７図、第１８図、第１９図、第２０図、
第２１図、第２２図は、いずれも本発明のパッケージ構
造の実施例の断面図、第２３図は、放熱部が半導体基板
から半導体装置表面まで形成されている本発明の半導体
装置の断面図、第２４図は、本発明の半導体装置の実施
例を示した断面図、第２５図は、第２４図に示した実施
例の製造過程を示した説明用断面図、第２６図は、他の
本発明の半導体装置の実施例を示した断面図、第２７図
は、更に他の半導体装置の実施例の断面図、第２８図は
、本発明をＭＯＳ　トランジスタを持つ半導体素子に適
用した場合の本発明の半導体装置の実施例を示した断面
図、第２９図は、本発明をＭＯＳトランジスタを持つ半
導体素子に適用した場合の本発明の半導体装置の実施例
を示した断面図、第３０図は、本発明をＳＯ工構造を持
つ半導体基板に適用した場合の実施例を示した断面図、
第３１図は、本発明を多層のトランジスタ構造を持つ半
導体素子に適用した場合の実施例を示した断面図、第３
２図は、更に本発明装置の別の実施例を示す断面図であ
る。 １・半導体基板、２・・埋込層、３・・・エピタキシャ
ル層、４　・フィールド絶縁膜、５　チャネルストッパ
領域、６・・・ベース領域、７・・エミッタ領域、８・
・コレクタ取りだし領域、９・・絶縁膜、９８〜９０　
開口部、１０１〜１０６・・・配線、１１・絶縁膜、１
２１，１２２・・・配線、１３・−開口部、１４　・絶
縁膜、１５・・放熱部、１６・・放熱部形成孔、１７　
・原材料ガスボンベ、１８・・・ミラー１９・・レーザ
発振器、２０・・チャンバ、２１・・・半導体装置、２
２・・対物レンズ、２３・素子形成領域２２４・・・ベ
ース、２５・・・キャップ、２６・・・放熱板、２７・
・リード、２８・・・伝熱板、２９　・空孔、３０・・
金属細線、３１・・・低融点ガラス、３２・・・タブ、
３３・・・絶縁部、３４・・・フィン部、３５・・・放
熱リード、３６・・実装基板、３７・・バンプ、３８・
。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に少なくとも電極と配線が形成されて
   なる半導体素子において、前記電極、配線、あるいは基
   板から表面に向かつて電流導出部とは別に放熱体を突出
   して形成させ、該放熱体を半導体装置内部から外部に露
   出させることを特徴とする半導体素子。 ２、半導体基板上に少なくとも電極と配線が形成されて
   なる半導体素子において、前記電極、配線、あるいは基
   板から表面に向かつて放熱体を半導体素子内部から一体
   に突出して形成させ、該放熱体を半導体装置内部から外
   部に露出させることを特徴とする半導体素子。 ３、半導体基板上に少なくとも電極と配線が形成されて
   なる半導体素子を有する半導体装置において、前記半導
   体素子の電極か配線、あるいは基板のうち少なくとも１
   ケ所から半導体装置表面に向かつて形成される膜を有し
   、かつ電流の経路、あるいは電荷の蓄積部とならないこ
   とを特徴とする半導体装置。 ４、半導体基板上に少なくとも電極と配線が形成されて
   なる半導体素子を有する半導体装置において、前記半導
   体素子の電極か配線、あるいは基板の少なくともどこか
   １ケ所から半導体装置表面に向かつて局部的に形成され
   る膜を有し、かつ電流の経路あるいは電荷の蓄積部とな
   らないことを特徴とし、さらに既膜が半導体素子表面か
   ら突出して形成されていることを特徴とする半導体装置
   。 ５、半導体基板上に少なくとも電極と配線が形成されて
   なる半導体素子を有する半導体装置において、半導体装
   置表面から熱伝導度が大きい物質よりなる突起を有し、
   この膜が電流の経路、あるいは電荷の蓄積部とならない
   ことを特徴とする半導体装置。 ６、半導体基板上に少なくとも電極と配線が形成されて
   なる半導体素子を有する半導体装置に関し、半導体装置
   表面から熱伝導の大きな物質よりなる突起を有し、この
   突起の一部分が、電流の経路となることを特徴とする半
   導体装置。 ７、半導体基板上に少なくとも電極と配線が形成されて
   なる半導体素子を有する半導体装置において、半導体装
   置表面から熱伝導の大きな物質よりなる突起を有し、こ
   の突起の一端面が、半導体基板に接続されていることを
   特徴とする半導体装置。 ８、半導体基板上に少なくとも電極と配線が形成されて
   なる半導体素子を有する半導体装置において、前記半導
   体素子の電極か配線、あるいは基板のうち少なくとも１
   ケ所から半導体装置表面に向かつて形成される膜を有し
   、この膜の一部分が電流の経路となることを特徴とする
   半導体装置。 ９、前記膜が選択ＣＶＤ法、もしくはレーザーＣＶＤ法
   により形成されたことを特徴とする請求項１から８のい
   ずれかに記載の半導体装置。 １０、前記突起が選択ＣＶＤ法、もしくはレーザーＣＶ
   Ｄ法により形成されたことを特徴とする請求項１から８
   いずれかに記載の半導体装置。 １１、前記半導体装置を封止するパッケージにおいて、
   半導体装置表面の突起をパッケージに接触させたことを
   特徴とする請求項１か８いずれかに記載の半導体装置。 １２、半導体素子の電極か配線、あるいは基板のうち少
   なくとも１カ所から半導体装置表面に向かつて形成され
   、かつ電流の経路あるいは電荷の蓄積部とならない放熱
   部が形成された半導体装置において、半導体装置表面の
   放熱部上に放熱板を設けたことを特徴とする半導体装置
   。 １３、前記放熱板が複数の放熱部上にまたがって設けら
   れていることを特徴とする請求項１２に記載の半導体装
   置。 １４、前記放熱板の反半導体装置対向面側に放熱フィン
   を設けたことを特徴とする請求項１２または１３に記載
   の半導体素子。 １５、前記放熱板を半導体装置表面の放熱部に押えつけ
   るためのバネを設けたことを特徴とする請求項１２また
   は１４に記載の半導体装置。 １６、請求項１２または１５のいずれかにおいて、前記
   半導体装置を封止してパッケージを形成したことを特徴
   とする半導体パッケージ。 １７、半導体素子の電極か配線、あるいは基板のうち少
   なくとも１カ所から半導体装置表面に向かって形成され
   、かつ電流の経路あるいは電荷の蓄積部とならない放熱
   部が形成された半導体装置を封止する半導体パッケージ
   において、半導体装置表面の放熱部をパッケージに接続
   したことを特徴とする半導体パッケージ。 １８、前記半導体装置表面の放熱部を間接的にパッケー
   ジに接続したことを特徴とする請求項１７に記載の半導
   体パッケージ。 １９、請求項１８において、前記放熱リードを実装基板
   に接続したことを特徴とする半導体パッケージ。 ２０、半導体素子の電極か配線、あるいは基板のうち少
   なくとも１カ所から半導体装置表面に向かつて形成され
   、かつ電流の経路あるいは電荷の蓄積部とならない放熱
   部が形成された半導体装置において、前記放熱部を実装
   基板に接合したことを特徴とする半導体装置。 ２１、前記放熱部をはんだバンプを介して実装基板に接
   合したことを特徴とする請求項２０に記載の半導体装置
   。 ２２、前記放熱部が形成された複数の半導体装置を実相
   基板に接続し、それらを封止した半導体パッケージにお
   いて、前記放熱部を実装基板に接合したことを特徴とす
   る半導体パッケージ。 ２３、前記半導体装置を封止するパッケージにおいて、
   半導体装置表面の突起の間に流体を流すことを特徴とす
   る請求項２に記載の半導体装置。 ２３、前記半導体装置において半導体基板の中に絶縁層
   が層状に構成されていることを特徴とする請求項１に記
   載の半導体装置。 ２５、前記半導体装置において半導体基板の中に絶縁層
   が層状に構成されていることを特徴とする請求項２に記
   載の半導体装置。 ２６、前記半導体装置において半導体素子が多層にわた
   り構成されていることを特徴とする請求項１に記載の半
   導体素子。 ２７、前記半導体装置において半導体素子が多層にわた
   り構成されていることを特徴とする請求項２に記載の半
   導体素子。 ２８、前記半導体装置において半導体素子形成領域の周
   囲に放熱部を配置したことを特徴とする請求項１または
   ２に記載の半導体素子。