JPH0482388A - 撮像装置およびこの撮像装置で記録された映像信号のための映像信号再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は撮像装置およびこの撮像装置によっ・て撮像
された映像信号を再生するための映像信号再生装置に関
し、特に、手ブレ補償機能を有するカメラ一体型ＶＴＲ
（ビデオテーブレコーダ）の改良および、そのような撮
像装置により撮影された映像信号を良好な状態で再生す
るための据置型ＶＴＲなどの再生装置に関する。

［従来の技術］ 第６図は、従来の手ブレ補償機能付のＶＴＲカメラおよ
び、ＶＴＲテープに記録された映像信号を再生するため
のＶＴＲデツキのブロック図である。

第６図を参照して、従来の手ブレ補償機能付ＶＴＲカメ
ラ６８ａは、被写体から入射する光線を集光し、所定の
面上に結像させるためのレンズ１と、レンズ１により結
ばれた光学像を、映像信号に変換するためのＣＣＤ２と
、ＣＣＤ２の出力する映像信号に様々な補正処理をし、
また色分離して輝度信号と色差信号とを出力するための
信号処理回路３と、ＶＴＲカメラ６８ａに設けられ、Ｖ
ＴＲカメラ６８ａの水平方向および垂直方向の手ブレを
検出し、垂直ブレデータおよび水平ブレデータを出力す
るための手ブレ検出部７０と、手ブレ検出部７０と信号
処理回路３とに接続され、信号処理回路３から与えられ
るＹ（輝度）信号およびＣ（クロマ）信号に対して水平
方向の手ブレを補償するための処理を行なう水平手ブレ
補償回路４と、水平手ブレ補償回路４と信号処理回路３
とに接続され、水平手ブレ補償回路４から与えられるＹ
信号および信号処理回路３から与えられるＣ信号とをエ
ンコードするためのエンコーダ５と、エンコーダ５に接
続され、エンコーダ５から出力される複合映像信号をＶ
ＴＲテープ７に録画するためのＶＴＲ録画回路６と、Ｖ
ＴＲカメラ６８ｇ全体の動作のタイミングを規定するた
めの同期信号を出力する同期信号発生回路（ＳＳＧ）１
２と、手ブレ検出部７０から垂直ブレデータを受は取り
、５ＳＧ１２から同期信号を受は取って、ＣＣＤ２を垂
直ブレデータに応じて動作させることによって垂直方向
の映像信号の手ブレによる影響を補償するために、ＣＣ
Ｄ２を駆動するためのタイミング信号を出力するタイミ
ングジェネレータ１１と、タイミングジェネレータ１１
からタイミング信号を受は取り、ＣＣＤ２による水平方
向の走査および垂直方向の走査に必要な水平転送パルス
及び垂直転送パルスを出力するためのＨ−ドライバ、Ｖ
−ドライバ回路１０とを含む。

手ブレ検出部７０は、ＶＴＲカメラ６８ａの垂直ブレを
検出するための垂直ブレセンサ１４と、ＶＴＲカメラ６
８ａの水平方向のブレを検出するための水平ブレセンサ
１５と、垂直ブレセンサ１４および水平ブレセンサ１５
から入力される垂直方向および水平方向のブレを示す信
号を処理し、デジタルデータとしてそれぞれタイミング
ジェネレータ１１および水平手ブレ補償回路４に与える
ための手ブレ検出回路１３とを含む。垂直ブレセンサ１
４、水平ブレセンサ１５としては、−船釣に角速度セン
サが用いられている。

ＶＴＲデツキ６９ａは、ＶＴＲテープ７に記録された映
像信号を再生するためのＶＴＲ再生回路８と、ＶＴＲ再
生回路８により再生された映像信号の時間軸の誤差を補
正するためのＴＢＣ（Ｔｉｍｅ−Ｂａｓｅ　　Ｃｏｒｒ
ｅｃｔｏｒ）回路６７と、ＴＢＣ回路６７の出力をバッ
ファするためのバッファ９とを含む。映像信号はバッフ
ァ９を経てモニタに与えられる。

第８図を参照して、手ブレ検出回路１３は、垂直ブレセ
ンサ１４から与えられる垂直ブレを示す信号から垂直方
向のブレの量を算出し、デジタル化して出力するための
垂直手ブレ検出回路８４と、水平ブレセンサ１５から与
えられる水平ブレを示す信号から水平方向のブレを算出
し、デジタル化して水平手ブレ補償回路４に与えるため
の水平手ブレ検出回路８５とを含む。

垂直手ブレ検出回路８４は、垂直ブレセンサ１４の出力
する信号を増幅するためのアンプ１６と、アンプ１６の
出力からノイズを除去した後、この信号に基づいて垂直
ブレの量を演算により求めるためのＬＰＦおよび演算回
路１７と、回路１７の出力するアナログ信号をデジタル
化するためのＡ／Ｄ変換回路１８と、Ａ／Ｄ変換回路１
８の出力するパラレルのデジタル信号をシリアルデータ
に変換するためのパラレル／シリアル（Ｐ／Ｓ）変換回
路１９とを含む。

水平手ブレ検出回路８５は、水平ブレセンサ１５の出力
する水平ブレを示す信号を増幅するためのアンプ２０と
、アンプ２０の出力からノイズを除去し、この信号に基
づいて水平方向のブレの量を演算により求めるためのＬ
ＰＦおよび演算回路２１と、回路２１の出力するアナロ
グ信号をデジタル化するためのＡ／Ｄ変換回路２２と、
Ａ／Ｄ変換回路２２の出力するパラレルデータをシリア
ルデータに変換するためのＰ／Ｓ変換回路２３とを含む
。

第１０図を参照して、水平手ブレ補償回路４は、信号処
理回路３からＹ信号を受は取り、Ｙ信号に対して水平方
向の手ブレを補償するための処理を行ない、エンコーダ
５に出力するためのＹ信号補償回路９０と、信号処理回
路３から、／Ｘイライト時の色消去用のＹ信号および線
順次の色差信号を受は取り、これらの信号に水平方向の
手ブレの補償処理を行なってエンコーダ５および信号処
理回路３にそれぞれ与えるための色糸信号補償回路９１
と、５ＳＧ１２から水平同期信号ＨＤ、手ブレ検出回路
１３から水平ブレデータを受は取り、水平ブレデータに
基づいてＹ信号補償回路９０および色糸信号補償回路９
１の動作のタイミングを制御することによりこれらの水
平方向の手ブレの補償処理を行なわせるためのメモリコ
ントローラ３０とを含む。

Ｙ信号補償回路９０は、信号処理回路３から与えられる
Ｙ信号を増幅するためのアンプ２４と、メモリコントロ
ーラ３０から与えられるクロックに従って、アンプ２４
の出力するアナログ信号をデジタル化するためのＡ／Ｄ
変換回路２５と、Ａ／Ｄ変換回路２５の出力するデータ
をメモリコントローラ３０から与えられる書込み用クロ
ックに同期して格納し、またメモリコントローラ３０か
ら与えられる読出しクロックに同期して格納内容を順次
出力するためのラインメモリ２６と、メモリコントロー
ラ３０から与えられる読出しクロックに同期して、ライ
ンメモリ２６から出力されるデジタルデータをアナログ
信号に変換するためのＤ／Ａ変換回路２７と、Ｄ／Ａ変
換回路２７の出力に入力が接続されたＬＰＦ２８と、Ｌ
ＰＦ２８の出力に入力が接続され、出力がエンコーダ５
に接続されたバッファ２９とを含む。

色糸信号補償回路９１は、信号処理回路３から色消去用
のＹ信号を受は取り、それを増幅して出力するためのア
ンプ３１と、信号処理回路３から線順次の色差信号を受
は取り、これを増幅して出力するためのアンプ３２と、
アンプ３１．３２の出力に入力が接続され、メモリコン
トローラ３０から与えられるクロックに同期して色消去
用のＹ信号と線順次色差信号とを多重化して出力するた
めのマルチブレクサ３３と、マルチブレクサ３３の出力
に入力が接続され、メモリコントローラ３０から与えら
れる書込みクロックに同期して、マルチブレクサ３３の
出力するアナログ信号をデジタル化するためのＡ／Ｄ変
換回路３４と、Ａ／Ｄ変換回路３４の出力に入力が接続
され、メモリコントローラ３０から与えられる書込みク
ロックに応答して、Ａ／Ｄ変換回路３４の出力を順次格
納し、メモリコントローラ３０から与えられる読出しク
ロックに同期して、格納したデータを順次出力するライ
ンメモリ３５と、ラインメモリ３５の出力に入力が接続
され、メモリコントローラ３０から与えられる読出しク
ロックに同期してラインメモリ３５からデータを読出す
ことにより、ラインメモリ３５の出力から色消去用Ｙ信
号を取り出し、これをアナログ化してエンコーダ５に与
えるための色消去用Ｙ信号処理回路９２と、ラインメモ
リ３５の出力に入力が接続され、メモリコントローラ３
０から与えられる、色消去用Ｙ信号処理回路９２に与え
られる読出しクロックと位相が逆のクロックに同期して
ラインメモリ３５の出力を読出すことにより、ラインメ
モリ３５の出力から色差信号を取り出し、これをアナロ
グ化して信号処理回路３の同時化回路（図示せず）に与
えるための色差信号処理回路９３とを含む。

色消去用Ｙ信号処理回路９２は、ラインメモリ３５の出
力に入力が接続され、メモリコントローラ３０から与え
られる読出しクロックに同期してラインメモリ３５のデ
ータを読出し、これをアナログ変換するためのＤ／Ａ変
換回路３６と、Ｄ／Ａ変換回路３６の出力に入力が接続
されたＬＰＦ３７と、ＬＰＦ３７の出力に入力が接続さ
れ、出力がエンコーダ５に接続されたバッファ３８とを
含む。

色差信号処理回路９３は、ラインメモリ３５の出力に入
力が接続され、メモリコントローラ３０から与えられる
読出しクロックに同期してラインメモリ３５のデータを
読出し、これをアナログ変換するためのＤ／Ａ変換回路
３９と、Ｄ／Ａ変換回路３９の出力に入力が接続された
ＬＰＦ４０と、ＬＰＦ４０の出力に入力が接続され、出
力が信号処理回路の図示されない同時化回路に接続され
たバッファ４１とを含む。

色消去用Ｙ信号とは、次のような場合に用いられるもの
である。ＣＣＤのダイナミックレンジはそれほど広くな
い。したがって、極端に明るい光が入射したような場合
、ＣＣＤ上の受光素子が飽和状態となることがある。こ
のようなとき、受光素子からの電荷の読出しがうまく行
なわれず、得られる映像信号に異常な色がついてしまう
ことがある。色消去用Ｙ信号はこのような現象を防止す
るためのものであって、ハイライト時に映像信号から色
成分を取り除いてしまうものである。したがって、画面
上のハイライト部分は、はとんど白色となる。

アンプ３２に信号処理回路３から与えられる線順次色差
信号とは、２つの色差信号（たとえばＲ−ＹＳＢ−Ｙ）
が１水平走査線ごとに交互に出現するものである。カラ
ー受光用のＣＣＤ上には、４つの異なる色のフィルタが
設けられた受光素子が配列されている。通常これら４つ
の異なる色のフィルタを有する受光素子は４つ１組でモ
ザイク状に配置されている。一方、受光素子からの電荷
の読出しにおいては、−旦ＣＣＤの垂直転送レジスタに
電荷が読出された後、垂直方向にこの電荷が転送される
。受光素子の１段ごとにさらに水平方向に次々に転送さ
れ処理されることにより、１水平走査線分の映像信号が
得られる。ＣＣＤ上に受光素子が上述のようにモザイク
状に配列されているため、１段ごとに得られる映像信号
は異なった色成分を表わすものとなる。したがって、信
号処理回路３から得られる色差信号は、１水平走査線ご
とに異なった色成分を表わすものとなる。

前述の図示されない同時化回路とは、水平走査線１本お
きごとに得られた色差信号を補間して、中間の１水平走
査線の信号をつくり出す回路をいう。この回路により、
２つの色差信号のそれぞれについて、各水平走査線ごと
の信号を得ることができる。

第１１図は、ＶＴＲテープ７からＶＴＲ再生回路８によ
って再生された映像信号の、時間軸の誤差を補正するた
めのＴＢＣ回路６７のブロック図である。ＶＴＲ再生回
路８から出力されるＹ信号とＣ信号には、再生時のＶＴ
Ｒ駆動機構部の回転ムラやテープとヘッドとの間の接触
ムラ（いわゆる「ヘッドたたき」など）など、種々の要
因により発生する時間軸での狂いが含まれている。これ
らは、再生時の映像信号の水平揺らぎとなって現われる
。この誤差を電気的に補正を行なうのがＴＢＣ回路の機
能である。

第１１図を参照して、このＴＢＣ回路６７は、ＶＴＲ再
生回路８からＹ信号を受は取り、Ｙ信号に対して時間軸
誤差の補正を行なってバッファ９に出力するためのＹ信
号ＴＢＣ回路９４と、ＶＴＲ再生回路８からＣ信号を受
は取って、Ｃ信号に対し時間軸誤差の補正を行ない、バ
ッファ９に出力するためのＣ信号ＴＢＣ回路９５と、Ｙ
信号ＴＢＣ回路９４およびＣ信号ＴＢＣ回路９５に接続
され、ＶＴＲ再生回路８から出力されるＹ信号に含まれ
る同期信号に同期して、回路９４．９５に含まれるメモ
リへのデータの書込みタイミングを規定するクロックを
出力するための書込み制御回路９６と、回路９４．９５
に接続され、これら回路９４．９５に含まれるメモリか
らのデータの読出しタイミングを規定する安定した周波
数を有するクロックを出力するための読出し制御回路９
７とを含む。

Ｙ信号ＴＢＣ回路９４は、ＶＴＲ再生回路８から与えら
れるＹ信号を増幅するためのアンプ４８と、入力がアン
プ４８の出力に接続され、書込み制御回路９６から与え
られる、再生映像信号の同期信号に同期したクロックに
応答してアンプ４８の出力する信号をデジタル変換する
ためのＡ／Ｄ変換回路５０と、Ａ／Ｄ変換回路５０の出
力に入力が接続され、Ａ／Ｄ変換回路５０の出力するデ
ータを書込み制御回路９６から与えられるクロックに同
期して順次格納し、読出し制御回路９７から与えられる
クロックに同期して格納データを順次出力するためのラ
インメモリ５１と、入力がラインメモリ５１の出力に接
続され、読出し制御回路９７から与えられるクロックに
同期じてラインメモリ５１の格納データを順次読出して
アナログ変換するためのＤ／Ａ変換回路５２と、入力が
Ｄ／Ａ変換回路５２の出力に、出力がバッファ９に接続
されたＬＰＦ５３とを含む。

Ｃ信号ＴＢＣ回路９５は、ＶＴＲ再生回路８から与えら
れるＣ信号を増幅するためのアンプ５５と、入力がアン
プ５５の出力に接続され、書込み制御回路９６から与え
られるクロックに同期してアンプ５５の出力するアナロ
グ信号をデジタル変換するためのＡ／Ｄ変換回路５６と
、入力がＡ／Ｄ変換回路５６の出力に接続され、Ａ／Ｄ
変換回路５６の出力するデジタル化されたＣ信号を書込
み制御回路９６から与えられるクロックに同期してデコ
ードし、２つのデジタルの色差信号を出力するためのデ
コーダ５７と、入力がデコーダ５７の出力に接続され、
デコーダ５７の出力する色差信号を書込み制御回路９６
から与えられるクロックに同期して順次格納し、読出し
制御回路９７から与えられるクロックに同期して格納内
容を順次出力するためのラインメモリ５８と、入力がラ
インメモリ５８の出力に接続され、読出し制御回路９７
から与えられるクロックに同期してラインメモリ５８の
格納している２つの色差信号のデータを順次読出し、エ
ンコードしてデジタルのＣ信号を出力するためのエンコ
ーダ５９と、入力がエンコーダ５９の出力に接続され、
エンコーダ５９の出力するデジタル信号を読出し制御回
路９７から与えられるクロックに同期してアナログ変換
するためのＤ／Ａ変換回路６０と、入力がＤ／Ａ変換回
路６０の出力に、出力がバッファ９に接続されたＢＰＦ
６１とを含む。

書込み制御回路９６は、ＶＴＲ再生回路８から出力され
るＹ信号に含まれる同期信号を分離するための同期分離
回路６２と、同期分離回路６２から出力される同期信号
に同期したクロックを発生するためのＡＦＣ（Ａｕｔｏ
　　Ｆｒｅｑｕｅｎｃｙ　　Ｃｏｎｔｒｏｌ）回路６３
と、ＶＴＲ再生回路８から与えられるＣ信号からバース
ト信号を分離するためのバースト分離回路１００と、分
離されたバースト信号に位相同期したクロックを出力す
るためのＡＰＣ（Ａａｕｔｏ　　Ｐｈａｓｅ　　Ｃｏｎ
ｔｒｏｌ）回路１０１と、ＡＦＣ回路６３及びＡＰＣ回
路１０１から与えられるクロックに同期して、ラインメ
モリ５１．５８へのデータの書込みタイミングを示す書
込みクロックを出力するためのメモリライトコントロー
ル回路６５とを含む。　読出し制御回路９７は、安定し
た基準クロックを発生するためのｃｘｏ　ｃ水晶発振回
路）６４と、ＣＸ０６４の出力する基準クロックに同期
して、ラインメモリ５１．５８からのデータの読出しタ
イミングを規定する読出しクロックを発生するためのメ
モリリードコントロール回路６６とを含む。

従来のＶＴＲカメラ６８ａは以下のように動作する。レ
ンズ１は、被写体からの入射光を集光し、ＣＣＤの受光
面上に被写体の光学像を結ぶ。ＣＣＤ２は、この光学像
を主走査方向である垂直方向、および副走査方向である
水平方向に順次走査し、１水平走査線ごとに映像信号に
変換して出力する。

このとき、ＣＣＤ２は、手ブレ検出部７０、タイミング
ジェネレータ１１、回路１０により制御されて、垂直方
向の手ブレを補償するように垂直方向の電荷の転送を行
なう。

第４図を参照して、ＣＣＤ２の有効画素領域７７には、
通常のＮＴＳＣ方式による水平走査線数よりも多い水平
走査線を形成するように画素が配列されている。すなわ
ち、有効画素領域７７は、ＮＴＳＣ方式の映像信号を出
力する通常垂直転送領域７５と、通常垂直転送領域７５
と同様に映像信号を生成するための電荷をつくり出すも
のの、その電荷が垂直ブランキング期間内に高速で捨て
られる高速垂直転送領域７４．７６とを含む。通常垂直
転送領域７５を、垂直方向の手ブレの量に応じて上下に
移動させることにより、ＣＣＤ２から出力される映像信
号からは、垂直方向の手ブレが取り除かれる。

第６図、第８図、第９図を参照して、垂直方向の手ブレ
の補償の動作がより詳しく説明される。

垂直ブレセンサ１４は、垂直方向の角速度を検出し、垂
直手ブレ検出回路８４のアンプ１６に垂直方向の角速度
を示す信号を与える。この信号はアンプ１６によって増
幅され、回路１７に与えられる。回路１７においては、
増幅された信号に含まれるノイズが取り除かれた後、こ
の角速度を積算することにより垂直方向のブレ量が求め
られる。

この量は回路１７からアナログ信号として出力される。

Ａ／Ｄ変換回路１８は、このアナログ信号を数ビットの
パラレルのデジタルデータに変換し、Ｐ／Ｓ変換回路１
９に与える。Ｐ／Ｓ変換回路１９は、与えられたパラレ
ルデータをシリアルデータに変換し、タイミングジェネ
レータ１１に与える。タイミングジェネレータ１１は、
与えられた垂直方向のブレ量に応じて、第４図に示され
る通常垂直転送領域７５の位置を上下するように回路１
０を制御し、垂直方向の画像のブレを補償する。

第９図（ａ）には、回路１０からＣＣＤ２に与えられる
垂直転送パルスが示されている。第９図（ｂ）には、Ｃ
ＣＤ２の各受光素子から垂直転送レジスタへの電荷の読
出しのタイミングを示す読出しパルス８８が示されてい
る。

第９図を参照して、読出しパルス８８は垂直ブランキン
グ期間内にＣＣＤ２に与えられる。読出しパルス８８に
よって規定される読出し期間８９の間に、ＣＣＤ２の各
受光素子から蓄積電荷が垂直転送レジスタに読出される
。電荷の垂直転送レジスタへの読出しが終了した後、回
路１０は第１の高速垂直転送パルス８７ａをＣＣＤに与
える。

高速垂直転送パルス８７ａに応答して、ＣＣＤ２の垂直
転送レジスタは高速で電荷を転送し、ＣＣＤ２の水平転
送レジスタ付近に設けられたオーバフロードレインに高
速垂直転送領域７６（第４図）に相当する部分の不要電
荷を掃き出す。タイミングジェネレータ１１は、手ブレ
検出回路１３から与えられる垂直方向の手ブレデータに
従って、第１の高速垂直転送パルス８７ａの幅を決定し
、これにより高速垂直転送領域７６の段数を決定する。

その後、回路１０は通常垂直転送領域７５からの電荷の
読出しに相当する期間の間、一定の周期で通常垂直転送
パルス８６をＣＣＤ２に与える。

ＣＣＤ２は、通常垂直転送パルス８６が１つ与えられる
たびに垂直転送レジスタの電荷を１段分水平転送レジス
タに転送する。水平転送レジスタは、次の通常垂直転送
パルス８６がＣＣＤ２に与えられるまでの間に、水平方
向に電荷を順次転送し、信号処理回路３に映像信号とし
て与える。

通常垂直転送領域７５に相当する分の垂直方向の電荷の
転送が終了して次の垂直ブランキング期間に入ると、タ
イミングジェネレータ１１は再び第２の高速垂直転送パ
ルス８７ｂをＣＣＤ２に与える。ＣＣＤ２は、高速垂直
転送パルス８７ｂに応答して残りの不要電荷をオーバフ
ロードレインに掃き出す。高速垂直転送パルス８７ｂの
幅、したがって高速垂直転送領域７４の段数もタイミン
グジエネレータ１１が垂直ブレデータに従って計算する
。

このように高速垂直転送領域７４．７６の段数を垂直ブ
レデータに従って決定することにより、ＣＣＤ２から出
力される映像信号からは垂直方向のブレによる影響が取
り除かれる。

信号処理回路３は、ＣＣＤ２から与えられる映像信号を
処理して、Ｙ信号、ハイライト時の色消去用Ｙ信号、線
順次色差信号を水平手ブレ補償回路４に与える。

第１０図を特に参照して、Ｙ信号補償回路９０は以下の
ように動作する。アンプ２４に与えられたＹ信号はアン
プ２４により増幅されてＡ／Ｄ変換回路２５に与えられ
る。メモリコントローラ３０は所定の周波数を有する書
込みクロックをＡ／ｐ変換回路２５およびラインメモリ
２６に与える。

Ａ／Ｄ変換回路２５は、この書込みクロックに従って、
入力されるアナログ信号をデジタル化しラインメモリ２
６に与える。ラインメモリ２６はＡ／Ｄ変換回路２５の
出力するデジタル信号をメモリコントローラ３０からの
書込みクロックに従って順次格納していく。このとき、
メモリコントローラ３０は手ブレ検出部７０から与えら
れる水平ブレデータに従って、ラインメモリ２６へのデ
ータ書込み開始時点を定める。書込み開始時点を前後さ
せることによって、ラインメモリ２６に書込まれる映像
信号は、１水平走査線の中で多少左右に移動する。

ラインメモリ２６から読出されるデータは、書込みクロ
ックよりも遅い周波数を有する読出しクロックに従って
出力される。Ｙ信号補償回路９０に入力されるＹ信号の
１水平走査線分の信号の中でも、必要な部分の信号のみ
が１水平走査線分の信号として引き延ばされて、出力さ
れる。ラインメモリ２６へのデータの書込み開始時点を
前後させることにより、水平ブレデータにより表わされ
る水平ブレを補償することができる。

ラインメモリ２６から読出された映像信号はＤ／Ａ変換
回路２７でアナログ信号に変換され、ＬＰＦ２８、バッ
ファ２９を経てエンコーダ５に与えられる。

第７図に、Ｙ信号補償回路９０において行なわれる水平
方向のブレの補償を示すタイミング図が示されている。

第７図（ａ）、第１０図を参照して、メモリコントロー
ラ３０には５ＳＧ１２から水平同期信号ＨＤが与えられ
ている。Ａ／Ｄ変換回路２５は、人力されるアナログ信
号を水平同期信号ＨＤによって規定される１水平走査期
間ごとにデジタル化してラインメモリ２６に与える。

Ａ／Ｄ変換回路２５から、時刻ｔｏにおいて１水平走査
線分の信号８１の出力が開始されるものとする。メモリ
コントローラ３０は手ブレ検出部７０から与えられる水
平ブレデータに基づいて、ラインメモリ２６へのデータ
の書出しタイミングｔ１を定める。したがって、ライン
メモリ２６にはデジタル化されたＹ信号８２が時刻ｔ１
から書込まれる。メモリコントローラ３０は書出し時刻
ｔ１から一定時間たった時刻ｔ２において、ラインメモ
リ２６へのデータの書込みを終了する。すなわち、時刻
ｔ１〜ｔ２の間の時間は一定である。

時刻ｔ２からこの水平走査期間の終了時点ｔ３までの間
は、ラインメモリ２６への書込みは行なわれない。

メモリコントローラ３０は、ラインメモリ２６へのデジ
タル化されたＹ信号８２の書込みが終了すると、格納内
容を読出しタロツクに従ってＤ／Ａ変換回路２７に出力
させる。前述のように、読出しクロックは書込みクロッ
クより少し低速である。したがって、第７図（ｄ）に示
されるように、Ｄ／Ａ変換回路２７に与えられる伝送信
号８３は１水平走査期間分の長さに時間軸変換される。

メモリコントローラ３０が水平ブレデータに基づいて時
間ｔＯ〜ｔ１を変換させることにより、映像信号８２は
、もともとの映像信号の１水平走査線の中で左右に移動
する。これにより、水平方向の手ブレによるＹ信号への
影響を取り除くことができる。

色糸信号補償回路９１の動作も、Ｙ信号補償回路９０と
同様である。色消去用のＹ信号および線順次色差信号は
それぞれアンプ３１．３２によっで増幅され、マルチブ
レクサ３３に与えられる。

マルチブレクサ３３は、メモリコントローラ３０から与
えられるクロックに従って色消去用Ｙ信号と線順次色差
信号を多重化しＡ／Ｄ変換回路３４に与える。Ａ／Ｄ変
換回路３４はマルチブレクサ３３の出力するアナログ信
号をメモリコントローラ３０から与えられる書込みクロ
ックに従ってデジタル化し、ラインメモリ３５に与える
。

メモリコントローラ３０は、Ｙ信号補償回路９０におけ
ると同様にラインメモリ３５へのデータの書出しの開始
タイミングを水平ブレデータに従って定める。これによ
り、ラインメモリ３５には１水平走査線分の信号の中で
も必要な部分のみが書込まれる。メモリコントローラ３
０はラインメモリ３５への書込みが終了すると、書込み
クロックよりも低速な読出しクロックを用いてラインメ
モリ３５からデータを出力させる。ラインメモリ３５の
出力は色消去用Ｙ信号処理回路９２と色差信号処理回路
９３とに与えられる。

ラインメモリ３５の出力する信号は、色消去用Ｙ信号と
線順次色差信号が、マルチブレクサ３３によフて交互に
配列されたものである。色消去用Ｙ信号処理回路９２は
したがって、人力される信号のうちから色消去用Ｙ信号
のみを取り出して処理してエンコーダ５に与える。一方
、色差信号処理回路９３はラインメモリ３５の出力から
色差信号のみを取り出して信号処理回路の図示されない
同時化回路に与える。

色消去用Ｙ信号処理回路９２のＤ／Ａ変換回路３６はメ
モリコントローラ３０から与えられる読、出しクロック
に応じて、ラインメモリ３５から与えられるデジタル信
号をアナログ化し、ＬＰＦ３７に与える。ＬＰＦ３７の
出力はバッファ３８を経てエンコーダ５に与えられる。

色差信号処理回路９３のＤ／Ａ変換回路３９は、メモリ
コントローラ３０から、Ｄ／Ａ変換回路３６に与えられ
る読出し信号と位相の反転したクロックを与えられ、こ
のクロックに従ってラインメモリ３５の出力するデジタ
ル信号をアナログ化する。Ｄ／Ａ変換回路３９の出力は
ＬＰＦ４０およびバッファ４１を経て信号処理回路３の
同時化回路に与えられる。同時化回路は、前述のように
線順次化された色差信号を補間することにより、色差信
号Ｒ−ＹおよびＢ−Ｙのそれぞれについてすべての走査
線をつくり出す。色糸信号補償回路９１における水平ブ
レの補償は、第７図を参照して説明されたＹ信号補償回
路９０のものと本質的に同一である。

信号処理回路３は水平手ブレ補償回路４から与えられた
色差信号を同時化し、エンコーダ５に与える。エンコー
ダ５は５ＳＧ１２から与えられるクロックに同期してＹ
信号および色差信号をエンコードし、複合映像信号とし
てＶＴＲ録画回路６に与える。ＶＴＲ録画回路６はこの
信号をＶＴＲテープ７に記録する。

ＶＴＲデツキ６９ａは以下のように動作する。

ＶＴＲ再生回路８はＶＴＲテープ７に記録された映像信
号を再生し、Ｙ信号およびＣ信号に分離してＴＢＣ回路
６７に与える。このとき、ＶＴＲの再生機構の回転ムラ
やテープとヘッドとの接触ムラなど種々の要因により、
再生された映像信号には、映像の水平揺らぎとなって現
われる時間軸誤差が含まれる。

第１１図を参照して、Ｙ信号はアンプ４８で増幅された
後、Ａ／Ｄ変換回路５０に与えられる。

Ｃ信号もアンプ５５で増幅された後、Ａ／Ｄ変換回路５
６に与えられる。Ｙ信号は同期分離回路６２にも与えら
れ、同期分離回路６２はＹ信号から水平同期信号を分離
してＡＦＣ回路６３に与える。

ＡＦＣ回路６３は与えられた水平同期信号に同期したク
ロックを発生してメモリライトコントロール回路６５に
与える。メモリライトコントロール回路６５はこのクロ
ックに応答してＡ／Ｄ変換回路５０およびラインメモリ
５１を制御し、Ｙ信号をデジタル化してラインメモリ５
１に順次書込む。

Ｃ信号はバースト分離回路１００にも与えられる。バー
スト分離回路１００はＣ信号からバースト信号を分離し
てＡＰＣ回路１０１に与える。ＡＰＣ回路１０１はバー
スト信号に位相同期したクロックを発生しメモリライト
コントロール回路６５に与える。メモリライトコントロ
ール回路６５はＡＰＣ回路１０１から与えられる、映像
信号中のサブキャリア（バースト信号）と位相同期した
クロックをＡ／Ｄ変換回路５６およびデコーダ５７に与
える。Ａ／Ｄ変換回路５６はＣ信号をデジタル化してデ
コーダ５７に与える。デコーダ５６は入力されるデジタ
ル化されたＣ信号をデコードして２つの色差信号に戻す
と同時に周波数変換し、これらの色差信号をラインメモ
リ５８に与える。

メモリライトコントロール回路６５はＹ信号のラインメ
モリ５１への書込みのためのクロックと同じクロックを
ラインメモリ５８に与える。ラインメモリ５８はこのク
ロックに同期して、入力される色差信号を順次格納する
。

ＣＸＯ回路６４は安定した周波数で基準クロックを発振
し、メモリリードコントロール回路６６に与える。メモ
リリードコントロール回路６６は、ＣＸＯ回路６４から
与えられる基準クロックを、ラインメモリ５１およびラ
インメモリ５８へ読出しクロックとして与える。ライン
メモリ５１は、この読出しクロックに応答して、格納さ
れたデータを順次Ｄ／Ａ変換回路５２に与える。メモリ
リードコントロール回路６６は読出しクロックをＤ／Ａ
変換回路５２にも与えており、Ｄ／Ａ変換回路５２は入
力されるデジタル信号をアナログ化してＬＰＦ５３に与
える。ＬＰＦ５３の出力はバッファ９を経てモニタに送
られる。

ラインメモリ５８から読出されたデータは、エンコーダ
５９に与えられる。エンコーダ５９はサブキャリア（バ
ースト信号）に同期したクロックで、色差信号の周波数
変換およびエンコードを行ない、Ｄ／Ａ変換回路６０に
与える。エンコーダ５９の出力するデジタルＣ信号は、
同じクロックに従ってＤ／Ａ変換回路６０によってアナ
ログ変換される。アナログ化されたＣ信号はＢＰＦ６１
を経てバッファ９に与えられ、モニタに送られる。

ＴＢＣ回路６７においては、上述のようにラインメモリ
５１．５８へのデータ書込みが、入力されるＹ信号の水
平同期信号に同期されたクロックで行なわれる。同じく
ラインメモリ５Ｌ　５８からのデータの読出しは、ＣＸ
Ｏ回路６４から与えられる安定した基準クロックに従っ
て行なわれる。

これにより、再生時の再生機構の回転ムラやテープとヘ
ッドとの接触ムラなどに起因する映像の水平揺らぎは減
衰され、安定した映像信号を得ることができる。

［発明が解決しようとする課題］ 上述のように従来のカメラ一体型ＶＴＲの水平ブレ補償
回路は、デジタル回路で構成されている。

デジタル回路に含まれるたとえばＡ／Ｄ変換回路やメモ
リ、Ｄ／Ａ変換回路などの消費電力は一般的に大きい。

一方、カメラ一体型ＶＴＲは通常携帯型であり、特に記
録時にはバッテリにより駆動されることが多い。記録時
には水平手ブレ補償回路が動作するため、消費電力が多
くバッテリの寿命を長くするためには不利であ。

それゆえにこの発明の目的は、消費電力がより小さく、
かつ再生映像信号において手ブレの補償をすることが可
能な映像信号を得ることができる撮像装置と、この撮像
装置により記録された映像信号を手ブレによる悪影響な
しで再生することが可能な映像信号再生装置とを提供す
ることである。

［課題を解決するための手段］ 請求項１に記載の発明に係る撮像装置は、被写体からの
入射光を集光し、所定の面上に被写体の光学像を結ぶた
めの光学系と、光学像を、予め定める主走査方向および
主走査方向と交差する副走査方向に走査して映像信号に
変換するための撮像手段と、撮像時の、副走査方向のブ
レの量を検出し、ブレ信号を出力するためのブレ検出手
段と、映像信号の垂直ブランキング期間にブレ信号を挿
入するためのブレ信号挿入手段と、ブレ信号が挿入され
た映像信号を予め定める記録媒体に記録するための映像
信号記録手段とを含む。

請求項２に記載の発明に係る映像信号再生装置は、予め
定める主走査方向および主走査方向と交差する副走査方
向に被写体を走査することにより生成されて、予め定め
る記録媒体に記録された映像信号を再生するための装置
であって、記録された映像信号の垂直ブランキング期間
には、撮像時の副走査方向へのブレの量を示すブレ信号
が記録されている。この映像信号再生装置は、記録媒体
に記録された映像信号を再生するための再生手段と、再
生手段により再生された映像信号からブレ信号を抽出す
るためのブレ信号抽出手段と、抽出されたブレ信号に基
づいて、映像信号の副走査方向のブレを補償するための
ブレ補償手段とを含む。

請求項３に記載の発明に係る映像信号再生装置によれば
、請求項２に記載の装置において、映像信号は、所定の
第１の同期信号を含む。この装置において、補償手段は
、再生手段により再生された映像信号から第１の同期信
号を抽出するための同期信号抽出手段と、予め定める一
定周期の第２の同期信号を出力するための同期信号出力
手段と、抽出された第１の同期信号と、第２の同期信号
と、ブレ信号とに応答して、映像信号の副走査方向の一
ブレを補償すると同時に、再生手段による再生時に発生
する映像信号の時間軸の誤差を補正するための時間軸誤
差補正手段とを含む。

［作用］ 請求項１に記載の発明に係る撮像装置においては、副走
査方向の手ブレなどによる映像信号の補正は行なわれな
い。しかしながら、映像信号中に手ブレの量を表わすブ
レ信号が挿入されて記録媒体に記録されるため、再生時
にこのブレ信号に基づいて映像信号の副走査方向のブレ
を補正することが可能となる。

請求項２に記載の発明に係る映像信号再生装置は、映像
信号に記録されたブレ信号を抽出し、これに基づいて補
償手段によって映像の副走査方向のブレを補償すること
ができる。したがって、請求項１に記載の撮像装置によ
って記録された映像信号を再生し、その副走査方向のブ
レを取り除いた映像を得ることができる。

請求項３に記載の発明に係る映像信号再生装置は、映像
信号に記録されたブレ信号に基づいて副走査方向のブレ
を補償すると同時に、同じ手段によって再生時の映像信
号の時間軸誤差も補正することができる。

［実施例］ 第１図は、本発明に係る撮像装置としてのＶＴＲカメラ
６８と、映像信号再生装置としてのＶＴＲデツキ６９の
ブロック図である。第１図を参照して、ＶＴＲカメラ６
８は被写体からの入射光を集光し、所定の結像面上に光
学像を結ばせるための光学系としてのレンズ１と、結ば
れた光学像を映像信号に変換するための撮像手段として
のＣＣＤ２と、ＣＣＤ２の出力する映像信号に、複合映
像信号化のための必要な処理を行なう信号処理回路３と
、ＶＴＲカメラ６８の手ブレを検出し、垂直ブレデータ
および水平ブレデータを示す信号を出力する手ブレ検出
部７０と、装置全体の動作タイミングを規定する同期信
号を発生するための５ＳＧ１２と、５ＳＧ１２および手
ブレ検出部７０に接続され、同期信号および手ブレ検出
部７０から与えられる垂直ブレデータとに基づいて、Ｃ
ＣＤ２と信号処理回路３とを制御し、映像信号から垂直
方向の手ブレの影響を取り除くためのタイミングジェネ
レータ１１と、タイミングジェネレータ１１に制御され
、ＣＣＤ２を駆動するための水平転送パルスおよび垂直
転送パルスを発生するＨ−ドライバ、■−ドライバ回路
１０と、信号処理回路３．５ＳＧ１２、手ブレ検出部７
０に接続され、信号処理回路３から与えられるＹ信号お
よびＣ信号をエンコードすると同時に、手ブレ検出部７
０から与えられる水平方向の手ブレ補償データを映像信
号の垂直ブランキング期間中に挿入するためのエンコー
ダ５ａと、エンコーダ５ａの出力する映像信号をＶＴＲ
テープ７に記録するためのＶＴＲ録画回路６とを含む。

ＶＴＲデツキ６９は、ＶＴＲテープ７から、映像信号を
再生するためのＶＴＲ再生回路８と、ＶＴＲ再生回路８
から出力されるＹ信号およびＣ信号から水平方向の手ブ
レ補償データを抜き取り、そのデータに基づいてデジタ
ル的に水平方向の映像信号のブレ補償を行なうと同時に
、映像信号の時間軸誤差の補正を行なうためのＴＢＣお
よび水平手ブレ補償回路４２と、ＴＢＣおよび水平手ブ
レ補償回路４２の出力をバッファし、図示されないモニ
タに与えるためのバッファ９とを含む。

第１図と第６図とにおいて、同一の部品には同一の参照
符号および名称が与えられている。それらの機能も同一
である。したがって、それらについての詳しい説明はこ
こでは繰り返さない。

第２図を参照して、エンコーダ５ａは信号処理回路３か
らＹ信号を受は取り複合ブランキング（Ｃ−ＢＬＫ）信
号、複合同期（Ｃ−ＳＹＮＣ）信号、水平手ブレデータ
をＹ信号に挿入してＶＴＲ録画回路６に与えるためのＹ
信号エンコーダ回路９８と、信号処理回路３から色差信
号Ｒ−Ｙ、Ｂ−Ｙを受は取り、周波数が同じで互いに位
相が９０度ずれた２つのサブキャリアＳＣＩ、ＳＣ２に
よって変調して多重化することによりＣ信号を生成し、
かつバーストフラグＢＦに従ってバースト信号をＣ信号
に挿入してＶＴＲ録画回路６に与えるためのＣ信号エン
コーダ回路９９とを含む。

Ｙ信号エンコーダ回路９８は、信号処理回路３から受は
取るＹ信号を増幅して出力するためのアンプ４３と、ア
ンプ４３により増幅されたＹ信号に、Ｃ−ＢＬＫ信号を
ミックスするためのＣ−ＢＬＫミックス回路４４と、Ｃ
−ＢＬＫミックス回路４４の出力する信号に、Ｃ−ＳＹ
ＮＣ信号をミックスするためのＣ−８ＹＮＣミックス回
路４５と、Ｃ−５ＹＮＣミックス回路４５の出力する映
像信号の垂直ブランキング期間内に、手ブレ検出部７０
から与えられる水平手ブレデータをデジタル信号として
挿入するための水平手ブレデータミックス回路４６と、
水平手ブレデータミックス回路４６の出力する映像信号
を増幅し、ＶＴＲ録画回路６に与えるためのアンプ４７
とを含む。

第１図、第２図を参照して、この発明に係るＶＴＲカメ
ラ６８は以下のように動作する。レンズ１は、被写体か
らの入射光を集光し、所定の結像面上に光学像を結ぶ。

ＣＣＤ２は、その受光面上の光電素子に蓄積される電荷
を主走査方向および副走査方向に転送することにより映
像信号に変換し、信号処理回路３に与える。このとき、
ＣＣＤ２からの信号の読出しは手ブレ検出部７０から与
えられる垂直ブレデータに従って制御される。これによ
り、映像信号の垂直方向の手ブレによる影響は取り除か
れる。その方法は、従来のＶＴＲカメラにおいて行なわ
れたのと同一である。したがって、ここではそれについ
ての詳しい説明は繰り返さない。

信号処理回路３はＣＣＤ２からの映像信号に対し、直流
再生、自動利得制御、キャリア除去、γ補正、色分離、
ホワイトバランス、色差信号生成処理などを行ない、Ｙ
信号および色差信号Ｒ−Ｙ。

Ｂ−Ｙをエンコーダ５ａに与える。

第２図を参照して、Ｙ信号エンコーダ回路９８は、映像
信号に対してＣ−ＢＬＫ信号、ｃ−ｓｙＮＣ信号を挿入
する。Ｙ信号エンコーダ回路９８はさらに、水平手ブレ
データミックス回路４６によって・映像信号の垂直ブラ
ンキング期間に、手ブレ検出部７０から与えられた水平
手ブレデータをデジタル信号として挿入する。

第５図を参照して、垂直ブランキング期間は、Ｃ−５Ｙ
ＮＣミックス回路４５によって、映像信号７８中に挿入
されたものである。水平手ブレデータミックス回路４６
は、垂直ブランキング期間中の映像信号に水平手ブレデ
ータを示すデジタル信号７９を挿入する。水平手ブレデ
ータは後述するように７ビツトはどのシリアルデータで
ある。

したがって、転送レートを遅（してもＩＨ（水平走査期
間）中に水平ブレデータは十分収まる。しかしながら、
磁気記録テープに確実に記録され、かつ確実に再生され
ることを保証し、信頼性を高めるため水平ブレデータは
数Ｈに同じデータが書込まれる。水平ブレデータが挿入
された映像信号はＶＴＲ録画回路６を経てＶＴＲテープ
７に記録される。

第７図を参照して、すでに説明されたように水平手ブレ
データは、１水平走査期間の開始からラインメモリにデ
ジタル書込みが開始されるまでの時間、すなわち時間ｔ
Ｏ−ｔｌを水平手ブレの量に従って変化させることによ
り行なわれる。水平手ブレデータは、たとえばこの時間
ｔＯ〜ｔ１を７ビツトのデジタルデータで１２８段階で
表わす。

これにより、動作クロックの周波数に応じて、時間ｔＯ
〜ｔ１は１２８段階で調整され、水平方向の手ブレが補
償される。

第３図を参照して、ＶＴＲデツキ６９（第１図参照）の
ＴＢＣおよび水平手ブレ補償回路４２は、ＶＴＲ再生回
路８からＹ信号を受は取り、Ｙ信号に含まれている水平
手ブレデータに基づいて、Ｙ信号の水平手ブレの補償を
行なうと同時に、再生時の時間軸の誤差を行なうための
Ｙ信号処理部７１と、ＶＴＲ再生回路８からＣ信号を受
け、Ｙ信号処理部７１と同様に、Ｙ信号から取り出され
る水平ブレデータに基づいてＣ信号の水平ブレを補償す
ると同時に、Ｃ信号の時間軸誤差を補正するためのＣ信
号処理部７２と、ＶＴＲ再生回路８からＹ信号およびＣ
信号を受は取り、Ｙ信号から同期信号を、Ｃ信号からバ
ースト信号を抽出し、方、Ｙ信号処理部７１から水平手
ブレデータを受は取り、Ｙ信号処理部７１、Ｃ信号処理
部７２を制御して各信号の水平手ブレおよび時間軸誤差
を補償するためのタイミング制御部７３とを含む。

Ｙ信号処理部７１は、Ｙ信号を増幅するためのアンプ４
８と、アンプ４８の出力するＹ信号から水平手ブレデー
タを抽出し、タイミング制御部７３に与えるための水平
手ブレデータ抽出回路４９と、水平手ブレデータ抽出回
路４９から映像信号を受は取って、タイミング制御部７
３から与えられる水平同期信号に同期したクロックに従
ってデジタル化するためのＡ／Ｄ変換回路５０と、Ａ／
Ｄ変換回路５０の出力に入力が接続され、タイミング制
御部７３から与えられる、水平同期信号に同期したクロ
ックに従ってＡ／Ｄ変換回路５０の出力を順次格納し、
タイミング制御部７３から与えられる安定した基準クロ
ックに従って、格納したデータを順次出力するためのラ
インメモリ５１と、ラインメモリ５１の出力するデジタ
ル信号をタイミング制御部７３から与えられる安定した
基準クロックに従ってアナログ化するためのＤ／Ａ変換
回路５２と、Ｄ／Ａ変換回路５２の出力に入力が、出力
がバッファ９（第１図）に接続されたＬＰＦ５３とを含
む。

Ｃ信号処理部７２は、ＶＴＲ再生回路８から受は取るＣ
信号を増幅するためのアンプ５５と、アンプ５５の出力
するＣ信号を、タイミング制御部７３から与えられる、
Ｃ信号のバースト信号に位相同期したクロックに従って
デジタル変換するためのＡ／Ｄ変換回路５６と、Ａ／Ｄ
変換回路５６の出力するデジタル化されたＣ信号を、タ
イミング制御部７３から与えられる、バースト信号に同
期したクロックに従ってデコードおよび周波数変換をし
て２つの色差信号を出力するためのデコーダ５７と、デ
コーダ５７の出力する色差信号を、タイミング制御部７
３から与えられる、水平同期信号に同期したクロックに
従って順次格納し、タイミング制御部７３から与えられ
る安定した基準クロックに従って、格納データを順次出
力するためのラインメモリ５８と、ラインメモリ５８の
出力するデジタルデータをタイミング制御部７３から与
えられる安定した基準クロックに従ってアナログ化する
ためのＤ／Ａ変換回路６０と、Ｄ／Ａ変換回路６０から
出力されるアナログ化された色差信号をエンコードして
Ｃ信号とし出力するためのエンコーダ５９と、エンコー
ダ５９の出力に入力が、出力がバッファ９（第１図）に
接続されたＢＰＦ６１とを含む。

タイミング制御部７３は、ＶＴＲ再生回路８の出力する
Ｙ信号から水平同期信号を分離するための同期分離回路
６２と、同期分離回路６２の出力する水平同期信号に同
期したクロックを発生するためのＡＦＣ回路６３と、Ｖ
ＴＲ再生回路８の出力するＣ信号からバースト信号を分
離するためのバースト分離回路１００と、バースト分離
回路１００の出力するバースト信号と位相同期したクロ
ックを出力するためのＡＰＣ回路１０１と、安定した基
準クロックを発生するためのＣＸＯ回路６４と、ＡＦＣ
回路６３、ＡＰＣ回路１０１、ＣＸＯ回路６４と、水平
手ブレデータ抽出回路４９とに接続され、Ｙ信号処理部
７１、Ｃ信号処理部７２に対し所定のクロックを与える
とともに、ラインメモリ５１，５８に与えるクロックを
制御してデータの書込みタイミングを水平手ブレデータ
に応じて変更するためのメモリコントローラ５４とを含
む。

回路４２において行なわれる水平手ブレの補償の動作は
、第１０図を参照してすでに説明された従来の技術と同
様である。しかしながら、同期信号を含むＹ信号と、サ
ブキャリアで変調されたＣ信号とを処理する必要がある
ため、第１０図に示される水平手ブレ補償回路４とは多
少異なった構成を有している。

第１図、第３図を参照して、本発明に係るＶＴＲデツキ
６９は以下のように動作する。ＶＴＲ再生回路８は、Ｖ
ＴＲテープ７に記録された映像信号を再生し、Ｙ信号及
びＣ信号としてＴＢＣおよび水平手ブレ補償回路４２に
与える。

同期分離回路６２はＹ信号から水平同期信号を分離し、
ＡＦＣ回路６３に与える。ＡＦＣ回路６３は水平同期信
号に同期したクロックを発生し、メモリコントローラ５
４に与える。バースト分離回路１００はＣ信号からバー
スト信号を分離し、ＡＰＣ回路１０１に与える。ＡＰＣ
回路１０１はバースト信号に位相同期したクロックを発
生し、メモリコントローラ５４に与える。ＣＸＯ回路６
４は安定した基準クロックを発生してメモリコントロー
ラ５４に与える。

アンプ４８で増幅されたＹ信号は水平手ブレデータ抽出
回路４９に与えられる。水平手ブレデータ抽出回路４９
は、映像信号の垂直ブランキング期間から水平手ブレデ
ータ７９（第５図）を抽出し、メモリコントローラ５４
に与える。映像信号はその後Ａ／Ｄ変換回路５０に与え
られる。

メモリコントローラ５４は、Ａ／Ｄ変換回路５０および
ラインメモリ５１を制御して、ＡＦＣ回路６３から与え
られる水平同期信号に同期したクロックに従って、映像
信号をデジタル化してラインメモリ５１に順次格納する
。メモリコントローラ５４はさらに、ＣＸＯ回路６４か
ら与えられる、書き込みクロックより低速の安定した基
準クロックに従ってラインメモリ５１から格納データを
取り出し、Ｄ／Ａ変換回路５２によってアナログ信号に
変換する。変換されたアナログのＹ信号はＬＰＦ５３を
経てバッファ９に与えられる。

上述のようにラインメモリ５１への映像信号の書込みは
、入力されるＹ信号の水平同期信号に同期したクロック
で行なわれる。ラインメモリ５１からの映像信号の読出
しはＣＸＯ回路６４から与えられる安定した基準クロッ
クで行なわれる。これにより、Ｙ信号処理部７１から出
力される映像信号においては、水平揺らぎが減衰される
。メモリコントローラ５４はまた、ラインメモリ５１へ
のデータの書込みの開始時点を、水平手ブレデータ抽出
回路４９から与えられる水平手ブレデータに従って前後
させる。これにより、水平ブレの補償も行なわれ、Ｙ信
号処理部７１の出力に安定した映像を送ることができる
。

Ｃ信号処理部７２は以下のように動作する。アンプ５５
において増幅されたＣ信号は、Ａ／Ｄ変換回路５６によ
ってデジタル化され、デコーダ５７によってデコードお
よび周波数変換がされ、デジタルの２つの色差信号とし
てラインメモリ５８に与えられる。Ａ／Ｄ変換回路５６
、デコーダ５Ｉ７の動作は、メモリコントローラ５４か
ら与えられる、バースト信号に位相同期したクロックに
よって行なわれる。ラインメモリ５８への色差信号の書
込みは、メモリコントローラ５４から与えられる、Ｙ信
号の水平同期信号に同期したクロックに従って行なわれ
る。このとき、ラインメモリ５８へのデータの書込み開
始時期は、水平手ブレデータ抽出回路４９から与えられ
る水平手ブレデータに従って前後に変化される。

ラインメモリ５８からは、ＣＸＯ回路６４から与えられ
る安定した基準クロックに同期したクロックに従って、
データの読出しが行なわれる。このクロックの周波数は
、ラインメモリ５８へのデータ書込みクロックよりも低
速のものが用いられる。このデータはＤ／Ａ変換回路６
０において同じクロックでアナログ化され、エンコーダ
５９に与えられる。エンコーダ５９はＤ／Ａ変換回路６
０から与えられるアナログの２つの色差信号をエンコー
ドし周波数変換してＢＰＦ６１を経てバッファ９にＣ信
号として与える。

Ｃ信号処理部７２においては、Ｙ信号処理部７１と同様
に転送信号の水平手ブレおよび時間軸の誤差が取り除か
れる。したがって、Ｃ信号として安定した映像信号を得
ることができる。

以上のようにこの発明によれば、ＶＴＲカメラ６８に水
平手ブレ補償回路４を設ける必要がない。

デジタル回路を多用する水平手ブレ補償回路４が不要と
なったことにより、ＶＴＲカメラ６８の記録時の消費電
力は現象する。したがって、バッテリの寿命を長く、ま
たはバッテリの大きさを小さくすることが可能となる。

上述の実施例においては、ＶＴＲカメラ６８と、ＶＴＲ
デツキ６９とが別個のものである場合が説明された。し
かしながら、この発明はこれには限定されず、ＶＴＲデ
ツキ６９の有する再生機能がＶＴＲカメラ６８に組み込
まれてもよい。すなわち、ＶＴＲカメラ６８は録画・再
生が可能なカメラ一体型ＶＴＲであってもよい。この場
合、ＶＴＲカメラ６８には消費電力の多いＴＢＣおよび
水平手ブレ補償回路４２が組み込まれることになる。

しかしながら、この回路が動作するのは記録時ではなく
、再生時のみである。再生は通常室内で行なわれ、ＶＴ
Ｒカメラ６８はバッテリではなく外部電源から電力を供
給されることが多い。したがって、記録時のバッテリの
消費電力に与える悪影響はない。

また上述の実施例においては、ＶＴＲデツキ６９に、Ｔ
ＢＣおよび水平手ブレ補償回路４２を兼ねた回路が組み
込まれた。しかしながら、この回路はＴＢＣ専用の回路
および水平手ブレ補償回路の２つに分離されてもよい。

本実施例のようにＴＢＣおよび水平手ブレ補償回路４２
として回路をまとめた方がＶＴＲデツキ６９としての効
率はよくなる。しかしながら、これらの回路が分離され
たものであっても、ＶＴＲカメラ６８の、記録時のバッ
テリ消費を節約することができるという効果、およびＶ
ＴＲカメラ６８によって撮影された映像を手ブレなく、
かつ水平揺らぎなく再生することができるという効果に
は変わりがない。

［発明の効果コ 以上のように請求項１に記載の発明によれば、映像信号
にブレ信号を記録することができる。再生側においてこ
のブレ信号をもとに映像信号の補正を行なうことが可能
となり、撮像装置側には副走査方向のブレを補償するた
めの、消費電力の大きな回路を設ける必要がない。撮像
装置の記録時の消費電力は小さくすることができ、バッ
テリを小型化すること、バッテリの寿命を長くすること
が可能となる。

請求項２に記載の発明によれば、映像信号に挿入された
ブレ信号に基づいて、再生時に映像信号の手ブレを補償
することができる。撮像装置には副走査方向のブレを補
償するための、消費電力の大きな回路を設けることが不
要となり、撮像装置の消費電力を少なくすることができ
る。したがって、撮像装置のバッテリをより小形化する
こと、あるいはより長寿命化することが可能な映像信号
の再生装置を提供することができる。

請求項３に記載の発明によれば、請求項２に記載の発明
において、再生映像信号の時間軸補正と、副走査方向の
ブレの補償とが同一の回路で同時に行なわれる。そのた
め、映像信号再生装置を大型化することなく、撮像装置
のブレ補償の機能の一部を再生装置側で担うことができ
る。−船釣にこの回路の消費電力は大きく、撮像装置の
記録時の消費電力は大幅に節約できる。したがって、撮
像装置のバッテリをより小型化すること、あるいはより
長寿命化することが可能であって、しかも回路規模を大
型化せずに実現できる映像信号再生装置を提供すること
ができる。

【図面の簡単な説明】

第１図は本発明に係るＶＴＲカメラおよびＶＴＲデツキ
のブロック図であり、 第２図は本発明に係るＶＴＲカメラのエンコーダのブロ
ック図であり、 第３図は本発明に係るＶＴＲデツキのＴＢＣおよび水平
手ブレ補償回路のブロック図であり、第４図は撮像手段
としてのＣＣＤの有効画素領域の模式図であり、 第５図は映像信号の垂直ブランキング期間内に挿入され
た水平ブレデータを示す波形図であり、第６図は従来の
ＶＴＲカメラおよびＶＴＲデツキのブロック図であり、 第７図は水平方向の手ブレ補償を説明するためのタイミ
ングチャートであり、 第８図は手ブレ検出回路のブロック図であり、第９図は
垂直ブレの補償をするためのＣＣＤの動作を示すための
タイミングチャートであり、第１０図は従来のＶＴＲカ
メラの水平手ブレ補償回路のブロック図であり、 第１１図は従来のＶＴＲデツキのＴＢＣ回路のブロック
図である。 図中、１はレンズ、２はＣＣＤ、３は信号処理回路、５
ａはエンコーダ、６はＶＴＲ録画回路、７はＶＴＲテー
プ、８　ハＶ　Ｔ　Ｒ再生回路、４２はＴＢＣおよび水
平手ブレ補償回路、４６は水平手ブレデータミックス回
路、４９は水平手ブレデータ抽出回路、６８　ハＶ　Ｔ
　Ｒカメラ、６９はＶＴＲデツキ、７０は手ブレ検出部
、７１はＹ信号処理部、７２はＣ信号処理部、７３はタ
イミング制御部を示す。 なお、 図中同一符号は同一または相当箇所を示萬７図 第８図 、Ｉ３ 第０図 第１０図

Claims (3)

【特許請求の範囲】
1. （１）被写体からの入射光を集光し、所定の面上に前記
   被写体の光学像を結ぶための光学系と、前記光学像を、
   予め定める主走査方向および前記主走査方向と交差する
   副走査方向に走査して映像信号に変換するための撮像手
   段と、 撮像時の、前記副走査方向のブレの量を検出し、ブレ信
   号を出力するためのブレ検出手段と、前記映像信号の垂
   直ブランキング期間に前記ブレ信号を挿入するためのブ
   レ信号挿入手段と、前記ブレ信号が挿入された前記映像
   信号を予め定める記録媒体に記録するための映像信号記
   録手段とを含む撮像装置。
2. （２）予め定める主走査方向および前記主走査方向と交
   差する副走査方向に、被写体を走査することにより生成
   され、予め定める記録媒体に記録された映像信号を再生
   するための映像信号再生装置であって、 記録された前記映像信号の垂直ブランキング期間には、
   撮像時の前記副走査方向へのブレの量を示すブレ信号が
   記録されており、 前記記録媒体に記録された前記映像信号を再生するため
   の再生手段と、 前記再生手段により再生された前記映像信号から前記ブ
   レ信号を抽出するためのブレ信号抽出手段と、 前記抽出されたブレ信号に基づいて、前記映像信号の前
   記副走査方向のブレを補償するためのブレ補償手段とを
   含む映像信号再生装置。
3. （３）前記映像信号は所定の第１の同期信号を含み、 前記補償手段は、 前記再生手段により再生された前記映像信号から前記第
   １の同期信号を抽出するための同期信号抽出手段と、 予め定める一定周期の第２の同期信号を出力するための
   同期信号出力手段と、 前記抽出された第１の同期信号と、前記第２の同期信号
   と、前記ブレ信号とに応答して、前記映像信号の前記副
   走査方向のブレを補償すると同時に、前記再生手段によ
   る再生時に発生する前記映像信号の時間軸の誤差を補正
   するための時間軸誤差補正手段とを含む請求項２に記載
   の映像信号再生装置。