JPH0484252A

JPH0484252A - データ処理装置

Info

Publication number: JPH0484252A
Application number: JP2199484A
Authority: JP
Inventors: Junichi Arakawa; 淳一荒川; Hideo Horigome; 英雄堀米; Kazuyuki Masuki; 桝木　和幸
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-07-26
Filing date: 1990-07-26
Publication date: 1992-03-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、データ処理装置に係り、特に入力するデータ
を処理して記録装置等の出力装置に出力するのに用いら
れるデータ処理装置に関する。

〔従来の技術〕

従来、紙、ＯＨＰ用シートなどの記録媒体（以下記録用
紙または単に紙ともいう）に対して記録を行う記録装置
は、種々の記録方式による記録ヘッドを搭載した形態で
提案されている。この記録ヘッドには、ワイヤートッド
方式、感熱方式、熱転写方式、インクジェット方式によ
るものなどがある。特にインクジェット方式は、記録用
紙に直接インクを噴射するものであるので、ランニング
コストが安く、静かな記録方法として、注目されている
。

インクジェット方式の中には、熱エネルギーにより発生
する気泡（バブル）を使用してインクを吐出口から記録
媒体に向けて吐出して文字・画像等の記録を行ういわゆ
るバブルジェット式の記録装置がある。

この記録装置は、各吐出口内に設けた発熱抵抗体（ヒー
タ）のサイズが従来のインクジェット記録装置に使われ
ている圧電素子と較べて格段に小さく、吐出口の高密度
のマルチ化が可能であって、高品位の記録画像が得られ
、高速、低騒音等の特色を有している。

上述のバブルシェツト方式のインクジェット記録装置に
ついて、図面を参照して説明する。第１５図はインクジ
ェット記録装置の構成を示す外観斜視図である。

同図において、９はインクジェット記録ヘッドを有した
ヘッドカートリッジ、１１はこれを搭載して図中Ｓ方向
に走査するためのキャリッジである。１３はヘッドカー
トリッジ９をキャリッジ１１に取付けるためのフック、
１５はフック１３を操作するためのレバーである。１９
はへラドカートリラン９に対する電気接続部を支持する
支持板である。２１はその電気接続部と本体制御部とを
接続するためのフレキシブルケーブルである。

２３はキャリッジ１１をＳ方向に案内するためのカイト
軸であり、キャリッジ１１の軸受２５に挿通されている
。２７はキャリッジ１１が固着され、これをＳ方向に移
動させるための動力を伝達するタイミングベルトであり
、装置両側部に配置されたプーリ２９Ａ、２９Ｂに張架
されている。一方のプーリ２９Ｂには、ギヤ等の伝導機
構を介してキャリッジモータ３】より駆動力が伝達され
る。

３３は紙等の記録媒体の被記録面を規制するとともに記
録等に際してこれを搬送するための搬送ローラであり、
搬送モータ３５によって駆動される。３７は記録媒体を
給紙トレー４側より記録位置に導（ためのペーパーパン
、３９は記録媒体の送給経路途中に配設されて記録媒体
を搬送ローラ３３に向けて押圧し、これを搬送するため
のフィートローラである。３４はヘッドカートリッジ９
の吐出口に対向し記録媒体の記録面を規制するためのプ
ラテンである。４１は記録媒体搬送方向上、記録位置よ
り下流側に配置され、記録媒体を不図示の排紙口へ向け
て排紙するための排紙ローラである。４２は排紙ローラ
４１に対応して設けられる拍車であり、記録媒体を介し
てローラ４１を押圧し、排紙ローラ４］による記録媒体
の搬送力を生じさせる。４３は記録媒体のセット等に際
してフィートローラ３９、押え板４５、拍車４２それぞ
れの付勢を解除するための解除レバーである。

４５は記録位置近傍において記録媒体の浮上り等を抑制
し、搬送ローラ３３に対する密着状態を確保するための
押え板である。ここでは、記録ヘッドとしてインク吐出
を行うことにより記録を行うインクジェット記録ヘッド
を採用している。従って、記録ヘッドのインク吐出口形
成面と記録媒体の被記録面との距離は比較的微少であり
、かつ記録媒体と吐出口形成面との接触を避けるべ（そ
の間隔が厳しく管理されなければならないので、押え板
４５の配設が有効である。４７は押え板４５に設けた目
盛、４９はこの目盛に対応してキャリッジ１１に設けら
れたマーカであり、これらによっても記録ヘッドの印字
位置や設定位置が読取り可能である。

５１はホームポシンヨンにおいて記録ヘッドのインク吐
出口形成面と対向するゴム等の弾性材料で形成したキャ
ップであり、記録ヘッドに対し当接／離脱が可能に支持
されている。このキャップ５１は、非記録時等の記録ヘ
ッドの保護や、記録ヘッドの吐出回復処理に際して用い
られる。吐出回復処理とは、キャップ５１を吐出口形成
面に対向させ、インク吐出口内方に設けられてインク吐
出のために利用されるエネルギー発生素子を駆動するこ
とにより全吐出口からインクを吐出させ、これによって
気泡や塵埃、増粘して記録に適さなくなったインク等の
吐出不良要因を除去する処理（予備吐出）や、これとは
別に吐出口形成面とキャップ５１て覆った状態で吐出口
よりインクを強制的に排出させることにより吐出不良要
因を除去する処理（吸引回復）である。

５３はインクの強制排出のために吸引力を作用するとと
もに、かかる強制排出による吐出回復処理や予備吐出に
よる吐出回復処理に際してキャップ５１に受容されたイ
ンクを吸引するために用いられるポンプである。５５は
このポンプ５３によって吸引された廃インクを貯留する
ための廃インクタンク、５７はポンプ５３と廃インクタ
ンク５５とを連通ずるチューブである。

５９は記録ヘッドの吐出口形成面のワイピングを行うた
めのブレードであり、記録ヘッド側に突出してヘッド移
動の過程でワイピングを行うための位置と、吐出口形成
面に係合しない後退位置とに移動可能に支持されている
。６１はモータ、６３はモータ６１から動力の伝達を受
けてポンプ５３の駆動およびキャップ５１やブレード５
９の移動をそれぞれ行わせるためのカム装置である。

第１６図は、第１５図の記録装置の各部を制御する制御
構成を示すブロック図である。

同図において、１は装置の各部と信号の授受を行いなが
ら装置全体の制御を実行するＭＰＵ、２は動作の手順等
を格納したＲＯＭ、３は記録データのバッファ等として
用いられるＲＡＭ、４はコンピュータ等のホストと情報
の授受を行うインタフェース、５は入出力ポートである
。

ＭＰＵＩからの制御信号は、入出力ポート５を介して駆
動回路９Ａ、３１Ａ、３５Ａに供給され、記録ヘッド９
、キャリッジモータ３１、搬送モータ３５が制御される
。またセンサ６や操作パネル７の情報は入出力ポート５
を介してＭＰＵＩに供給される。

実際の記録について、第１７図のフローチャートに従っ
て説明する。ステップＳ１で電源が投入されると、キャ
リッジ１１のホームポジション検出等の初期動作が行わ
れる（ステップＳ２）。次にステップＳ３で操作パネル
７においてＯＮ　　ＬＩＮＥが選択されていると、ステ
ップＳ４てインターフェース４を介してホストから供給
される記録データがＲＡＭ３の入力バッファ領域に入力
される。さらにＭＰＵＩは入力バッファ領域に入力され
た文字コード等のデータをドツトマトリクスのイメージ
データに変換し、ＲＡＭ３のプリントバッファ領域に格
納する。

そして１行分のイメージデータがそろうと、ステップＳ
５て搬送モータ３５によって記録紙を搬送する。

次に記録紙に記録するイメージデータをＲＡＭ３のプリ
ントバッファ領域から入出力ポート５に転送する（ステ
ップＳ６）。続いて、キャリッジモータ３１を駆動して
キャリッジ１１を移動させ（ステップＳ７）、記録位置
に到達したら（ステップＳ８）、ステップＳ９で入出力
ポート５を介して駆動回路９Ａに記録ヘッド駆動開始信
号（図示せず）を送る。すると、駆動回路９Ａは入出力
ポート１３ａからのイメージデータに従って記録ヘッド
９を駆動する。

ステップ８６〜Ｓ９を１行分の記録が終了するまて繰り
返し、１行分の記録が終了すると（ステップ５ＩＯ）、
ステップＳ４に戻る。

なお、ＭＰＵＩはステップ８６〜Ｓ９の処理の間に次行
の入力バッファ領域への記録データの入力、イメージデ
ータへの変換およびイメージデータのプリントバッファ
領域の格納を逐次行っている。

〔発明が解決しようとする課題〕

しかしながら、上記従来例では記録ヘッドの解像度が高
（なると、記録するイメージデータの量が多くなり、Ｍ
ＰＵＩが記録データを入力バッファに格納したり、イメ
ージデータを記録ヘッドに転送する時間が多（なってし
まう。これによって、記録ヘッドの駆動期間内では、特
にイメージデータ転送の占める割合が大きくなり、他の
処理、つまり次行の入力バッファ領域への記録データ入
力、イメージデータへの変換およびイメージデータのプ
リントバッファ領域の格納の処理の時間が少なくなる。

特に、記録ヘッドが上述したバブルジェット方式等の高
速記録が可能な場合に上記問題は顕著となる。そして、
１行分の記録終了後に次行のイメージデータがそろって
いなければ、そろうまで次行の記録は開始されず、記録
速度が低下してしまう。

つまりスループットが低下するという問題を有していた
。

さらに、バブルジェット方式等のように高密度記録が可
能な記録装置に対しては、ホストから伝送されるイメー
ジデータの量が増大する。このとき、記録装置がホスト
からのデータを高速に受信できなければ、ホストはその
間データを転送することができなくなる。つまり、ホス
トは記録装置に長時間拘束されることになり、ホスト自
身のスループットも低下することとなる。

そこで、本発明は上述の問題点を解決するためになされ
たもので、入力装置から入力するデータのメモリへの転
送処理、またはメモリに格納されたデータの出力装置へ
の転送処理を高速に行うことが可能なデータ処理装置を
提供することを目的とする。

〔課題を解決するための手段〕

本発明のデータ処理装置は、ＣＰＵがメモリ以外をアク
セスするとき、上記ＣＰＵと上記メモリ間のバスを分離
するとともに、入力または出力手段と上記メモリ間のバ
スを結合するバス制御手段と、上記ＣＰＵの上記メモリ
以外のアクセス動作に同期して、上記入力または出力手
段と上記メモリ間のデータアクセスを可能としたことを
特徴とする。

〔作用〕

上記構成によれば、メモリとＣＰＵのバスを分離し、メ
モリと入力または出力手段のバスを結合できるので、Ｃ
ＰＵの動作と並行してメモリと入力または出力手段との
データ転送を行うことができる。

〔実施例〕

以下、本発明のデータ処理装置をインクジェット記録装
置に適用した場合の実施例について、図面を参照して詳
細に説明する。

第１図はインクジェット記録装置の各部を制御する制御
構成の概要を示すブロック図であり、第１６図と対応す
る機能を有する部分には同一符号を付して説明を省略す
る。なお、本実施例にて適用するインクジェット記録装
置の構成は、第１５図の構成と同じである。

第１図において、ＭＰＵＩ、ＲＯＭ２、Ｉ１０ポート５
に共通に接続されたデータバスＩＮＤ、アドレスバスＩ
ＮＡは、夫々データ制御回路１００のデータセレクタ１
０１１アドレスセレクタ１０２に接続されたインターフ
ェース４は入力データラッチ１０３を介し、記録ヘッド
９はドライバ９Ａ及び記録データラッチ１０４を介して
上記データセレクタ１０１に接続される。ＲＡＭ３に接
続されるデータバスＭＤ。

アドレスバスＭＡは夫々上記データセレクタ１０１１ア
ドレスセレクタ１０２に接続される。また、データバス
ＩＮＤによって初期設定がなされるインターフェース制
御部（アドレスカウンタ）１０５と記録制御部（アドレ
スカウンタ）１０６は、夫々アドレスバスＩＦＡ、ＢＭ
を介して上記アドレスセレクタ１０２に接続される。

上記構成において、ＭＰＵＩがＲＡＭ３をアクセスする
場合は、データセレクタ１０１とアドレスセレクタ１０
２は、ともにＭＰＵＩのバスＩＮＤ、ＩＮＡを選択して
ＲＡＭ３のバスＭＤ、ＭＡに夫々接続する、一方、ＭＰＵＩがＲＯＭ２またはｌ１０５をアクセスす
る場合は、ＭＰＵＩのバスＩＮＤ、ＩＮＡはＲＡＭ３の
バスＭＤ、ＭＡから分離される。つまりデータセレクタ
１０１によりＲＡＭ３のデータバスＭＤをデータバスＩ
ＦＤまたはＩＭＤに接続し、アドレスセレクタ１０２に
よりＲＡＭ３のアドレスバスＭＡをアドレスバスＩＦＡ
またはＢＭに接続する。従って、ＭＰＵＩがＲＯＭ２ま
たはＩ１０ポート５をアクセスする期間に、ＲＡＭ３は
インターフェース４からの入力データを格納したり、記
録ヘッド９へ記録データ９を出力すること、すなわち並
行処理が可能となる。

第２図及び第３図は、本実施例の動作概要を示す夫々フ
ローチャート及びタイミングチャートである。通常、本
実施例は、ホストからの入力データをＲＡＭａ内の入力
バッファに受信（ステップ５２０）し、この入力データ
をキャラクタジェネレータ等を参照してイメージデータ
に展開し、ＲＡＭａ内のプリントバッファに格納（ステ
ップ５２１）する。そして、プリントバッファからイメ
ージデータを読出して記録ヘッド９に出力し、記録を行
っている。

このとき、ＭＰＵＩはステップ３．２１の展開、格納肉
処理を行うのみであり、ステップＳ２０の受信処理及び
ステップＳ２２の出力処理は行っていない。

つまり、第３図に示すように、ＭＰＵＩがＲＯＭ２をア
クセスする期間に同期して、ＲＡＭ３はインターフェー
ス４からの入力データを格納したり、記録ヘッド９への
イメージデータを出力している。これは、上述したよう
に、ＭＰＵＩがＲＯＭ２をアクセスする期間にはＭＰＵ
ＩとＲＡＭ３とのバスが分離されているため、その期間
にＲＡＭ３をアクセスすることが可能となるのである。

なお、この実施例ではＲＡＭ３にダイナミックＲＡＭを
使用しているのでリフレッシュ期間が必要となるが、こ
のリフレッシュもＭＰＵＩがＲＯＭ２をアクセスする期
間に行っている。

以上により、ＭＰＵＩのデータ転送の処理が大幅に軽減
されることになり、記録速度の向上及びホストからのデ
ータ受信速度の向上を図ることができる。

次に、上記データ制御回路１００の詳細について、第４
図のブロック図を参照して説明する。なお、第４図には
第１図のうちＭＰＵＩ、ＲＡＭ３、インターフェース４
及びドライバ９Ａを示す。

１　インターフェースまず、ホストとのデータの受渡しを行うインターフェー
ス４の制御について説明する。ここでの信号ラインは周
知であるので説明は省略する。なお、ホストの種類によ
ってＢＵＳＹ、ＡＣＫ信号の出力タイミングが多少異な
るので、本実施例では後述のように、このタイミングを
ＭＰＵ１によって設定可能としている。

ホストからデータが送られると、これに同期して入力さ
れる５ＴＲＯＢＥ信号をＢＵＳＹ生成部１１０が受け、
ＢＵＳＹ信号をセットしてホストを待機させる。そして
、内部のＢＵＳＹフラグをセットする。

このとき、ホストからのデータは、入力データラッチ１
０３にラッチされている。

この後、タイムシェアリング制御部１１１から出力され
るＳＩＦ信号（第３図参照）がアクティブ（Ｈ）になっ
た時点で、上記ＢＵＳＹフラグを受けたＩＦＥ信号・Ｈ
ＥＡＤＥＲ信号生成部１１２のＩＦＤＥ信号がアクティ
ブとなる。このＩＦＤＥ信号を受けたタイムシェアリン
グ制御部１１１が、ＲＡＭ制御タイミング生成部１１２
に必要なタイミングを与えることにより、入力データラ
ッチ１０３にラッチされたデータが入力バッファアドレ
ス生成部１１３の指示するアドレス（ＩＦＡＯ〜ＩＦＡ
１５）に書込まれる。このとき、アドレスセレクタ１０
２は後述するＲＣ３ＥＬ信号、ＣＲＡＭ信号によってバ
スＩＦＡを選択し、データセレクタ１０１は後述するＲ
ＡＭＷ信号によってバスＩＦＤを選択している。

書込みが終了すると同時に、タイムシェアリング制御部
１１１が生成するＷＥＮＤ、５ＷＥＮＤ信号によって、
入力バッファアドレス生成部を更新（Ｈ）すると共に、
ＡＣＫＣ酸生成１４をスタートさせて、ＭＰＵＩによっ
て設定されたパルス幅のＡＣＫ信号をＢＵＳＹ生成部１
１０からのＡＣＫタイミングに基づいて出力する。また
、ＭＰＵ１によってＢＵＳＹリセットタイミング設定部
１１５に設定されたタイミング（Ｒｅｓｅｔ−ＢＵＳＹ
Ｉ信号）でＢＵＳＹ生成部１１０がＢＵＳＹ信号をリセ
ットし、データ受取り可能状態に戻す。同様に、ＢＵＳ
Ｙフラグもリセットする。

通常は上記動作を繰返すことにより、受信データをＲＡ
Ｍ３の入力バッファ領域に順次取込む。しかし、入力バ
ッファ領域に限りがあるため、入力数とＭＰＵＩにより
読出されたデータの数の差をアップダウンカウンタ１１
６で計数する。そして、この計数値がＭＰＵＩが入カバ
ツファＭＡＸアドレス設定部１１７に設定したＭＡＸア
ドレス（２バイト）の上位１バイトの示す値と一致した
こと、及びＭＡＸアドレス（２バイト）の示す値と一致
したことを比較部１１８が検出したときは下記制御を行
う。

ここで、ＭＰＵＩのアドレス空間を第５図に示す。

この実施例ではＲＡＭ３がアドレス“０″からマツピン
グされており、そのうちＭＡＸアドレスが入力バッファ
領域の上限を示している。また、ＭＡＸアドレスは入力
バッファの容量も示している。

■ＭＡＸアドレスの上位１バイトと一致した時次の■の
状態となることを避け、ホストのタイムアウト処理が実
行されないようにＡＣＫ信号の出力タイミングを約５０
０　ｍ　ｓ　ｅ　ｃ遅らせて、この遅延時間をＭＰＵの
データ処理時間に割当てる。通常時のＡＣＫ信号、ＢＵ
ＳＹ信号のタイミングを第６図に、当該状態となり比較
部１１８からＢＵＳＹ期間拡大信号がＡＣＫＣ酸生成１
４に出力されたときのタイミングを第７図に示す。

■ＭＡＸアドレスと一致した時この時、入力バッファ領域はＭＰＵＩの未処理データで
埋まっているため、データの新規入力を行えない状態に
ある。そこで、この状態になった時点でＳ　ｅ　ｔ　−
Ｂ　Ｕ　Ｓ　Ｙ　２信号をＢＵＳＹ生成部１１０に出力
してＢＵＳＹ信号をセットする。また、ここでセットし
たＢＵＳＹ信号は、ＭＰＵＩのデータ処理が進み、ＭＰ
ＵＩが入力バッファレディアドレス設定部１１９に設定
したレディアドレスと、入力バッファ内のデータ数とが
一致して始めてリセットされる。これは、比較部１２０
がＲｅ　ｓ　ｅ　ｔ　−Ｂ　Ｕ　Ｓ　Ｙ　２信号をＢＵ
ＳＹ生成部１１０に出力することて行われる。

上述したように、ホストによってＡＣＫ信号のパルス幅
規定、ＡＣＫ信号、ＢＵＳＹ信号の出力タイミングが異
なるため、ＭＰＵＩの設定によってこれらを可変可能と
している。ＡＣＫ信号のパルス幅はＡＣＫ幅設定部１２
１の設定値を変えることて、０．４μｓｅｃから６μＳ
ｅＣまで０．４μｓｅｃステツプで可変できる。ＡＣＫ
Ｗ信号はこのときのラッチパルスである。

また、ＢＵＳＹυセットタイミング設定部１１５にＡＣ
３ＬＬ、ＡＣ３ＬＨの２ヒツトを設定することにより、
ＡＣＫ信号出力とＢＵＳＹ信号リセットのタイミングが
第８図に示すようになる。

なお、５ＥＬＥＣＴ信号、ＦＡＵＬＴ信号、ＰＥ信号は
ＭＰＵＩの制御によって、インターフェース制御部１２
２のレジスタをセットすることて出力される。

ＩＦＣＷ信号が書込みパルスて、ＩＦＣＲ信号が読出し
パルスである。５ＥＬＥＣＴ信号は通常“Ｈ″であるが
、オフライン時やエラー発生時には“Ｌ”となり、アン
セレクト状態となる。ＦＡＵＬＴ信号はエラー発生時に
“Ｌ“となり、ＰＥ信号は紙なしくペーパーエンド）の
とき“Ｈ”となる。

また、反転制御部１２３．１２４はハイアクティブかロ
ーアクティブかを選択するもので、ＩＬＳＥＬ信号で反
転制御を行う。

２　　　バッファ　ブ１ン　バッファ次に、インターフェース４から入力バッファ（ＲＡＭ３
）、入力バッファからＭＰＵ３、ＭＰＵ３からプリント
バッファ（ＲＡＭ３）、プリントバッファからヘッドド
ライバ９Ａへのデータ転送制御について説明する。ここ
では、１つのＲＡＭ３のアドレス空間（第５図参照）を
分割して入力バッファ、プリントバッファとして使用し
ているので、バスの競合発生を防ぐためにタイムシェア
リング制御を行っている。

以下、上記各データ転送時のＲＡＭアドレッシングにつ
いて述べる。

■インターフェース４から入力バッファこのデータ転送
について詳細は、先の（１）インターフェース制御系で
説明したので、ここでは省略する。このアドレッシング
が行われるのは、ＳＨＥ信号“Ｌ”、ＣＲＡＭ信号“Ｌ
”峙てあり、このときアドレスセレクタ１０２がアドレ
スバスＩＦＡＯ〜ＩＦＡ１１５を選択する。

■ＭＰＵＩと入力バッファ、プリントバッファこれは第
７図のフローチャートに示すように、ＭＰＵＩが入力バ
ッファから入力データを取込み（ステップＳ３０．５３
１）、コマンド解析・編集（ステップ５３２）を行い、
イメージデータへの展開後イメージデータをプリントバ
ッファに転送（ステップＳ３３．５３４）する一連の動
作のためのアドレッシングである。上記動作においては
、ＭＰＵ１のアドレスバスＩＮＡＯ〜ｌＮＡ１５及びア
ドレスデコーダ１２５によって生成されたＲＡＭ　（Ｃ
ｈｉｐ−３ｅｌｅｃｔ）信号によりＲＡＭ３が直接制御
される。つまり、ＭＰＵＩがＲＡＭ３をアクセスすると
きＲＡＭ　（Ｃｈｉｐ−５ｅｌｅｃｔ）信号を受けたＲ
ＡＭ制御タイミング生成部１１２がＣＲＡＭ信号を“Ｈ
”とするので、アドレスセレクタ１０２の出力としてＭ
ＰＵ３のアドレスバスＩＮＡＯ−ＩＮＡ　１５を選択す
る。

なお、ＭＰＵＩが入力バッファのデータを読出すごとに
タイムシェアリング制御部１１１がＩＲＲＤ信号を生成
し、入力データ数とＭＰＵＩによる処理数（読出し数）
の差を示すアップダウンカウンタ１１６を“−１”する
とともに、ＭＰＵＩの入力処理エンド数カウンタ１２６
を“＋１”する。このカウント値は、ＭＰＵＩが次に処
理するデータのアドレスを示す。また、ＭＰＵＩによる
ＲＡＭ３のアクセスタイミングを第１０図に示す。

■プリントバッファからヘッドドライノ＼９Ａこれは、
プリント動作中にＭＰＵＩの書込んだイメージデータを
、プリントバッファから順次後述するヘッド出力制御系
のイメージデークラッチ部分に取込むためのアドレッシ
ングであり、ヘッド出力データ読み込みアドレス生成部
１２７によって制御される。この生成部１２７はアップ
ダウンカウンタで構成されており、プリントバッファス
タートアドレス設定部１２８からスタートアドレスが設
定される。

ＭＰＵＩが１行分のデータを入力バッファに書込んだ後
、ＰＢＣＬ、ＰＢＣＨ信号てスタートアドレスをスター
トアドレス設定部１２８に設定し、Ｐ　Ｂ　Ｌ　Ａ　Ｔ
信号で読込みアドレス生成部１２７にロートする。その
後、ＦＷＲＥＶ信号によって設定された印字方向に従っ
て、１ハイドのデータを取込む毎に読込みアドレス生成
部１２７をＤＬＡＴＣ信号によって“↑ｌ”または“−
１”しながら、このカウント値でアドレッシングを行う
。このアドレッシングか有効となるのは、タイムシェア
リング制御部１１１の生成するＳＨＥ信号が“Ｈ”、Ｃ
ＲＡＭ信号が“１”となっているときてあり、アドレス
セレクタ１０２はアドレスバスＢＭＯ〜ＢＭ１５を選択
する。

なお、上記各アドレッシングにおいて、ＲＡ　Ｓ　。

ＣＡＳ、ＯＥ、ＷＥ、ＷＡＩＴ信号等の出力タイミンｃ
緯− グは、タイ＃＝フシニアリング制御部１１１からの各信
号を受けて、ＲＡＭ制御タイミング生成部１１２が生成
する。また、ＲＡＭ３のロウアドレス、コラムアドレス
の切換えは、タイムシェアリング制御部１１１が生成す
るＲＣ８ＥＬ信号によってアドレスセレクタ１０２が行
う。

次に、タイムシェアリングによるバス占有権の切換えタ
イミングについて説明する。

基本的に、ＲＡＭ３のアクセスの優先権はＭＰＵＩが所
有しており、ＭＰＵＩがＲＡＭをアクセスしている期間
にはハードウェアによるＲＡＭ３へのアクセス、つまり
インターフェース３からのＲＡＭ３へのデータ取り込み
、ヘッドドライバ９Ａへのデータ出力及びＲＡＭ３のリ
フレッシュ動作は行われない。

ハードウェアがＲＡＭ３のアクセス権を確保する期間は
、ＭＰＵＩがＲＯＭ２をアクセスしている期間（アドレ
スデコーダ１２５からのＳＵＭＰ信号が“Ｈ”の期間）
のみである。

この期間に第３図に示すように■インターフェース４か
らのデータ取込み、■ヘッドドライバ９Ａへのデータ出
力、■ＲＡＭ３のリフレッシュが行われる。

上記ＳＵＭＰ信号は、ＲＯＭ２のＣｈｉｐ−５ｅｌｅｃ
ｔ信号とＭＰＵＩのＲｅａｄ信号をもとに生成され、こ
のＳＵＭＰ信号を用いてタイムシェアリング制御部１１
１及びＩＦＥ信号・ＨＥＡＤＥＲ信号生成部１１２で各
々の動作信号（ＳＨＥ、５ＩＦＳＩＦＤＥ、ＨＥＡＤＥ
Ｒ信号等）を生成して、タイムシェアリングによるＲＡ
Ｍ３のアクセスを行っている。なお、ＲＡＭ３のリフレ
ッシュは、いわゆるＣＡＳビフォアＲＡＳリフレッシュ
を採用しており、そのタイミングを第１１図に示す。

この実施例ては、ホストからのデータ受信速度を向上さ
せるため、２種類のタイムシェアリング動作を行ってい
る。即ち、ヘッドドライバ９Ａへの記録データ出力時（
記録動作実施時）には、第３図（Ａ）に示すように上記
■〜■のタイムシアリングを行い、記録データ未出力時
（記録動作未実施時）には第３図（Ｂ）に示すように上
記■、■のタイムシェアリングを行うものである。この
動作の切換えは、ＭＰＵＩがプリンタ制御部１２９に設
定するＩＦＨＤ信号を、ＩＦＥ信号・ＨＥ　Ａ　Ｄ　Ｅ
　Ｒ信号生成部に出力することて行われる。

なお、上述したＲＡＭ３の入力バッファはリング構成と
なっており、入力バッファアドレス生成部１１３のアド
レスが入力バッファＭＡＸアドレス設定部１１７のＭＡ
Ｘアドレスと一致すると、比較部１３０によって上記ア
ドレス生成部１１３は“０″にリセットされる。これに
伴ない入力処理エンド数カウンタ１２６も同様に、その
カウント値が上記ＭＡＸアドレスと一致すると、比較部
（３）によって“０”にリセットされる。

３　プ１ンタヘツこれは、ヘッドドライバ９Ａに出力するロウデータとコ
ラムデータの吐出タイミングの生成、及び吐出時間（吐
出パルス幅）の設定を行う。吐出データとしては、プリ
ンタ制御部１２９からのＨ３ＥＬ信号によって、ＲＡＭ
３出力であるイメージデータとＨＤＡＴＡ信号によって
設定される空吐出（予備吐出）データのいずれか一方が
セレクタ１３２によって選択される。空吐出データは、
空吐出時における各ノズルの駆動パターンを示すもので
あり、全て“１“のデータだと一度に全ノズルからイン
クが吐出される。

第９図において、１行分の展開処理が終了（ステップ５
３４）すると、ＭＰＵＩはキャリッジ３１の加速処理（
ステップ５３５）を行い、初期設定（ステップ８３６）
を行う（第１２図参照）。これは、上述したスタートア
ドレスの設定（ＰＢＣＨ，ＰＢＣＬ。

ＰＢＬＡＴ信号）及び記録期間を示すＩＦＨＤ信号を出
力する。そして、ＭＰＵＩは記録タイミングであるＰＲ
５Ｔ信号をプリントタイミング生成部１３５に出力する
（ステップ５３７）。

これにより、タイムシェアリング制御部１１１て生成さ
れるＤＬＡＴＣ信号をクロック信号として、１バイトず
つ８バイトのイメージデータを８×８ヒツトのラッチ１
３６に取込む。このとき、ラッチ１３６のアドレッシン
グは、ラッチタイミング生成部１３７が生成する５ＹＯ
−３Ｙ７によって行われる。このときの、記録データ読
出しタイミングを第１３図に示す。

キャリッジ３１を駆動（ステップ５３８）　して記録位
置に移動（ステップ５３９）Ｌ、次の記録タイミングま
て待って（ステップ５４０）、再び記録タイミングＰＲ
３Ｔ信号を出力（ステップ５３７）する。これにより、
プリントタイミング生成部１３５からＰＲＩＮＴ信号が
生成される。ＰＲＩＮＴ信号によってラッチ１３６のデ
ータが次段のラッチ１３８にロードされる。これととも
に、出力パルスタイミング設定部１３９のヒート時間設
定部が初期化され、ヒート時間設定部の生成するパルス
をクロックとしてカウントするコラムデータ出力タイミ
ング生成部１４０に従って、マルチプレクサ１４１がデ
ータをマルチプレクサする。このデータを、１バイトず
つヒート時間を決定しているＤＥＥＮ信号（パルス）で
ゲートし、ヘッドドライバ９Ａに出力する。この出力デ
ータが５ＥＧＩ〜５ＥＧ８である。

また、上記コラムデータ出力タイミング生成部１４０の
カウント値を、３−８デコーダ１４２でデコードした信
号がＣＯＭＩ〜Ｃ０Ｍ８である。ＣＯＭＩ〜Ｃ０Ｍ８．
５ＥＧＩ〜５ＥＧ８の出力タイミングの概略を第１４図
に示す。図中、印字方向により、矢印の出力順となる。

なお、ＭＰＵＩのＣＬＡＴ信号にてヘッドのヒート時間
の設定を行い、ＤＬＡＴ信号にて間隔の設定を行う。

また、記録タイミングＰＲ８Ｔは実際の記録よりも１コ
ラム分先立って出力される（第１２図参照）。

これは、ラッチがラッチ１３６．１３８の２段構成にな
っているため、後段のラッチ１３８にデータが転送され
る時間をかせぐためである。

以上説明したように、この実施例によればＭＰＵＩが行
う動作はイメージデータの展開と、記録タイミングの設
定だけであるため、処理能力が格段と向上する。また、
ホストからのデータ入力とヘッドへのデータ出力は、Ｍ
ＰＵＩのＲＯＭ２のアクセスに同期して自動的に行われ
るので高速な転送が行える。

また、非記録動作時には、ＲＡＭ３のアドレッシングと
してヘッドへのデータ出力をホストからのデータ入力に
割当てているため、より高速のデータ入力処理が行える
。

なお、本発明は、特にインクジェット記録方式かる方式
によれば記録の高密度化、高精細化が達成できるからで
ある。

その代表的な構成や原理については、例えば、米国特許
第４７２３１２９号明細書、同第４７４０７９６号明細
書に開示されている基本的な原理を用いて行うものが好
ましい。この方式は所謂オンデマンド型、コンティニュ
アス型のいずれにも適用可能であるが、特に、オンデマ
ンド型の場合には、液体（インク）が保持されているン
ートや液路に対応して配置されている電気熱変換体に、
記録情報に対応していて核沸騰を越える急速な温度上昇
を与える少なくとも１つの駆動信号を印加することによ
って、電気熱変換体に熱エネルギを発生せしめ、記録ヘ
ッドの熱作用面に膜沸騰を生じさせて、結果的にこの駆
動信号に一対一で対応した液体（インク）内の気泡を形
成できるのて有効である。この気泡の成長、収縮により
吐出用開口を介して液体（インク）を吐出させて、少な
くとも１つの滴を形成する。この駆動信号をパルス形状
とすると、即時適切に気泡の成長収縮が行われるのて、
特に応答性に優れた液体（インク）の吐出が達成でき、
より好ましい。このパルス形状の駆動信号としては、米
国特許第４４６３３５９号明細書、同第４３４５２６２
号明細書に記載されているようなものが適している。な
お、上記熱作用面の温度上昇率に関する発明の米国特許
第４３１３１２４号明細書に記載されている条件を採用
すると、さらに優れた記録を行うことができる。

記録ヘッドの構成としては、吐出口、液路、電気熱変換
体の組合せ構成（直線状液流路または直角液流路）の他
に熱作用部が屈曲する領域に配置されている構成を開示
する米国特許第４５５８３３３号明細書、米国特許第４
４５９６００号明細書を用いた構成も本発明に含まれる
ものである。加えて、複数の電気熱変換体に対して、共
通するスリットを電気熱変換体の吐出部とする構成を開
示する特開昭５９−１２３６７０号公報や熱エネルギの
圧力波を吸収する開孔を吐出部に対応させる構成を開示
する特開昭５９−１３８４６１号公報に基づいた構成と
しても本発明の効果は有効である。すなわち、記録ヘッ
ドの形態がどのようなものであっても、記録を確実に効
率よく行いうるからである。

加えて、装置本体に装着されることて、装置本体との電
気的な接続や装置本体からのインクの供給が可能になる
交換自在のチップタイプの記録ヘッド、あるいは上記実
施例のような記録ヘット自体に一体的に設けられたカー
トリッジタイプの記録ヘッドを用いた場合にも本発明は
有効である。

また、本発明に記録装置の構成として設けられる、記録
ヘッドに対しての回復手段、予備的な補助手段等を付加
することは本発明の効果を一層安定できるので、好まし
いものである。これらを具体的に挙げれば、記録ヘッド
に対してのキャッピング手段、クリーニング手段、加圧
或は吸引手段、電気熱変換体或はこれとは別の加熱素子
或はこれらの組み合わせによる予備加熱手段、記録とは
別の吐出を行う予備吐出モードを行うことも安定した記
録を行うために有効である。

また、搭載される記録ヘッドの種類ないし個数について
も、例えば単色のインクに対応して１個のみが設けられ
たものの他、記録色や濃度を異にする複数のインクに対
応して複数個数設けられるものてあってもよい。

さらに加えて、本発明の形態としては、コンピュータ等
の情報処理機器の画像出力端末として用いられるものの
他、リーグ等と組合わせた複写装置、さらには送受信機
能を有するファクシミリ装置の形態を採るものであって
もよい。

〔効果〕

本発明によれば、メモリとＣＰＵのバスを分離し、メモ
リと入力または出力手段のバスを結合できるので、ＣＰ
Ｕの動作と並行してメモリと入力または出力手段とのデ
ータ転送を行うことができる。これにより、データの転
送処理を高速に行うことが可能となる。

【図面の簡単な説明】

第１図は本発明のデータ処理装置に係る一実施例の制御
構成の概要を示すブロック図、第２図及び第３図は実施例の動作概要を示す夫々フロー
チャート及びタイミングチャート、第４図は第１図のデ
ータ制御回路の詳細を示すブロック図、第５図はＭＰＵのアドレス空間を示すメモリマツプ、第６図乃至第８図はＡＣＫ信号、ＢＵＳＹ信号のタイミ
ングを示すタイミングチャート、第９図はＭＰＵの動作を示すフローチャート、第１０図
はＭＰＵのＲＡＭアクセスのタイミングを示すタイミン
グチャート、第１１図はＲＡＭリフレッシュのタイミングを示すタイ
ミングチャート、第１２図は記録動作を説明するタイミングチャート、第１３図は記録データの読出しタイミングを示すタイミ
ングチャート、第１４図はヘッドへのデータ出力タイミングを示すタイ
ミングチャート、第１５図はインクシニット記録装置を示す外観斜視図、第１６図は従来のデータ処理装置を示すブロック図、である。１・・・ＭＰＵ２・・・ＲＯＭ３・・・ＲＡＭ４・・・インターフェース５・・・■／○ポート７・・・記録ヘッド１００・・・データ制御回路１０１・・・データセレクタ１０２・・・アドレスセレクタ第１７図は第１６図の動作を示すフローチャートＩＬズ

Claims

【特許請求の範囲】

（１）データ処理を行うＣＰＵと、このＣＰＵが処理す
るデータをバスを介して格納するメモリと、このメモリ
に対しバスを介してデータを入力または出力する入力、
または出力手段とを有するデータ処理装置において、前記ＣＰＵが前記メモリ以外をアクセスするとき、前記
ＣＰＵと前記メモリ間のバスを分離するとともに、前記
入力または出力手段と前記メモリ間のバスを結合するバ
ス制御手段と、前記ＣＰＵの前記メモリ以外のアクセス動作に同期して
、前記入力または出力手段と前記メモリ間のデータアク
セスを可能としたことを特徴とするデータ処理装置。
（２）前記入力手段はホストコンピュータからのデータ
を入力する入力データバッファであることを特徴とする
請求項（１）に記載のデータ処理装置。
（３）前記出力手段は記録装置へのデータを出力する出
力データバッファであることを特徴とする請求項（１）
に記載のデータ処理装置。
（４）前記記録装置はインクジェット記録装置であるこ
とを特徴とする請求項（３）に記載のデータ処理装置。
（５）前記インクジェット記録装置の記録ヘッドは、イ
ンクを吐出する複数の吐出口と、対応する吐出口に設け
られたインクに熱による状態変化を生起させ、該状態変
化に基づいてインクを前記吐出口から吐出させて飛翔的
液滴を形成する熱エネルギー発生手段を有したことを特
徴とする請求項（１）に記載のデータ処理装置。