JPH0485849A - 3次元デバイスシミュレータ及びシミュレーション方法 - Google Patents

3次元デバイスシミュレータ及びシミュレーション方法

Info

Publication number
JPH0485849A
JPH0485849A JP19764390A JP19764390A JPH0485849A JP H0485849 A JPH0485849 A JP H0485849A JP 19764390 A JP19764390 A JP 19764390A JP 19764390 A JP19764390 A JP 19764390A JP H0485849 A JPH0485849 A JP H0485849A
Authority
JP
Japan
Prior art keywords
dimensional
concentration distribution
impurity concentration
semiconductor device
vertical axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19764390A
Other languages
English (en)
Inventor
Noritoshi Konishi
小西 憲俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19764390A priority Critical patent/JPH0485849A/ja
Publication of JPH0485849A publication Critical patent/JPH0485849A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) この発明は、半導体装置のデバイスシミュレータ及びシ
ミュレーション方法に関し、特に3次元空間におけるデ
バイスシミュレータ及びシミュレーション方法に関する
(従来の技術) 半導体装置の特性解析や評価のために半導体装置内の電
位分布、電子分布、正孔分布等をコンピュータを用いて
解析するデバイスシミュレーション技術が知られている
。(例えば、S、5elberherr、”Analy
sys  andSimulation  of  S
emiconductor   Devices   
、  Springel−Verelar、  198
4) このデバイスシミュレーションの手順としては、まず、
半導体装置を構成する絶縁膜と電極の形状および材質、
電極に印加する電圧、あるいは半導体内部の不純物濃度
分布などに関するデータを人力する。
次に、これらのデータおよび離散化用の格子点生成情報
に基づき、数値解析用の格子点を形成し、各格子点上で
の不純物濃度等を設定する。
さらに、半導体内部での電位分布を記述するポアソン方
程式、電子および正孔の輸送現像を記述する輸送方程式
の3つの基本方程式を数値的に解く 。
最後に、求められた数値解を記録し出力している。
ここで、3つの基本方程式を解くには、1次元空間かあ
るいは2次元空間で解くのが一般的である。しかしなが
ら、近年の半導体装置の微細化に伴い、3次元空間で解
く3次元デバイスシミュレーションの必要が生じてきて
いる。
従来、3次元デバイスシミュレーションを行つ際に入力
する、3次元不純物濃度分布の算出方法として2つの方
法が行われている。
1つは、解析関数を用いる方法である。(例えば、M、
Thurner  et、al、、’Numerica
l  Treatment  of  Nonrect
angular  field−oxide  for
  3D  MOSFET  SimuIatino、
    Simulation  ofSemicon
ductor  Devicesand  Proce
sses、vol、3.p。
375.1988) もう1つは、3次元プロセスシミュレータを用いる方法
である。(例えば、小田中他、SMARTニスーパーコ
ンピュータ上の3次元プロセス/デバイス統合化シミュ
レータ、儒学技法、SDM87−76、p、17.19
87) しかしながら、解析関数によって3次元不純物濃度を算
出する方法では、実際の半導体装置の製造プロセスに即
した不純物濃度を記述することが出来ない。
また、3次元プロセスシミュレータを用いて3次元不純
物濃度を算出する方法では、プロセスモデルの精度が悪
いため、高精度の不純物濃度が得られない。さらに、3
次元プロセスシミュレータは、計算時間が長いという欠
点がある。
(発明が解決しようとした課題) 以上のように、従来の3次元デバイスシミュレーション
を行う際に入力する3次元不純物濃度の算出方法では、
いずれの方法においても、実際の半導体装置の製造プロ
セスに即した不純物濃度を精度良くかつ高速に求めるこ
とが困難であった。
そこでこの発明は、このような従来の事情を鑑みてなさ
れたものであり、その目的としたところは、不純物濃度
の計算を高速に行い、さらに実際の半導体装置の製造プ
ロセスに即した高精度な3次元不純物濃度を求め、半導
体装置の3次元空間における特性解析を行うことができ
る3次元デバイスシミュレータ及びシミュレーション方
法を提供することにある。
[発明の構成] (課題を解決するための手段) 上記目的を達成させるため、この発明は、半導体装置内
部の3次元不純物濃度分布を用い、半導体装置の3次元
空間における特性解析を行う3次元デバイスシミュレー
ションを行う際に、前記半導体装置の表面に対する深さ
方向の垂直軸上に与えられた1次元濃度分布と、前記垂
直軸上に与えられた1次元濃度分布と垂直軸から離れた
点の1次元濃度分布との比を表す重み関数と、前記垂直
軸上に与えられた1次元濃度分布と前記重み関数との積
の積分範囲を表す前記半導体装置の表面における2次元
のマスク形状とから、前記半導体装置内部の3次元不純
物濃度分布を算出して半導体装置の3次元空間における
特性解析を行うように構成されている。
また、前記2次元のマスク形状が多角形の場合には、こ
の多角形を矩形と3角形に分割し、分割された矩形およ
び3角形の積分範囲についてそれぞれ積分するような構
成となっている。
(作用) 上記構成により、この発明は、半導体装置の表面に対す
る深さ方向の垂直軸上に与えられた1次元源度分布と、
この1次元源度分布との比を表す重み関数と、垂直軸上
の1次元源度分布と重み関数との積の積分範囲を表わす
半導体装置の表面のホトマスクによって分割される2次
元形状とを入力する。2次元形状が多角形の場合は、矩
形と3角形に分割し、分割された形状を積分範囲として
各形状ごとに積分を行う。そして、これらの積分結果の
総和をとることにより、3次元不純物濃度分布を算出す
る。さらに、算出された3次元不純物濃度分布を用いて
半導体装置の3次元空間における特性解析を行うように
している。
(実施例) 以下に、この発明の3次元デバイスシミュレータ及びシ
ミュレーション方法の一実施例を図面を用いて説明する
第1図は、半導体装置(図示せず)の表面に対する深さ
方向の垂直軸上に与えられた1次元不純物濃度分布と、
積分範囲を表わす形状とを示す鳥敵図である。
同図において、積分範囲Sは、台形の形状を有する、X
+Y方向の2次元形状である。
ここで示す形状とは、半導体装置を製造する際に用いら
れるホトマスクにより、半導体表面が細かく分割される
形状をいう。
この積分範囲Sに対する深さ方向(図中、2方向)の垂
直軸1上に与えられた1次元不純物濃度C+(z)が示
されている。
第2図は、3次元不純物濃度分布の計算処理を示すフロ
ーチャートである。
3次元不純物濃度分布の計算手順を第2図を参照しなが
ら説明する。
まず、深さ方向の垂直軸1上に与えられた1次元不純物
濃度分布と、3次元不純物濃度分布を求めるときの積分
範囲Sを表わす半導体装置の表面における形状とが入力
される(ステップ101乃至ステップ103)。
は次に、人力された積分範囲Sを表わす形状が、矩形と
3角形に分割される(ステップ105)。
すなわち、積分範囲Sを表わす形状は第1図で示したよ
うに台形であるので、この台形が、第3図(A)、(B
)で示されるように1つの矩形と1つの3角形に分割さ
れる。これら矩形と3角形とが、それぞれ積分範囲Sl
、、S2となる。
この後、分割された積分範囲Sl、S2のうち1つが取
り出され、矩形であるか3角形であるかによって分岐さ
れる(ステップ107乃至ステップ109)。
分割され、取り出された積分範囲Sl、S2ごとに3次
元不純物濃度分布は計算されるが、このときの計算には
、 ここで、座標軸は、x、y軸を半導体装置の表面と平行
方向にとり、Z軸を半導体装置の表面と垂直方向にとる
。また、C3(X、y、z)は算出される3次元不純物
濃度分布、C+  (Z)は垂直軸1上の1次元不純物
濃度分布を示す。さらに、積分範囲Sは矩形または3角
形であり、Wは垂直軸1上に1次元不純物濃度分布を与
えたときに、この不純物濃度が半導体装置の表面に対し
て平行方向に広がる距離を表わすパラメータである。e
xpで示される関数が、垂直軸1上の1次元不純物濃度
分布との比を表す重み関数である。
積分範囲S1が矩形の場合は、(1)式で示した積分は
解析的に求めることが出来る(ステップ111)。
すなわち、 C3(XI  y+  z)■ の式が用いられる。
・・・(2) と表わされる。ここで、a、bは積分範囲S1が矩形で
表わされたときのX軸、X軸方向の辺の長さであり、e
rfは誤差関数である。
一方、積分範囲S2が3角形の場合は、(1)式で示し
た積分は、2重積分を1回のみ積分することができる。
分割された3角形は直角3角形であるので、積分は次式
で表わされる。
C,(Z)x C3(x 1  y I  z )    −2w J
 □(X〜x’)2           bf  ’
o   exp    (−1erf(b−y−−x’
)dx’+w’               a・・
・(3) ここで、直角をなす頂点を原点とし、直角をはさむ2辺
をX軸、X軸とした。また、X軸上、y軸上の辺の長さ
をそれぞれa、bとした。なお、今回の実施例では積分
範囲S2は直角3角形の場合を示したが、任意の3角形
においても同様の積分は実行することができる。あるい
は、任意の3角形を2個の直角3角形に分割し、同様な
積分を実行してもよい。
(3)式で表わされた積分は解析的に積分計算を行なう
ことが出来ないため、被積分関数((3)式中、exp
とerfの積)に現われるガウス関数(exp)お′よ
び誤差関数(erf)を有理関数で近似する(例えば、
数学公式I、合波新書)。これにより、積分を実行する
ことができるようになる(ステップ113)。この方法
を用いることにより、計算精度を与えることによってそ
の精度内で一致する近似関数を求めることができる。
その後、積分は解析的に計算され、与えられた精度内で
の積分計算が正確かつ高速に実行される(ステップ11
5)。なお、今回の実施例では、被積分関数を有理関数
で近似した後積分を行なったが、計算精度、および計算
時間が問題にならない場合には数値積分により計算を行
なってもよい。
続いて、矩形および3角形のそれぞれによりぃて求めた
積分の和がとられ、3次元不純物濃度分布が得られる(
ステップ117)。
取り出された積分範囲Sl、S2について3次元不純物
濃度分布が算出されると、分割された積分範囲Sが他に
存在するかどうかが判断される(ステップ119)。こ
の結果、他に積分範囲Sが存在する場合は、ステップ1
07乃至ステップ117が繰り返される。
さらに、垂直軸1に与えられた1次元不純物濃度分布と
、積分範囲Sを表わす形状が存在する場合は、ステップ
101乃至ステップ119が繰り返される。(ステップ
121) このように、第1図に示した1次元の不純物濃度分布と
、積分範囲Sを表わす形状とから算出された、3次元不
純物濃度の半導体装置の表面における等濃度線図を第4
図に示す。
同図には、積分範囲Sを表わす形状の周囲に、複数本の
3次元不純物濃度C3(x、y、z)の等濃度線が示さ
れている。
算出された3次元不純物濃度を3次元デバイスシミュレ
ータに入力することにより、半導体装置の特性解析が行
われる。
以上のように、この発明の3次元デバイスシミュレータ
及びシミュレーション方法により、1次元不純物濃度分
布および積分範囲Sを表わす形状の入力のみで、精度の
高い3次元不純物濃度分布を得ることが出来る。
なお、今回の実施例では、垂直軸1上に与えられた1次
元の不純物濃度分布は、1次元プロセスシミュレーショ
ンの結果を用いたが、これに限らず、実際に製造された
半導体装置について表面から垂直方向に測定した不純物
濃度を用いても良い。
また、1次元不純物濃度と積分範囲Sを表わす形状との
組は、1組のみに限定されるものではない。
すなわち、半導体装置の形状が複雑になった場合、不純
物濃度分布と積分範囲の組を複数組入力し、3次元不純
物濃度分布はその各組により求められる3次元不純物濃
度の総和としたものである。
[発明の効果コ

Claims (2)

    【特許請求の範囲】
  1. (1)半導体装置内部の3次元不純物濃度分布を用い、
    半導体装置の3次元空間における特性解析を行う3次元
    デバイスシミュレーションを行う際に、 前記半導体装置の表面に対する深さ方向の垂直軸上に与
    えられた1次元濃度分布と、 前記垂直軸上に与えられた1次元濃度分布と垂直軸から
    離れた点の1次元濃度分布との比を表す重み関数と、 前記垂直軸上に与えられた1次元濃度分布と前記重み関
    数との積の積分範囲を表す前記半導体装置の表面におけ
    る2次元のマスク形状とから、前記半導体装置内部の3
    次元不純物濃度分布を算出して半導体装置の3次元空間
    における特性解析を行うことを特徴とした3次元デバイ
    スシミュレータ及びシミュレーション方法。
  2. (2)前記2次元のマスク形状が多角形の場合、この多
    角形を矩形と3角形に分割し、分割された矩形および3
    角形の積分範囲についてそれぞれ積分することを特徴と
    した請求項(1)記載の3次元デバイスシミュレータ及
    びシミュレーション方法。
JP19764390A 1990-07-27 1990-07-27 3次元デバイスシミュレータ及びシミュレーション方法 Pending JPH0485849A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19764390A JPH0485849A (ja) 1990-07-27 1990-07-27 3次元デバイスシミュレータ及びシミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19764390A JPH0485849A (ja) 1990-07-27 1990-07-27 3次元デバイスシミュレータ及びシミュレーション方法

Publications (1)

Publication Number Publication Date
JPH0485849A true JPH0485849A (ja) 1992-03-18

Family

ID=16377904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19764390A Pending JPH0485849A (ja) 1990-07-27 1990-07-27 3次元デバイスシミュレータ及びシミュレーション方法

Country Status (1)

Country Link
JP (1) JPH0485849A (ja)

Similar Documents

Publication Publication Date Title
US20090012759A1 (en) Method and apparatus for simulation physical fields
JP2701795B2 (ja) プロセスシミュレーション方法
CN107423462A (zh) 工件考虑三维粗糙表面形貌的疲劳寿命预测方法及系统
CN114036778B (zh) 一种光学特性建模的方法和装置
CN102194031A (zh) 一种等离子干法三维刻蚀模拟方法
CN119939964B (zh) 用于离子注入仿真的方法、电子设备及存储介质
Lu et al. Hierarchical block boundary-element method (HBBEM): a fast field solver for 3-D capacitance extraction
Ergul et al. Improved testing of the magnetic-field integral equation
JPH0485849A (ja) 3次元デバイスシミュレータ及びシミュレーション方法
JP3021136B2 (ja) 3次元シミュレーション方法
KR100297157B1 (ko) 반도체에서의불순물확산을시뮬레이션하기위한방법
CN114265122B (zh) 一种基于线性磁化的任意多面体模型的磁信号响应解析方法及其系统
JP3569750B2 (ja) 半導体デバイスシミュレーション方法および装置
CN120493666B (zh) 一种基于矩形域上圆形能量元的圆形开孔板静力分析方法
CN116305681B (zh) 包络线生成方法、装置、电子设备及存储介质
Neysipour et al. Collocation discrete least square (CDLS) method for elasticity problems
CN105844010A (zh) 火场分析方法及装置
CN120781573B (zh) 一种基坑边坡二维图纸生成实体模型的方法及系统
CN119849215B (zh) 非均匀网格模型二阶计算精度的快速三维正演方法及系统
Zhang et al. Multiquadrics collocation method for transient eddy current problems
HARBOUR et al. Numerical method based on conformal transformations for calculating resistances in integrated circuits
Shih et al. A TECHNIQUE USED TO DETERMINE RANDOM POINT POSITION 1
CN116088261A (zh) 一种快速计算厚掩膜光学散射的方法
JP2653010B2 (ja) 半導体設計装置
Rencz et al. Friendly tools for the thermal simulation of power packages