JPH0485855A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0485855A JPH0485855A JP19979590A JP19979590A JPH0485855A JP H0485855 A JPH0485855 A JP H0485855A JP 19979590 A JP19979590 A JP 19979590A JP 19979590 A JP19979590 A JP 19979590A JP H0485855 A JPH0485855 A JP H0485855A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring layer
- layer
- contact
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
この発明は、半導体集積回路の配線抵抗の低減方法に関
するものであるう ［従来の技術］ 従来、半導体集積回路で電源線や信号線のように配線長
差Ｓ長いものは、配線抵抗等の影響により信号の遅延な
−が問題になる。その対策として配線抵抗を低減させる
ための改良が試みられておりその改良の手段の一例とし
て配線を上下２層配線トシてコンタクトホールによって
両配線の電位を同一にすることで抵抗を低減させてきた
。
するものであるう ［従来の技術］ 従来、半導体集積回路で電源線や信号線のように配線長
差Ｓ長いものは、配線抵抗等の影響により信号の遅延な
−が問題になる。その対策として配線抵抗を低減させる
ための改良が試みられておりその改良の手段の一例とし
て配線を上下２層配線トシてコンタクトホールによって
両配線の電位を同一にすることで抵抗を低減させてきた
。
その−例を第３図および第４図に示す。
図において、（１）は第１の配線層、（２）は第２の配
線層、（３）は酸化膜、（４）は第１の量線層（１）と
第２の配線層（２）を接続させるためのコンタクトホー
ルである。第４図は、第３図に示すＡ−Ａにおける断面
図である。
線層、（３）は酸化膜、（４）は第１の量線層（１）と
第２の配線層（２）を接続させるためのコンタクトホー
ルである。第４図は、第３図に示すＡ−Ａにおける断面
図である。
次に作用について説明する。
第１の配線層（１）と第２の配線層（２）によって上下
２層配線とし、第１の配線層（１）と第２の配線層（２
）をコンタクトホール（４）によって接続して、第１の
配線層（１）と第２の配線層（２）の電位を同一電位に
するっそうすると第１の配線層（１）と第２の配線層（
２）が同一電位になっているので、この場合の配線の断
面積は、第１の配線層（１）と第２の配線層（２）の断
面積を合わせたものＫなり配線の断面積が増加したこと
に々る。ここで配線抵抗は断面積に反比例するので断面
積が大きくなれば、配線の抵抗は小さくなろうこのよう
Ｋして第１の配線層（１）と第２の配線層（２）の電位
をコンタクトホールで同一にすることで配線抵抗が低減
できる。
２層配線とし、第１の配線層（１）と第２の配線層（２
）をコンタクトホール（４）によって接続して、第１の
配線層（１）と第２の配線層（２）の電位を同一電位に
するっそうすると第１の配線層（１）と第２の配線層（
２）が同一電位になっているので、この場合の配線の断
面積は、第１の配線層（１）と第２の配線層（２）の断
面積を合わせたものＫなり配線の断面積が増加したこと
に々る。ここで配線抵抗は断面積に反比例するので断面
積が大きくなれば、配線の抵抗は小さくなろうこのよう
Ｋして第１の配線層（１）と第２の配線層（２）の電位
をコンタクトホールで同一にすることで配線抵抗が低減
できる。
従来の半導体集積回路は以上のように構成されているの
で、第１の配線層と第２の配線層のコンタクト部分の断
面は第４図のようになり、コンタクトホールの大きさ、
数を変えても配線の断面積は変わらないという問題点が
あった。
で、第１の配線層と第２の配線層のコンタクト部分の断
面は第４図のようになり、コンタクトホールの大きさ、
数を変えても配線の断面積は変わらないという問題点が
あった。
この発明は、以上のような問題点を解消するためになさ
れたもので、配線の断面積を増やすことにより配線の抵
抗を低減させた半導体集積回路を得ることを目的とする
。
れたもので、配線の断面積を増やすことにより配線の抵
抗を低減させた半導体集積回路を得ることを目的とする
。
この発明に係る半導体集積回路は、第１の配線層及び第
２の配線層にそって、導電性材料で第１の配線層と第２
の配線層間のコンタクトを設けて第１の配線層シよび第
２の配線層の配線間にそって４電性材料の層を形成した
ものである、［作用］ この発明によれば、第１の配線層と第２の配線層にそっ
て中間に４電性材料のコンタクトをもうけ、第１の配線
層と第２の配線層の間にそって導電性材料の層を形成す
るのでこの導電性材料の分だけ配線の断面積が増加する
。したがって、この配線の断面積増加により配線抵抗が
低減するっＣ実施例〕 以下、この発明の一実施例を図について説明する。第１
図は半導体集積回路の側面断面図、第２図は第１図に示
すＢ−Ｂにおける断面図である。
２の配線層にそって、導電性材料で第１の配線層と第２
の配線層間のコンタクトを設けて第１の配線層シよび第
２の配線層の配線間にそって４電性材料の層を形成した
ものである、［作用］ この発明によれば、第１の配線層と第２の配線層にそっ
て中間に４電性材料のコンタクトをもうけ、第１の配線
層と第２の配線層の間にそって導電性材料の層を形成す
るのでこの導電性材料の分だけ配線の断面積が増加する
。したがって、この配線の断面積増加により配線抵抗が
低減するっＣ実施例〕 以下、この発明の一実施例を図について説明する。第１
図は半導体集積回路の側面断面図、第２図は第１図に示
すＢ−Ｂにおける断面図である。
図において、（５）はアルミの第１の配線層で、基板（
図示せず）上に酸化膜（図示せず）を形成した後スパッ
タで形成する、（３）は第１の配線層（５）をスパッタ
形成後に形成した酸化膜、（６）はタングステンの埋め
込み型コンタク） 、 （７）はアルミの第２の配線層
である。酸化膜（３）上で埋め込みコンタクトを形成す
る領域をエツチングし、そのエツチングした領域にタン
グステンの埋め込み型コンタクト（６）をＣ”ＪＤ（ケ
ミカルベーパーデポジション）Ｋよって形成し、その上
に第２の配線層（７）をスパッタで形成する。
図示せず）上に酸化膜（図示せず）を形成した後スパッ
タで形成する、（３）は第１の配線層（５）をスパッタ
形成後に形成した酸化膜、（６）はタングステンの埋め
込み型コンタク） 、 （７）はアルミの第２の配線層
である。酸化膜（３）上で埋め込みコンタクトを形成す
る領域をエツチングし、そのエツチングした領域にタン
グステンの埋め込み型コンタクト（６）をＣ”ＪＤ（ケ
ミカルベーパーデポジション）Ｋよって形成し、その上
に第２の配線層（７）をスパッタで形成する。
上記の工程を、第１の配線層（５）と第２の配線層（７
）にそった全領域で行い、第１の配線層（５）と第２の
配線層（７）の間にタングステンの埋め込み型コンタク
ト（６）の層を形成する。
）にそった全領域で行い、第１の配線層（５）と第２の
配線層（７）の間にタングステンの埋め込み型コンタク
ト（６）の層を形成する。
次に作用について説明する。第２図において第１の配線
層（５）と第２の配線層（７）を、タングステンの埋め
込み型コンタクト（６） Ｋよって接続して、第１の配
線層（５）と第２の配線層（７）の電位を同一にしであ
る。このため、タングステンの埋め込み型フンタクト（
６）の分だけ配線の断面積が増加し配線抵抗が低減され
る。たとえば、第３図の従来例では、配線の断面積を２
倍にすると配線抵抗は１になるが、この実施例では配線
の断面積を２倍にすると配線抵抗はΣ以下になる。
層（５）と第２の配線層（７）を、タングステンの埋め
込み型コンタクト（６） Ｋよって接続して、第１の配
線層（５）と第２の配線層（７）の電位を同一にしであ
る。このため、タングステンの埋め込み型フンタクト（
６）の分だけ配線の断面積が増加し配線抵抗が低減され
る。たとえば、第３図の従来例では、配線の断面積を２
倍にすると配線抵抗は１になるが、この実施例では配線
の断面積を２倍にすると配線抵抗はΣ以下になる。
以上のように、この発明によれば、第１の配線層と第２
の配線層にそって導電性材料で上下２層間のコンタクト
をもうけ、上下２層の配線間にそって導電性材料の層を
形成し配線の断面積を増加させるように構成したので、
配線の断面積を増加させることなしに、配線の抵抗を低
減させることができる効果がある。
の配線層にそって導電性材料で上下２層間のコンタクト
をもうけ、上下２層の配線間にそって導電性材料の層を
形成し配線の断面積を増加させるように構成したので、
配線の断面積を増加させることなしに、配線の抵抗を低
減させることができる効果がある。
第１図はこの発明の一実施例による半導体集積回路を示
した断面側面図、第２図は第１図に示すＢ−Ｂにおける
断面図、第３図は従来の半導体集積回路の断面（ＩＩ面
図、第４図は第３図に示すＡ−Ａにおける断面図である
。 図において、（３）は酸化膜、（５）は第１の配線層、
（６）はタングステンの埋め込み型コンタクト、（７）
は第２の配線層である。 なお、各図中、同一符号は同一、又は相当部分を示す。 代 珊 人 大 岩 増 雄第１図 ｓＪ、７のアルミ配４象層 ｔ クシグ又テンの３［／＞ｉ／−１シψコンタクト７
８ｚめアルＪ乙予泉層 第２図 ３醍化肢 第３図 １：第１の配縁層 ２：第２０配線層 ３’ａ′Ｌ４ｔｚｘ爽 ４−：コンタクトホーンレ 第４図
した断面側面図、第２図は第１図に示すＢ−Ｂにおける
断面図、第３図は従来の半導体集積回路の断面（ＩＩ面
図、第４図は第３図に示すＡ−Ａにおける断面図である
。 図において、（３）は酸化膜、（５）は第１の配線層、
（６）はタングステンの埋め込み型コンタクト、（７）
は第２の配線層である。 なお、各図中、同一符号は同一、又は相当部分を示す。 代 珊 人 大 岩 増 雄第１図 ｓＪ、７のアルミ配４象層 ｔ クシグ又テンの３［／＞ｉ／−１シψコンタクト７
８ｚめアルＪ乙予泉層 第２図 ３醍化肢 第３図 １：第１の配縁層 ２：第２０配線層 ３’ａ′Ｌ４ｔｚｘ爽 ４−：コンタクトホーンレ 第４図
Claims (1)
- 半導体基板上に形成された第１の配線層と上記第１の
配線層上に形成した第２の配線層を有し、上記第１の配
線層と上記第２の配線層間のコンタクトを上記第１の配
線層及び上記第２の配線層とは異なる別の導電性材料に
よつて行う半導体集積回路において、上記第１の配線層
と上記第２の配線層にそつて、上記コンタクトをもうけ
ることにより、上記導電性材料による層が、上記第１の
配線層と上記第２の配線層にそつて形成されたことを特
徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19979590A JPH0485855A (ja) | 1990-07-26 | 1990-07-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19979590A JPH0485855A (ja) | 1990-07-26 | 1990-07-26 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0485855A true JPH0485855A (ja) | 1992-03-18 |
Family
ID=16413748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19979590A Pending JPH0485855A (ja) | 1990-07-26 | 1990-07-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0485855A (ja) |
-
1990
- 1990-07-26 JP JP19979590A patent/JPH0485855A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0646959B1 (en) | Metallization and bonding process for manufacturing power semiconductor devices | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| KR970063592A (ko) | 다층 패드를 구비하는 반도체장치 및 그 제조방법 | |
| JPH04245665A (ja) | 半導体集積回路構造 | |
| JP3109478B2 (ja) | 半導体装置 | |
| KR20000071420A (ko) | 반도체 장치 | |
| KR910003783A (ko) | 반도체장치 및 그 제조방법 | |
| JPH0485855A (ja) | 半導体集積回路 | |
| EP0442491B1 (en) | Semiconductor device having a wiring pattern in which a plurality of lines are arranged in close proximity to one another | |
| JP2840150B2 (ja) | 半導体集積回路及びその層間接続方法 | |
| KR20000074908A (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
| US4693783A (en) | Method of producing interconnections in a semiconductor integrated circuit structure | |
| US6066895A (en) | Interconnecting structure for semiconductor integrated circuits and method | |
| JPS62104138A (ja) | 半導体装置 | |
| JPH0338832A (ja) | 半導体装置の配線構造 | |
| US20030015797A1 (en) | Semiconductor device | |
| JPH02134848A (ja) | 半導体装置の製造方法 | |
| KR0140683B1 (ko) | 반도체 소자의 배선구조 | |
| JPS6352444A (ja) | 半導体集積回路装置とその製造方法 | |
| JPH01270248A (ja) | 半導体装置の製造方法 | |
| JPS6340344A (ja) | 半導体装置 | |
| JPS63299143A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR20030001908A (ko) | 반도체소자의 배선 및 그 형성방법 | |
| JPH02134847A (ja) | 半導体装置とその製造方法 | |
| JPS61191054A (ja) | 半導体集積回路及びその製造方法 |