JPH0486125A - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JPH0486125A JPH0486125A JP2202118A JP20211890A JPH0486125A JP H0486125 A JPH0486125 A JP H0486125A JP 2202118 A JP2202118 A JP 2202118A JP 20211890 A JP20211890 A JP 20211890A JP H0486125 A JPH0486125 A JP H0486125A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- charge storage
- sample
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、サンプルホールド回路に係り、特に、Ａ／Ｄ
コンバーターの入力回路として用いるに好適なサンプル
ホールド回路に関する。
コンバーターの入力回路として用いるに好適なサンプル
ホールド回路に関する。
従来の技術
Ａ／Ｄコンバーターにはサンプルホールド回路が用いら
れており、このサンプルホールド回路としては、例えば
第３図に示されているものが知られている。この回路は
、サンプリング・ゲート・ダイオード２，３．４，５、
サンプル電圧ホールド用静電容量６、出力バッファ回路
７、サンプリング信号逆相入力トランジスタ８、サンプ
リング信号正相入力トランジスタ９、サンプリング・ゲ
ート負電流源用トランジスタ１０，１１、サンプリング
・ゲート正電流分配用トランジスタ１２．１３．１４，
１５、サンプリング・ゲート正電流源用トランジスタ１
６、出力バッファ回路用電流源トランジスタ１７，１８
、サンプリング・ゲート・ブートストラップ用プルアッ
プ・ダイオード１９、サンプリング・ゲート・ブートス
トラップ用プルダウン・ダイオード２０を備えており、
トランジスタ１６のゲートにサンプリング・ゲート用正
電流源制御電圧Ｖ。、１が印加され、トランジスタ１７
のゲートには出力バッファ回路用電流源制御電圧Ｖ。８
□が印加されている。
れており、このサンプルホールド回路としては、例えば
第３図に示されているものが知られている。この回路は
、サンプリング・ゲート・ダイオード２，３．４，５、
サンプル電圧ホールド用静電容量６、出力バッファ回路
７、サンプリング信号逆相入力トランジスタ８、サンプ
リング信号正相入力トランジスタ９、サンプリング・ゲ
ート負電流源用トランジスタ１０，１１、サンプリング
・ゲート正電流分配用トランジスタ１２．１３．１４，
１５、サンプリング・ゲート正電流源用トランジスタ１
６、出力バッファ回路用電流源トランジスタ１７，１８
、サンプリング・ゲート・ブートストラップ用プルアッ
プ・ダイオード１９、サンプリング・ゲート・ブートス
トラップ用プルダウン・ダイオード２０を備えており、
トランジスタ１６のゲートにサンプリング・ゲート用正
電流源制御電圧Ｖ。、１が印加され、トランジスタ１７
のゲートには出力バッファ回路用電流源制御電圧Ｖ。８
□が印加されている。
上記回路においては、端子１に、第４図の（Ａ）に示さ
れるような被サンプリング信号が入力され、端子２１に
は第４図の（Ｂ）に示されるサンプリング逆相信号が入
力され、端子２２には第４図の（Ｃ）に示されるような
サンプリング正相信号か入力されるようになっている。
れるような被サンプリング信号が入力され、端子２１に
は第４図の（Ｂ）に示されるサンプリング逆相信号が入
力され、端子２２には第４図の（Ｃ）に示されるような
サンプリング正相信号か入力されるようになっている。
そして端子２３からは第４図の（Ｄ）に示されるような
信号が出力される。そして時刻ｔ。において端子１に被
サンプリング信号ａが入力されると、この信号はダイオ
ード２と３の結合点に入力する。このときトランジスタ
８にはオン信号が入力され、トランジスタ９にはオフ信
号が入力されているため、ダイオード２，３は共に逆バ
イアス状態にあり、被サンプリング信号の伝送が阻止さ
れる。さらにこのときにはダイオード４，５も共に逆バ
イアス状態にあるため、静電容量６には被サンプリング
信号が入力されることはない。
信号が出力される。そして時刻ｔ。において端子１に被
サンプリング信号ａが入力されると、この信号はダイオ
ード２と３の結合点に入力する。このときトランジスタ
８にはオン信号が入力され、トランジスタ９にはオフ信
号が入力されているため、ダイオード２，３は共に逆バ
イアス状態にあり、被サンプリング信号の伝送が阻止さ
れる。さらにこのときにはダイオード４，５も共に逆バ
イアス状態にあるため、静電容量６には被サンプリング
信号が入力されることはない。
次に、時刻ｔ においてトランジスタ８がオフに、トラ
ンジスタ９かオンに変わると、ダイオード２，３，４．
５がすべてオン状態となり、被サンプリング信号が静電
容量６に入力される。即ちアナログスイッチを構成する
ダイオード２，３４５がオンになると静電容量６に電荷
が蓄積される。この状態は時刻ｔ２にサンプリング正相
信号Ｃとサンプリング逆相信号ｄが互いに反転するまで
継続される。そして時刻ｔ２においては、ダイオード２
３，４．５がすべてオフ状態となるため、静電容量６の
端子電圧は被サンプリング信号ａの時刻ｔ２における瞬
時電圧を保持したままとなる。そして静電容量６の端子
電圧は出力バッファ回路７を介して出力信号すとして端
子２３から出力される。この状態は時刻ｔ３においてふ
たたびダイオード２，３，４．５がすべてオン状態にな
るまで継続される。
ンジスタ９かオンに変わると、ダイオード２，３，４．
５がすべてオン状態となり、被サンプリング信号が静電
容量６に入力される。即ちアナログスイッチを構成する
ダイオード２，３４５がオンになると静電容量６に電荷
が蓄積される。この状態は時刻ｔ２にサンプリング正相
信号Ｃとサンプリング逆相信号ｄが互いに反転するまで
継続される。そして時刻ｔ２においては、ダイオード２
３，４．５がすべてオフ状態となるため、静電容量６の
端子電圧は被サンプリング信号ａの時刻ｔ２における瞬
時電圧を保持したままとなる。そして静電容量６の端子
電圧は出力バッファ回路７を介して出力信号すとして端
子２３から出力される。この状態は時刻ｔ３においてふ
たたびダイオード２，３，４．５がすべてオン状態にな
るまで継続される。
発明が解決しようとする課題
しかしながら、従来の回路では、静電容量６の端子に接
続される各素子のリーク電流や出力バッファ回路７の入
力電流により静電容量６に蓄積された電荷が放電するた
め、第４図の（Ｂ）に示されるように静電容量６の端子
電圧が徐々に低下する。この変化のことをドウループ（
ＤＲＯＯＰ）と呼ぶが、このドウループはサンプルホー
ルド回路を個別部品（ディスクリート部品）で作製する
場合には調整することも不可能ではないが、半導体の中
に集積回路としてサンプルホールド回路を作る場合には
調整が全く不可能となる。
続される各素子のリーク電流や出力バッファ回路７の入
力電流により静電容量６に蓄積された電荷が放電するた
め、第４図の（Ｂ）に示されるように静電容量６の端子
電圧が徐々に低下する。この変化のことをドウループ（
ＤＲＯＯＰ）と呼ぶが、このドウループはサンプルホー
ルド回路を個別部品（ディスクリート部品）で作製する
場合には調整することも不可能ではないが、半導体の中
に集積回路としてサンプルホールド回路を作る場合には
調整が全く不可能となる。
本発明の目的は、ドウループによる誤差を抑制すること
ができるサンプルホールド回路を提供することにある。
ができるサンプルホールド回路を提供することにある。
課題を解決するための手段
本発明は上記目的を達成するために、被サンプリング信
号を入力し、この被サンプリング信号を断続して出力す
るアナログスイッチと、サンプリング信号を受けてアナ
ログスイッチをスイッチングするスイッチング制御手段
と、アナログスイッチの出力電圧を保持する電圧保持手
段と、電圧保持手段で保持された電圧を取り出して出力
する出力バッファ手段とを有するサンプルホールド回路
において、前記電圧保持手段と並列に、電荷を蓄積する
と共に静電容量が制御信号により変化する電荷蓄積手段
を設けたことを特徴とするサンプルホールド回路を構成
したものである。
号を入力し、この被サンプリング信号を断続して出力す
るアナログスイッチと、サンプリング信号を受けてアナ
ログスイッチをスイッチングするスイッチング制御手段
と、アナログスイッチの出力電圧を保持する電圧保持手
段と、電圧保持手段で保持された電圧を取り出して出力
する出力バッファ手段とを有するサンプルホールド回路
において、前記電圧保持手段と並列に、電荷を蓄積する
と共に静電容量が制御信号により変化する電荷蓄積手段
を設けたことを特徴とするサンプルホールド回路を構成
したものである。
作用
したがって本発明によれば、被サンプリング信号をサン
プリングした際にドウループが生じた場合には、制御信
号によって電荷蓄積手段の容量を調整すれば、電圧保持
手段の出力電荷が電荷蓄積手段の容量に蓄積されるため
、電圧保持手段の出力電圧が低下するのが抑制され、ド
ウループの発生を最小限に抑えることが可能となり、ド
ウループに伴う誤差の軽減を図ることができる。
プリングした際にドウループが生じた場合には、制御信
号によって電荷蓄積手段の容量を調整すれば、電圧保持
手段の出力電荷が電荷蓄積手段の容量に蓄積されるため
、電圧保持手段の出力電圧が低下するのが抑制され、ド
ウループの発生を最小限に抑えることが可能となり、ド
ウループに伴う誤差の軽減を図ることができる。
実施例
第１図は本発明の一実施例に係わるサンプルホールド回
路の構成を示すものである。第１図において、サンプル
ホールド回路は、サンプリング・ゲート・ダイオード２
，３，４，５、サンプル電圧ホールド用静電容量６、出
力バッファ回路７、サンプリング信号逆相入力トランジ
スタ８、サンプリング信号正相入力トランジスタ９、サ
ンプリング・ゲート負電流源用トランジスタ１０１１、
サンプリング・ゲート正電流分配用トランジスタ１２
１３，１４，１５、サンプリング・ゲート正電流源用ト
ランジスタ１６、出力バッファ回路用電流源トランジス
タ１７，１８、サンプリング・ゲート・ブートストラッ
プ用プルアップ・ダイオード１９、サンプリング・ゲー
ト・ブートストラップ用プルダウン・ダイオード２１を
備えているとともに、静電容量６と並列に電荷蓄積手段
を構成する結合用コンデンサー２４と容量可変用ダイオ
ード２５が設けられている。そして端子１には被サンプ
リング信号が入力され、端子２１にはサンプリング逆相
信号が入力され、端子２２にはサンプリング正相信号が
入力され、端子２３からはサンプリングされた信号が出
力されるようになっている。さらに、端子２６にはダイ
オードバイアス制御用信号が入力されるようになってい
る。
路の構成を示すものである。第１図において、サンプル
ホールド回路は、サンプリング・ゲート・ダイオード２
，３，４，５、サンプル電圧ホールド用静電容量６、出
力バッファ回路７、サンプリング信号逆相入力トランジ
スタ８、サンプリング信号正相入力トランジスタ９、サ
ンプリング・ゲート負電流源用トランジスタ１０１１、
サンプリング・ゲート正電流分配用トランジスタ１２
１３，１４，１５、サンプリング・ゲート正電流源用ト
ランジスタ１６、出力バッファ回路用電流源トランジス
タ１７，１８、サンプリング・ゲート・ブートストラッ
プ用プルアップ・ダイオード１９、サンプリング・ゲー
ト・ブートストラップ用プルダウン・ダイオード２１を
備えているとともに、静電容量６と並列に電荷蓄積手段
を構成する結合用コンデンサー２４と容量可変用ダイオ
ード２５が設けられている。そして端子１には被サンプ
リング信号が入力され、端子２１にはサンプリング逆相
信号が入力され、端子２２にはサンプリング正相信号が
入力され、端子２３からはサンプリングされた信号が出
力されるようになっている。さらに、端子２６にはダイ
オードバイアス制御用信号が入力されるようになってい
る。
結合用コンデンサー２４と容量可変用ダイオード２５は
それぞれ直列接続されており、それらの結合点にダイオ
ードバイアス制御信号ｅが供給されている。そしてダイ
オード２５は制御信号ｅの値に応じて接合容量（静電容
量）Ｃが変化するようになっている。この接合容量Ｃは
、第２図に示されるように、次の（１）式に示されるよ
うな特性で変化するようになっている。
それぞれ直列接続されており、それらの結合点にダイオ
ードバイアス制御信号ｅが供給されている。そしてダイ
オード２５は制御信号ｅの値に応じて接合容量（静電容
量）Ｃが変化するようになっている。この接合容量Ｃは
、第２図に示されるように、次の（１）式に示されるよ
うな特性で変化するようになっている。
Ｃ＝Ａ （Φ−ｖ）′−・・・（１）
ただしＡは比例定数、Φはバイアス固有の値、■はバイ
アス電圧である。
アス電圧である。
以上の構成において、端子１に被サンプリング信号が入
力されると、この被サンプリング信号は端子２１から２
２に供給されるサンプリング信号によってダイオード２
，３，４．５がすべてオン状態になったときにのみ静電
容量６に入力される。この状態はダイオード２，３．４
．５がオフとなるまで継続され、その後アナログスイッ
チの出力電圧が静電容量６に保持されるとともに結合用
コンデンサー６を介してダイオード２５に保持される。
力されると、この被サンプリング信号は端子２１から２
２に供給されるサンプリング信号によってダイオード２
，３，４．５がすべてオン状態になったときにのみ静電
容量６に入力される。この状態はダイオード２，３．４
．５がオフとなるまで継続され、その後アナログスイッ
チの出力電圧が静電容量６に保持されるとともに結合用
コンデンサー６を介してダイオード２５に保持される。
このときドウループの値が大きいときには制御信号ｅの
レベルを変えることにより、ダイオード２５の接合容量
Ｃが変化しドウループの値が大きくなるのを抑制するこ
とか可能となる。このような調整を行えば、次に被サン
プリング信号が入力されたときに制御信号ｅの値を変え
なくてもドウループのレベルを低レベルに抑制すること
か可能となる。さらに、端子２６に印加する制御信号ｅ
の値を変えることによって接合容量Ｃを調整することが
できるため、サンプルホールド回路を集積回路化した場
合でもドウループの値を外部から調整することが可能と
なり、例えば複数の集積回路化したサンプルホールド回
路を用いた装置において、ドウループ値を同一にしてド
ウループによる誤差を軽減したり、あるいはサンプルホ
ールド回路を有する集積回路のドウループ値に関する規
格に幅を持たせたりすることができ、コストの低減に寄
与することができる。
レベルを変えることにより、ダイオード２５の接合容量
Ｃが変化しドウループの値が大きくなるのを抑制するこ
とか可能となる。このような調整を行えば、次に被サン
プリング信号が入力されたときに制御信号ｅの値を変え
なくてもドウループのレベルを低レベルに抑制すること
か可能となる。さらに、端子２６に印加する制御信号ｅ
の値を変えることによって接合容量Ｃを調整することが
できるため、サンプルホールド回路を集積回路化した場
合でもドウループの値を外部から調整することが可能と
なり、例えば複数の集積回路化したサンプルホールド回
路を用いた装置において、ドウループ値を同一にしてド
ウループによる誤差を軽減したり、あるいはサンプルホ
ールド回路を有する集積回路のドウループ値に関する規
格に幅を持たせたりすることができ、コストの低減に寄
与することができる。
発明の効果
本発明は上記実施例より明らかなように、電圧保持手段
と並列に電荷蓄積手段を設け、アナログスイッチの出力
電圧を電圧保持手段と電荷蓄積手段によって保持するよ
うにしたため、ドウループ値を抑制することが可能とな
りサンプリング信号の特性の向上に寄与することができ
る。
と並列に電荷蓄積手段を設け、アナログスイッチの出力
電圧を電圧保持手段と電荷蓄積手段によって保持するよ
うにしたため、ドウループ値を抑制することが可能とな
りサンプリング信号の特性の向上に寄与することができ
る。
第１図は本発明の一実施例におけるサンプルホールド回
路を示す回路図、第２図は容量可変用ダイオードの特性
図、第３図は従来例の回路図、第４図は従来例の作用を
説明するための波形図である。 ２．３，４．５・・・サンプリング・ゲート・ダイオー
ド、６・・・サンプル電圧ホールド用静電容量、７・・
・出力バッファ回路、８・・・サンプリング信号逆相入
力トランジスタ、９・・・サンプリング信号正相入力ト
ランジスタ、１０．１１・・・サンプリング・ゲート負
電流源用トランジスタ、１２，１３．１４．１５・・・
サンプリング・ゲート正電流分配用トランジスタ、１６
・・・サンプリング・ゲート正電流源用ランシスター
２４・・・結合用コンデンサー２５・・・容量可変用ダ
イオード。 代理人の氏名 弁理士 粟 野 重 孝ほか１名第 １ 第 図 ６ 図 ＤＤ 第２ 図 第４図 逆バイアス′…、圧（〜）
路を示す回路図、第２図は容量可変用ダイオードの特性
図、第３図は従来例の回路図、第４図は従来例の作用を
説明するための波形図である。 ２．３，４．５・・・サンプリング・ゲート・ダイオー
ド、６・・・サンプル電圧ホールド用静電容量、７・・
・出力バッファ回路、８・・・サンプリング信号逆相入
力トランジスタ、９・・・サンプリング信号正相入力ト
ランジスタ、１０．１１・・・サンプリング・ゲート負
電流源用トランジスタ、１２，１３．１４．１５・・・
サンプリング・ゲート正電流分配用トランジスタ、１６
・・・サンプリング・ゲート正電流源用ランシスター
２４・・・結合用コンデンサー２５・・・容量可変用ダ
イオード。 代理人の氏名 弁理士 粟 野 重 孝ほか１名第 １ 第 図 ６ 図 ＤＤ 第２ 図 第４図 逆バイアス′…、圧（〜）
Claims (1)
- 被サンプリング信号を入力し、この被サンプリング信号
を断続して出力するアナログスイッチと、サンプリング
信号を受けてアナログスイッチをスイッチングするスイ
ッチング制御手段と、アナログスイッチの出力電圧を保
持する電圧保持手段と、電圧保持手段で保持された電圧
を取り出して出力する出力バッファ手段とを有するサン
プルホールド回路において、前記電圧保持手段と並列に
、電荷を蓄積すると共に静電容量が制御信号により変化
する電荷蓄積手段を設けたことを特徴とするサンプルホ
ールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2202118A JP2786320B2 (ja) | 1990-07-30 | 1990-07-30 | サンプルホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2202118A JP2786320B2 (ja) | 1990-07-30 | 1990-07-30 | サンプルホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0486125A true JPH0486125A (ja) | 1992-03-18 |
| JP2786320B2 JP2786320B2 (ja) | 1998-08-13 |
Family
ID=16452264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2202118A Expired - Lifetime JP2786320B2 (ja) | 1990-07-30 | 1990-07-30 | サンプルホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2786320B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022545137A (ja) * | 2020-07-21 | 2022-10-26 | セミソリューション カンパニー，リミテッド | ワイドサンプリングレートのための逐次比較型アナログデジタルコンバータ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5054947U (ja) * | 1973-09-19 | 1975-05-24 | ||
| JPS6486398A (en) * | 1987-09-28 | 1989-03-31 | Takamisawa Cybernetics | Sample-and-hold circuit |
-
1990
- 1990-07-30 JP JP2202118A patent/JP2786320B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5054947U (ja) * | 1973-09-19 | 1975-05-24 | ||
| JPS6486398A (en) * | 1987-09-28 | 1989-03-31 | Takamisawa Cybernetics | Sample-and-hold circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022545137A (ja) * | 2020-07-21 | 2022-10-26 | セミソリューション カンパニー，リミテッド | ワイドサンプリングレートのための逐次比較型アナログデジタルコンバータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2786320B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5111072A (en) | Sample-and-hold switch with low on resistance and reduced charge injection | |
| JP2591305B2 (ja) | パワーオンリセット回路 | |
| US5477182A (en) | Delay circuit for delaying differential signals includes separately controllable first and second load and clamp circuits for effecting different delay times | |
| JPH05181556A (ja) | サンプルバンドギャップ電圧基準回路 | |
| US6819163B1 (en) | Switched capacitor voltage reference circuits using transconductance circuit to generate reference voltage | |
| EP0535808A2 (en) | Current mode sample-and-hold circuit | |
| US7362079B1 (en) | Voltage regulator circuit | |
| US3993916A (en) | Functionally static type semiconductor shift register with half dynamic-half static stages | |
| US5461304A (en) | Switchable current source circuit and phase detector configuration having such a circuit | |
| JPH0486125A (ja) | サンプルホールド回路 | |
| US7372319B1 (en) | Constant boosted voltage generator circuit for feedback switches in a switched capacitor circuit | |
| EP0342735B1 (en) | Circuit for generating a pulse-shaped signal | |
| JPS58194425A (ja) | Ｄ／ａ変換回路 | |
| JPH0486124A (ja) | サンプルホールド回路 | |
| US4742253A (en) | Integrated insulated-gate field-effect transistor circuit for evaluating the voltage of a node to be sampled against a fixed reference voltage | |
| US5654709A (en) | Analog signal sampling circuit constructed with field-effect transistors | |
| US5412259A (en) | Input buffer with level detector circuit | |
| JP3588533B2 (ja) | 電圧監視回路 | |
| US5742657A (en) | Fast digital shift register and arrangement comprising such a register | |
| JP2570801B2 (ja) | 入力バッファ回路 | |
| JPS6016101Y2 (ja) | ミュ−ティング回路 | |
| JPH06216727A (ja) | 遅延時間可変論理回路 | |
| EP0619650A2 (en) | Delay circuit for delaying differential signals | |
| JP3237859B2 (ja) | ダイナミック分周回路 | |
| JPH10335990A (ja) | 入力回路 |