JPH048753B2 - - Google Patents

Info

Publication number
JPH048753B2
JPH048753B2 JP55016507A JP1650780A JPH048753B2 JP H048753 B2 JPH048753 B2 JP H048753B2 JP 55016507 A JP55016507 A JP 55016507A JP 1650780 A JP1650780 A JP 1650780A JP H048753 B2 JPH048753 B2 JP H048753B2
Authority
JP
Japan
Prior art keywords
signal
output
multiplier
conversion circuit
calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55016507A
Other languages
English (en)
Other versions
JPS55107961A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of JPS55107961A publication Critical patent/JPS55107961A/ja
Publication of JPH048753B2 publication Critical patent/JPH048753B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 本発明は、自ら較正機能を有するデータ変換装
置に関する。一般に、アナログ信号を直接取扱い
諸々の信号処理を行うよりは、これを一たんデイ
ジタル語に変換したのちデイジタル的に処理する
方が多くの点で好ましいことが多い。しかしなが
ら該アナログ信号をA/D変換するに当り、その
ダイナミツク・レンジが狭ければ少いビツト数の
語長をもつてあらわすことができて経済的であ
る。たとえばクロマトグラフイーにおける諸デイ
テクタの出力の如き1対231のような大きなダイ
ナミツクレンジを有する信号の場合、単純な2進
表現によると31ビツトという長大な語長を必要と
する。しかし該信号の取扱いに対する相対的な分
解能は、該レンジの下端では1(あるか、ないか)
と粗く、逆に上端では(231−1)分の1と必要
以上に細かくなる。
このような不釣合と不経済とを避け実用的に好
ましい設計を行うためには、現実の装置が扱い得
る信号のダイナミツクレンジは限られていること
から、自動レンジングが行われることが好まし
い。そして、第一義的には、相対感度を既知の一
定値に定めることが重要であり、オフセツトが生
じても、出力がダイナミツクレンジ内であれば情
報の損失はない。自動レンジング装置によれば、
上述の如き広いダイナミツクレンジ内に連接する
ように設けられたいくつかの区画を、より少いビ
ツト数により表現することができる。ところが、
このような自動レンジングを行うと、レンジ毎の
較正の問題に加えて、目下どのレンジを採用して
いるのか区別しなければならないという問題を伴
う。しかも、未だに各々のレンジの上端と下端と
では相対的な分解能が相違するという問題点は解
決されていない。
上記の如き諸問題点にかんがみ、本発明におい
ては広大なダイナミツクレンジの信号をまずハー
ドウエア的な電子回路により、予定された値の
“底”にもとづき対数変換し、然るのちにA/D
変換に付す。そして対数変換回路が有するであろ
う所のオフセツト値を、当該A/D変換の結果得
られたデイジタル語の段階において予定された
“底”に対応させつつ補正したのち、必要に応じ
て再度指数変換し、もしくは引きつづき所望の信
号処理手続きに付す。
すなわち、上記“底”の値をデイジタル側
(AD変換器の後)から推定するために、予定さ
れた比率のレベルを有する2つの信号を補正用信
号として該対数変換回路に与える。そしてA/D
変換器の出力に与えるデイジタル語の値が観測さ
れる。よつてこの観測結果から、該変換結果を所
望の“底”にもとづく表現に変換するために該デ
イジタル語に乗ずるべき補正係数の値が導出され
る。前記所望の底にもとづく表現を用いる理由
は、対数変換回路の底が個々に異なること、温度
等で変化すること、及び一般の情報処理に適した
値でないことに寄因している。所望の底を用いる
ことは、出力データ間の比較を容易に行うために
必要である。また本発明では、所望の底への変換
が校正入力比により極めて容易に行えるというこ
とがわかる。このような補正を行つたのち、前記
補正用信号のいずれかの変換結果の真にあるべき
値との差異から、対数変換回路の出力が有する真
にあるべき値からのずれが導出される。次に前記
補正を経て変換された信号(デイジタル語)に適
当な値が加算せられ、その結果所望の底にもとづ
き変換がなされ、かつ入力の“1”に対して出力
の“0”が正しく対応している変換出力(デイジ
タル語)を得る。
以下図面を用いて本発明を詳述する。
第1A図は本発明の一実施例による信号変換装
置を示すブロツク図である。また第1B図は、第
1A図の動作を説明するためのグラフである。第
1A図において信号源2は一例としてクロマトグ
ラフイーにおける検出器から必要に応じて、周波
数の変化、電流の変化、あるいは電圧の変化など
をあらわす信号を与える信号源(電流源)であ
る。該信号源2と対数変換回路との間にはスイツ
チS1が挿入せられる。前記対数変換回路は演算増
幅器4と帰還用トランジスタQにより構成され、
対数変換機能はトランジスタQのベースを演算増
幅器6の非反転入力端とともに接地し、エミツタ
を出力端に、コレクタを反転入力端に接続するこ
とにより実現され、該反転入力端に向けての入力
電流が対数変換されて出力される。而して該変換
出力はA/D変換器6によりデイジタル語に変換
され、つづいて直線性補正のための乗算器8、係
数補正(ゲイン補正)用の加算器10を経由した
のち指数変換器12に導入せられる。もちろん指
数変換を行わないデイジタル語を導出し利用する
こともできる。
較正を行うためには、較正用制御装置14(以
下較正器と略する)がスイツチ駆動回路16を介
してまず前記スイツチS1をOFFせしめ、次に同
様なスイツチ駆動回路18を介してスイツチS2を
ONせしめ、信号“L”を信号源22により増幅
器4に導入せしめる。また別な時間帯においては
同様にしてスイツチS3がONせられ信号“H”が
印加される(S1,2,3はいずれか1つがONの時、
他の2つはOFFとされることはもちろんであ
る)。このときA/D変換器6の出力は較正器1
4にも導入さられ、監視せられる。同様にして乗
算器8の出力も較正器14に導入せられ、監視せ
られる。また較正器14は補正用データを演算す
ることができる。すなわち第1B図に示されたグ
ラフに示される如く、本来所望せられる所の正し
い変換曲線(一例として2を底とする)28に対
し、係数(被変換真数に対する)の相違する(即
ちDCオフセツトを有する)34の如き、またさ
らには加えて底の相違する(即ちゲインの異る)
32ないし36の如き応答が現実には得られるの
で、これらからまずオフセツトを取除いて26,
28,30等の位置にもつて来た上で適当な補正
係数を乗じて28のグラフと一致させる。
2を底とする変換が所望されていても、現実に
はグラフ32の如くh1を底とし、一般的にはhを
底とし、かつオフセツトを有する変換が行われ
る。このような場合について考える。まずloghA
をlog2Aに変換すべき係数を求めるためには、S1
を開きS2を閉じて較正用信号“L”の与える変換
結果を観測する。それは、loghLにオフセツトを
加えた値を与えるであろう。つづいてS2の代りに
S3を閉じて較正用信号“H”を印加すれば、同じ
くloghHに同じオフセツトを加えた値を得るであ
ろう。
而して、 loghH/L=loghH−loghL (1) であることから、H/Lが知られ、かつオフセツ
トは消去せられる。対数の数学的性質より、底の
変換に関して、 log(H/L)A=loghA/logh(H/L) (2) が成立つため、グラフ32から得られる適当な値
Aの変換結果を、すなわち第1図における演算増
幅器4の出力を、上記(1)式で得られる値で割れば
底としてH/Lを有する変換結果を得ることがで
きる。H/Lの値は任意に設計し得るから、たと
えばこれを所望の値すなわち2とすればよい。
しかしながら、設定されたH/Lそのものが所
望の値2より多少異ることも考えられる。そのよ
うな場合には、 log2A=log(H/L)A/log(H/L)2 (3) であることから、(2)式の分母をおきかえて、 log2A=loghA/logh(H/L)×log(H/L)2(4) を得る。前記式中の分母は直線性補正用の係数と
して適用すべき値を意味し、若しH/L=2の時
にはlog(H/L)2=1である。それ故にグラフ32の
変換結果を(1)式で得られるlogh(H/L)で割れ
ば、グラフ34が得られる。
かくして直線性の補正は行われたが、残る問題
は真数に対する係数の誤り、すなわち変換結果に
含まれるオフセツトの除去である。較正用信号、
たとえば“H”の真の値はすでにわかつているわ
けだから、それの与えるべき正しい変換結果
log2Hもわかつている。それ故に前記補正を行つ
た結果のグラフ34より、 (ゲイン補正)={グラフ34から得られ
る“log2H”の値}−{真のlog2H}(5) の如くすればよい。而して第1図全体を通じて行
われるべき処理内容は、下式の如く表わされる。
{出力}=2((A/Dコンバータの出力
)/(直線性補正係数)−(ゲイン補正量))(6) 以上に説明した本発明における較正方式を実施
するに当り、各較正用信号“H”又は“L”を印
加し、A/Dコンバータ6の出力をデイジタルデ
イスプレイ装置37により見ながら入手を介して
行つてもよいが、最も好適なる手法はこれをプロ
グラム制御されたコンピユーターによつて行うこ
とである。以下に述べる第2,3,4,5,6お
よび7図はこの機能を実現するための各フローチ
ヤートを示し、経験者ないし有識者においてこれ
らをもとに具体的なプログラムを作ることは容易
である。
第2図は、本発明において実行せんとする全て
の機能を表わしたフローチヤートである。図示さ
れたブロツク38において、経験的に事前に決定
されたゲイン補正値及びオフセツト補正値が初期
値として、それぞれ乗算器8及び加算器10に設
定される。つづくブロツク40は較正が必要であ
ることを示し、この状態は装置の電源を投入した
とき常に、また操作者がその必要を認め所定の操
作を行つたときに発生する。ブロツク42は較正
の開始に先立ち必要な項目、たとえば所定の電源
が与えられているか、をチエツクする。本発明に
係る装置がこのようなチエツク項目のチエツクを
経て較正作業を開始してよい状態であるときに
は、以下の種々のプロブラム44,46,48が
実行に移される。ブロツク44はA/Dコンバー
タ6が準備完了であること、すなわち所定の電源
が供給せられ、かつ熱平衡状態にあることをたし
かめる。またブロツク46は、すべての状態がと
とのつたならば実行される所の、先にくわしく説
明した方式にもとづく較正処理手順を示す。
第3図は、自動較正を行うか否かを決定する際
に実行される機能を表したフローチヤートであ
る。自動較正が要求された場合(ブロツク45)
その旨が表示され(ブロツク47)、そしてブロ
ツク49により前記較正手続きへ実行指令が下さ
れる。
第4図は、自動較正を行う際に必要とされるス
テツプを表わしたフローチヤートである。較正手
続きの実行において、前記較正用(参照用)信号
“H”がまず入力に与えられ、その時のA/Dコ
ンバータ6の出力が読み取られる(ブロツク5
2)。同様に参照用信号“L”に関する読み取り
がブロツク54において行われ、その後ブロツク
56において補正係数が演算されたのちブロツク
58により各スイツチがもとにもどされ、手続き
が終了する。
第5図は、第4図に示されたブロツク56の内
容を詳細に表わしたフローチヤートである。換言
すれば較正器14(第1図参照)の実行する機能
を表わしたフローチヤートが第5図である。図示
された判定ブロツク62において較正手続きを本
当に実行すべきか否かが判別され、たとえばA/
Dコンバーターの準備未了とか、電源が投入され
ていないとかの理由で諸手続きを行うべきでない
ときにはこれを行わない。そのような中止すべき
条件のすべてが該当しないならば、まず直線性補
正のための係数K′LINが求められる。これは既
述の如く、“H”と“L”の両変換結果を差引く
ことにより行われる。ブロツク66においては、
ブロツク64において求められた上記K′LINが、
上記“H”の変換結果から差引かれる。ブロツク
68においてはつづいてゲイン補正係数K′GAIN
が求められ、これは実際に得られたlog2Hと称す
る値から、真にしかるべきlog2Hの値を差引くこ
とにより求められる。ブロツク64〜ブロツク6
8の区間の両端に位置する所のブロツク70と7
2は、較正作業を行つている間はこれらの補正係
数が装置内の他の部分に誤つて利用されることを
防止するためのものである。
第6図は、第5図に示した直線性及びゲインに
係る各補正係数の計算結果をそれぞれ乗算器8及
び加算器10(第1図参照)に与えるための手続
きを表わしたフローチヤートである。まず、原始
データ、すなわち信号AがA/Dコンバーター6
に与えられ、つづいてその出力が乗算器8に与え
られる。そしてブロツク76に示される如く第5
図中のブロツク64にて計算された直線性補正係
数により除算される。そののちにブロツク78と
して示す如く、同様にブロツク64にて計算され
たゲイン補正係数が差引かれる。ブロツク80は
かくして補正を完了したデータを装置内の引続く
部分、たとえば一例として指数変換器12に与え
る手続きである。ブロツク76と78を囲むブロ
ツク82と84は、実際にあるデータの補正動作
を行つている間に両補正係数が第5図に示す計算
手続きにより再度変更されることを防止するため
のものである。
第7図は、自動補正が要求された場合に行われ
る機能を表わしたフローチヤートである。
第8図は、本発明の第2実施例による信号変換
装置を示すブロツク図である。第1A図〜第7図
において述べた説明は対数変換を行う場合である
が、諸々の事情により信号の振幅領域(ダイナミ
ツクレンジ)をA/D変換に先立つて圧縮するた
めには他の関数形、たとえば平方根(ないしは多
乗根)を利用するのが好適な場合もある。第8図
はそのような場合の一例として“R乗根”を用い
る場合の一例を示すブロツク図である。図示され
た各ブロツクには対応する第1図中のブロツクと
同じ番号がふつてある。そして“R乗根”を求め
るため、対数増幅器4′の出力は分圧器40によ
り1/Rに分圧されたのち指数変換器42により
指数変換される。このように得られる圧縮された
信号は第1図の場合と同様に、その段階でA/D
変換に付される。その後再び対数変換44がデイ
ジタル的に行われ、所望の底を用いた対数に変換
される。そして直線性補正用乗算器8′に導入さ
れる。
若しも指数変換(ブロツク42により行われ
る)により得られる“底”が上記対数変換機能4
4のそれと同一のものであるならば、それらはお
互いに相殺し合つて何もおこらない。しかし両者
は必ずしも同一の値である必要は全くなく、現象
は一種の直線性誤差と等価に観測されるため、第
1A図に関連してすでに述べた補正手続きにより
補正が行われる。このことを念頭におくならば、
対数変換器44の出力信号は第1A図に示される
A/Dコンバーター6の出力と全く立場を同じく
する。ここで、対数変換器(対数増幅器)4′の
出力に課された1/Rの分圧係数は、単に直線性
係数の相違をもたらすのみとなる。この1/Rの
分圧を含む結果として、第1A図に示された装置
の有する特性は異る底による対数変換であつた
が、第8図のそれは異る値Rのべき乗根への変換
であることが理解される。
【図面の簡単な説明】
第1A図は本発明の一実施例による信号変換装
置を示すブロツク図、第1B図は第1A図の動作
を説明するためのグラフ、第2図ないし第7図は
第1A図に示された装置の動作を表わしたフロー
チヤート、第8図は本発明の第2実施例による信
号変換装置を示したブロツク図である。

Claims (1)

  1. 【特許請求の範囲】 1 入力信号を所望の底で対数変換する信号変換
    装置において、 (イ) その入力を固有の底hで対数変換し、固有の
    DCオフセツトとともに出力する対数変換回
    路; (ロ) 前記対数変換回路の出力信号を受け入れ、こ
    れをデイジタル語に変換するA/D変換器; (ハ) 前記A/D変換器の前記デイジタル語を受け
    入れ、該デイジタル語に第1の補正値を乗ずる
    乗算器; (ニ) 前記対数変換回路の入力側に配置され、前記
    入力信号、第1較正用信号源の既知出力Hと第
    2較正用信号源の既知出力Lとを択一的に選択
    し、前記対数変換回路の前記入力とするスイツ
    チ手段; (ホ) 前記乗算器の入力に接続されて、前記デイジ
    タル語を入力し、前記hを底とするH/Lの対
    数とH/Lを底とする前記所望の底の対数の積
    を直線性補正係数として算出する手段; (ヘ) 前記直線性補正係数の逆数を前記第1の補正
    値として前記乗算器に乗算を指令する手段;を
    含む自動較正式信号変換装置。 2 前記信号変換装置がさらに、 (ト) 前記乗算器に接続され、該乗算器の出力を受
    け入れ、該出力に第2の補正値を加算する加算
    器; (チ) 前記対数変換回路の前記入力が前記Hあるい
    は前記Lであるとき、前記乗算器出力と前記所
    望の底での前記Hの対数との差を第2の補正値
    として算出する前記乗算器の出力に接続された
    算出手段; (リ) 前記算出手段と前記加算器に接続され、前記
    第2の補正値を前記加算器に入力する手段;を
    含む特許請求の範囲第1項記載の自動較正式信
    号変換装置。 3 前記H/Lを所望の底となるように選択した
    ことを特徴とする特許請求の範囲第1項あるいは
    第2項記載の自動較正式信号変換装置。
JP1650780A 1979-02-13 1980-02-13 Automatic calibration type signal converter Granted JPS55107961A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/011,822 US4338589A (en) 1979-02-13 1979-02-13 Autocalibration of compressed A/D converter

Publications (2)

Publication Number Publication Date
JPS55107961A JPS55107961A (en) 1980-08-19
JPH048753B2 true JPH048753B2 (ja) 1992-02-18

Family

ID=21752114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1650780A Granted JPS55107961A (en) 1979-02-13 1980-02-13 Automatic calibration type signal converter

Country Status (2)

Country Link
US (1) US4338589A (ja)
JP (1) JPS55107961A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4524420A (en) * 1982-08-25 1985-06-18 Core Laboratories, Inc. Signal processing apparatus
US4616329A (en) * 1983-08-26 1986-10-07 Bio-Rad Laboratories, Inc. Self-calibrating adaptive ranging apparatus and method
JPS6057732A (ja) * 1983-09-08 1985-04-03 Ricoh Co Ltd 2線4線変換方式
US4581602A (en) * 1984-12-24 1986-04-08 Motorola, Inc. Wide dynamic range analog to digital converter for AC signals
JPS6229318A (ja) * 1985-07-31 1987-02-07 Yamatake Honeywell Co Ltd A/d変換方法およびa/d変換器
US4823129A (en) * 1987-02-24 1989-04-18 Bison Instruments, Inc. Analog-to-digital converter
US4843395A (en) * 1987-09-11 1989-06-27 Hughes Aircraft Company Large dynamic range analog to digital converter
US4943807A (en) * 1988-04-13 1990-07-24 Crystal Semiconductor Digitally calibrated delta-sigma analog-to-digital converter
US5066952A (en) * 1989-09-25 1991-11-19 The United States Of America As Represented By The Secretary Of The Navy Non-linear data conversion system for dynamic range digital signal processing
US5095310A (en) * 1990-08-22 1992-03-10 Storage Technology Corporation Method and apparatus for using synthesized analog data for testing read circuitry in a magnetic tape data storage subsystem
US5248970A (en) * 1991-11-08 1993-09-28 Crystal Semiconductor Corp. Offset calibration of a dac using a calibrated adc
FR2798526B1 (fr) * 1999-09-15 2001-11-09 Schneider Electric Ind Sa Declencheur electronique avec des moyens de correction d'offset
DE10022815A1 (de) * 2000-05-10 2001-11-29 Bosch Gmbh Robert Vorrichtung zur Fehlererkennung bei einer digitalen Signalauswerteeinrichtung
US6707865B2 (en) * 2001-07-16 2004-03-16 Qualcomm Incorporated Digital voltage gain amplifier for zero IF architecture
DE102005033919A1 (de) * 2005-07-20 2007-01-25 Conti Temic Microelectronic Gmbh Verfahren und Vorrichtung Strommessung
US7644116B2 (en) * 2006-05-31 2010-01-05 Via Telecom Co., Ltd. Digital implementation of fractional exponentiation
US7907079B1 (en) 2008-02-21 2011-03-15 Foveon, Inc. Delta sigma modulator for analog-to-digital converter
JP2013096851A (ja) * 2011-11-01 2013-05-20 Mitsubishi Electric Corp 対数/逆対数変換回路
CN103630866B (zh) * 2013-09-09 2016-05-25 国家电网公司 电子式电压互感器的暂态特性检测系统及方法
CN103630867B (zh) * 2013-12-06 2016-10-12 国家电网公司 一种互感器带电校验装置
TWI645680B (zh) * 2017-09-28 2018-12-21 瑞昱半導體股份有限公司 類比至數位轉換裝置及其類比至數位轉換器校正方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5412312B2 (ja) * 1974-05-16 1979-05-22

Also Published As

Publication number Publication date
US4338589A (en) 1982-07-06
JPS55107961A (en) 1980-08-19

Similar Documents

Publication Publication Date Title
US4553091A (en) Automatic vertical calibration method and system for an oscilloscope
US4338589A (en) Autocalibration of compressed A/D converter
US4507618A (en) Compensation method and apparatus for an RC attenuator
US6351228B1 (en) Digital calibration method and apparatus for A/D or D/A converters
JP3147566B2 (ja) 周波数スペクトル分析装置
US4937535A (en) Calibration method and programmable phase-gain amplifier
JPH0364216A (ja) アナログ信号を正確にディジタル化するための方法と装置
JP2000295102A (ja) Ad変換器又はda変換器のためのデジタルキャリブレーション方法及び装置
US4616329A (en) Self-calibrating adaptive ranging apparatus and method
JPS63151851A (ja) クロマトグラフ用デ−タ処理装置
US3947675A (en) Computer interactive resistance simulator (CIRS)
JP3205603B2 (ja) 磁場型質量分析計における質量校正法
JPH0617920B2 (ja) 測定データ処理装置
JP2624920B2 (ja) 多現象オシロスコープの垂直増幅器校正装置
JP3210942B2 (ja) ガス濃度検出方法
JP2002267507A (ja) 内部校正用信号の自動調整方法及びそれを用いた装置
JPS6238340Y2 (ja)
JPS6215906B2 (ja)
JP7593415B2 (ja) 音響機器のシミュレート方法、音響機器のシミュレート装置、および音響機器のシミュレートシステム
JPS59151059A (ja) クロマトグラフ用デ−タ処理装置
JP3153664B2 (ja) 広帯域伝送路の信号レベル測定装置
JPS63117569A (ja) 映像信号処理装置
JPS6258002B2 (ja)
JPS617918A (ja) 多点アナログ入力装置
JPH06265341A (ja) 走査型プローブ顕微鏡のデジタル制御方法