JPH0487567U - - Google Patents

Description

【図面の簡単な説明】

第１図は、本考案の一実施例による抵抗溶接測
定装置の回路構成を示すブロツク図、第２図は、
実施例において所定の溶接打点数毎に抵抗溶接制
御装置でステツプ的に増分される溶接電流設定値
と、抵抗溶接測定装置で再設定される上限しきい
値および下限しきい値を示す図、第３図は、一実
施例による抵抗溶接制御装置の回路構成を示すブ
ロツク図、第４図は、実施例を適用したシステム
の概要を示すブロツク図である。 図面において、１０……抵抗溶接測定装置、１
４，４４……ＣＰＵ、１６，４６……ＲＡＭ、１
８，４８……ＲＯＭ、２６，５６……メモリカー
ド・リーダ／ライタ、４０……抵抗溶接制御装置
、１００……メモリカード。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 非磁気的なメモリカードから溶接電流の設
   定値を読み取るカード読取手段と、 前記メモリカードから読み取られた溶接電流設
   定値に基づいて所定の基準値を設定する基準値設
   定手段と、 を具備することを特徴とする抵抗溶接制御または
   測定装置。 (2) 非磁気的なメモリカードから溶接回数が所
   定値に達する度に更新された溶接電流の設定値を
   読み取るカード読取手段と、 前記メモリカードから読み取られた溶接電流設
   定値の更新値に基づいて溶接良否判定のための上
   限しきい値または下限しきい値を演算し再設定す
   る基準値設定手段と、 を具備することを特徴とする抵抗溶接測定装置。