JPH0488432A - パーソナル・コンピュータ - Google Patents

パーソナル・コンピュータ

Info

Publication number
JPH0488432A
JPH0488432A JP2197120A JP19712090A JPH0488432A JP H0488432 A JPH0488432 A JP H0488432A JP 2197120 A JP2197120 A JP 2197120A JP 19712090 A JP19712090 A JP 19712090A JP H0488432 A JPH0488432 A JP H0488432A
Authority
JP
Japan
Prior art keywords
bios
memory
memory card
personal computer
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2197120A
Other languages
English (en)
Inventor
Yukisachi Satou
佐藤 志幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2197120A priority Critical patent/JPH0488432A/ja
Publication of JPH0488432A publication Critical patent/JPH0488432A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパーソナル・コンピュータに関する。
〔従来の技術〕
従来パーソナル・コンピュータでは、パーソナル・コン
ピュータを起動させる為のBiO2が書き込まれたRO
Mを本体に内蔵されていた。さらにBiO2が書込まれ
たROMのアクセス・スピードはパーソナル・コンピュ
ータに別に内蔵されてるリード・ライト・メモリ(以下
RAMと呼ぶ)のアクセス・スピードに比較して遅い為
、パーソナル・コンピュータの処理性能を向上させる為
にBiO2が書込まれたROMのデータをRAMに転送
して、以後BIOSアクセスをRAMから読み出すシャ
ドーROM技術を用いることもある。
〔発明が解決しようとする課題〕
上述した従来のパーソナル書コンピュータは、本体を起
動させる為のBiO3が書込まれたROMを本体に内蔵
している為、BIOSの変更がパーソナル・コンピュー
タのメーカ出荷後は困難であるという欠点がある。さら
にシャドー・ROM技術を用いた場合、本題起動後は初
期化を行なわない限り、BIOSのROMをアクセスす
ることはなくROMは不必要となり、装置の小型化を行
なう上では余分なスペースを必要とするという欠点があ
った。
〔課題を解決するための手段〕
本発明のパーソナル・コンピュータは、メモリカードを
利用可能なメモリカード拳インタフェース・スロットを
1つあるいは複数有するパーソナル・コンピュータにお
いて、パーソナル・コンピュータを起動させる為の基本
ソフトウェア(以下BIOSと呼ぶ)の格納された読み
出し専用メモリ(以下ROMと呼ぶ)を有するメモリや
カードと、パーソナル・コンピュータ立上げ時にBIO
Sの格納された前記ROMを打するメモリ・カードのデ
ータをパーソナル・コンピュータ本体内バッテリー・バ
ックアップメモリの特定領域に転送する手段とを含んで
構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示す構成ブロック図である
CPU1.  メイン・メモリ2はRAMで構成され予
め定められたアドレスに対してデータの読み出し・書き
込みがシステムバス11を介して可能となっている。周
辺LSI3はDMAコントローラ、割込みコントローラ
、タイマ/カウンタ、カレンダ等の機能を有している。
MODEM4は電話回線を介して通信を行なう。表示手
段としてデイスプレィ・コントローラ6を介して液晶デ
イスプレィ8に情報を表示する。又ビデオRAM7は表
示用データを格納する入力手段としてキーボード10は
キーボード・コントローラ9により制御される。
メモリ・カード・インタフェース5は、複数のメモリカ
ード12を接続可能となっており、メイン・メモリ2と
同様にデータの読み出し、書き込みが可能となっている
。本パーソナル・フンピユータを起動させる為のBIO
Sはメモリ・カード12に格納されており、CPU1は
電源投入後あるいはリセット投入後、まず、メモリ・カ
ードをアクセスしメモリ・カード12に格納されている
BIOSによって起動する。
又、起動後はメモリ台カード12に格納されているBI
OSの内容はメイン・メモリ2の予め定められた領域に
転送することにより、BIOSの格納されたメモリ・カ
ード12はパーソナル・コンピュータ本体より抜くこと
が出来る。これにより、他のメモリ・カードを挿入する
ことも可能となっている。
〔発明の効果〕
以上説明したように本発明はパーソナルΦコンピュータ
を起動する為のBIOSをメモリ・カードに有すること
により、BIOSの変更もメモリ・カードの交換のみで
可能で容易となる。又、装置立上げ後、メイン・メモリ
にメモリ・カードに格納されているBIOSの内容を転
送することにより、BIOSの格納されたメモリ・カー
ドを装置本体より抜くことが可能であり、汎用のメモリ
・カードとの併用も可能となり、装置本体から見れば、
BIOSを格納したROMを搭載するスペースが不要と
なるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図である。 1・・・CPU、2・・・メイン・メモリ (RAM)
、3・・・周辺LS114・・・MODEM、5・・・
メモリ・カード・インタフェース、6・・・デイスプレ
ィ・コントローラ、7・・・ビデオ・メモリ(RAM)
 、8・・・液晶デイスプレィ、9・・・キーボード0
コントローラ、10・・・キーボード、11・・・シス
テム・バス(信号線)、12・・・メモリカード。

Claims (1)

    【特許請求の範囲】
  1.  メモリカードを利用可能なメモリカード・インタフェ
    ース・スロットを1つあるいは複数有するパーソナル・
    コンピュータにおいて、パーソナル・コンピュータを起
    動させる為の基本ソフトウェア(以下BIOSと呼ぶ)
    の格納された読み出し専用メモリ(以下ROMと呼ぶ)
    を有するメモリ・カードと、パーソナル・コンピュータ
    立上げ時にBIOSの格納された前記ROMを有するメ
    モリ・カードのデータをパーソナル・コンピュータ本体
    内バッテリー・バックアップメモリの特定領域に転送す
    る手段とを含むことを特徴とするパーソナル・コンピュ
    ータ。
JP2197120A 1990-07-25 1990-07-25 パーソナル・コンピュータ Pending JPH0488432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2197120A JPH0488432A (ja) 1990-07-25 1990-07-25 パーソナル・コンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2197120A JPH0488432A (ja) 1990-07-25 1990-07-25 パーソナル・コンピュータ

Publications (1)

Publication Number Publication Date
JPH0488432A true JPH0488432A (ja) 1992-03-23

Family

ID=16369068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2197120A Pending JPH0488432A (ja) 1990-07-25 1990-07-25 パーソナル・コンピュータ

Country Status (1)

Country Link
JP (1) JPH0488432A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6286096B1 (en) 1997-11-05 2001-09-04 Nec Corporation System for preventing a CPU from an input of a power source until the completion of transferring BIOS data from a hard disk to a main memory
US7254701B2 (en) * 2001-09-12 2007-08-07 Winbond Electronics Corp. Method and device for safeguarding a digital process device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6286096B1 (en) 1997-11-05 2001-09-04 Nec Corporation System for preventing a CPU from an input of a power source until the completion of transferring BIOS data from a hard disk to a main memory
US7254701B2 (en) * 2001-09-12 2007-08-07 Winbond Electronics Corp. Method and device for safeguarding a digital process device

Similar Documents

Publication Publication Date Title
JP2880863B2 (ja) サスペンド制御方法およびシステム
US5764968A (en) Clock supply permission/inhibition control system
US5642489A (en) Bridge between two buses of a computer system with a direct memory access controller with accessible registers to support power management
US8239667B2 (en) Switching between multiple operating systems (OSes) using sleep state management and sequestered re-baseable memory
TW455764B (en) System signalling schemes for processor and memory module
JP2835184B2 (ja) 情報処理装置、デバイス制御方法、およびicカード
US5577230A (en) Apparatus and method for computer processing using an enhanced Harvard architecture utilizing dual memory buses and the arbitration for data/instruction fetch
JPH0944418A (ja) 情報処理システム及びその制御方法
US5317707A (en) Expanded memory interface for supporting expanded, conventional or extended memory for communication between an application processor and an external processor
JP2003085041A (ja) ディスクキャッシュシステム
JPH0488432A (ja) パーソナル・コンピュータ
US6393498B1 (en) System for reducing processor workloads with memory remapping techniques
JP3544734B2 (ja) マルチパネルのパラメータ初期化時設定装置および初期化時設定方法
JPH08249270A (ja) コンピュータ用電子装置
JP3447835B2 (ja) Ramチップ識別方式
JPH05314062A (ja) 計算装置における使用のための集積ディジタル装置
JPH0887481A (ja) マルチプロセッサボードの立ち上げ方法
JPH0786846B2 (ja) アドレス範囲を拡張するための装置及び方法
JP2000047940A (ja) キャッシュ制御装置とキャッシュ制御方法
JPH0581215A (ja) 情報処理装置および情報処理システム
JPH01116726A (ja) 情報処理装置
TWM241755U (en) Small storage device with built-in BIOS
JPH02222030A (ja) パーソナルコンピュータ
JPH096492A (ja) パーソナルコンピュータシステム
JPH04157536A (ja) 電子計算装置