JPH0488752A

JPH0488752A - 画像処理装置

Info

Publication number: JPH0488752A
Application number: JP2204798A
Authority: JP
Inventors: Takashi Ishikawa; 尚石川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-07-31
Filing date: 1990-07-31
Publication date: 1992-03-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は画像を記憶するための記憶手段を有する画像処
理装置に関し、特に文字・グラフィック等の線画（以下
「テキスト」という）と、階調（ハーフトーン）を有す
る写真等の中間調画像（以下「イメージ」という）とが
混在する画像情報を記憶する画像処理装置に関するもの
である。

〔従来の技術〕

一般にテキストを記憶する場合には、斜め線等の滑らか
さ及び連続性を確保するために高分解能が要求される一
方、イメージを記憶する場合には疑似輪郭による画質劣
化を回避するために高階調性が要求される。従って、従
来はイメージ領域とテキスト領域が混在する画像を記憶
する場合には、テキストの品位、即ち斜め線の滑らかさ
や連続性等を確保するのに十分な分解能を実現し得る画
素数と、イメージの疑似輪郭による画質劣化を回避し得
る階調数とを具備するように記憶装置を構成していた。

〔発明が解決しようとしている課題〕

しかしながら、上記従来の記憶装置によれば、テキスト
及びイメージの双方の画質を高品位なものとするために
は、画素数及び階調数の双方が増加し、膨大なメモリ容
量が必要となる結果、装置（ハードウェア）の規模、及
びコストが膨大なものになるという欠点があった。特に
フルカラーの画像を記憶しようとする場合、色の三原色
である赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３プレーンが必
要となるため、メモリ容量はさらに３倍必要となる。例
えば、イメージデータのＲＧＢ各プレーンの階調数を２
５６とすると、フルカラー表示に必要な１画素あたりの
ビット数は２４となり、単色文字のみの場合（１画素あ
たりのビット数はｌ）に比べて２４倍のメモリ容量が必
要となる。

本発明は上述の点に鑑みてなされたものであり、テキス
トとイメージとが混在する画像を記憶する装置であって
、メモリ容量を増加させることな（、特に色情報を有す
るイメージ及びテキスト双方の画質を良好に保つことが
できる画像処理装置を提供することを目的とする。

〔課題を解決するための手段及び作用］上記課題を解決
するための、本発明の画像処理装置は、解像情報を記憶
するための解像メモリと、テキストデータの描画色を記
憶するための階調メモリと、イメージデータを圧縮して
記憶する複数のイメージメモリとを有し、前記イメージ
メモリに格納されたイメージデータの重複部分は、最後
に格納されたイメージデータを用いて、解像メモリに記
憶された解像情報に応じて前記テキストデータと合成す
ることを特徴とする。

〔実施例〕

く第１の実施例〉第１図は本発明の第１の実施例に係る画像処理装置の構
成を示すブロック図である。図中、１は入力端子、２は
データ識別回路、３は解像メモリ、４．５は階調メモリ
、６はイメージメモリ、７はプライオリティエンコーダ
、８．９はセレクタ、１０は出力端子である。

入力端子１にはホストコンピュータが接続されており、
上記ホストコンピュータより解像メモリ３、階調メモリ
４．５、イメージメモリ６に格納するデータが入力され
、データ識別回路２にて、該格納データに付加されてい
るヘッダ情報が解釈され、各メモリ３．４．５．６に該
当データが格納される。上記ホストコンピュータより１
ペ一ジ分のデータが転送され、プリンタエンジンが起動
されると、その同期信号（Ｈ８ＹＮＫ）に応じて各メモ
リ３．４．５．６はページの先頭画素より順にプリンタ
エンジンに同期してデータを出力し、各々セレクタ９の
制御端子及び入力端子ａ、セレクタ７の各入力端子にデ
ータを供給する。

一方、イメージメモリ６からは各イメージメモリの出力
データの有効／無効を示すイメージ領域信号がプライオ
リティエンコーダ７に入力される。プライオリティエン
コーダ７は、入力されたイメージ領域信号より、最後に
設定された領域の有効イメージデータが選択されるよう
にセレクタ７を制御する。

なお、全イメージデータが無効のときは階調メモリ５の
背景色データが選択される。従って、セレクタ９の端子
すには、有効イメージデータが存在する場合は最後に設
定された領域のイメージデータが、有効イメージデータ
が存在しない場合は背景色データが供給される。セレク
タ６は解像メモリ３の出力に従い、解像データが“１″
のときは描画色として端子ａのデータ（即ち階調メモリ
４のデータ）を選択し、解像データが“０”のときは背
景色として端子すのデータを選択して出力端子７に接続
されているプリンタエンジンへ階調データを供給する。

第２図はイメージメモリ６の具体的構成例を示すブロッ
ク図である。

図中、１１は圧縮率設定回路、１２は圧縮回路、１３は
メモリ、１４は伸長回路、１５は領域検出回路である。

信号線１００よりイメージ領域の先頭座標及び領域の幅
と高さが圧縮率設定回路１１に入力されると、圧縮率設
定回路１１は、上記領域の大きさ、即ち幅と高さより入
力イメージデータのデータ量を演算し、メモリ９の容量
との比より圧縮率を設定する。

なお、圧縮率が所定値１／ｋ以下となった時はＬ／ｋ以
上となるようにイメージ領域を分割する。一方、上記先
頭座標及び領域の幅と高さより算出した領域の終点座標
の２点の座標値を領域検出回路１５の各レジスタにセッ
トする。圧縮回路１２は圧縮率設定回路１１によって設
定された圧縮率となるように量子化条件等を制御し、圧
縮したイメージデータをメモリ１３に記憶する。圧縮回
路１２は直交交換、ベクトル量子化等の公知の圧縮符合
化回路である。

第３図は圧縮回路１２の具体的構成例を示すブロック図
である。本実施例はＩＳＯとＣＣＩＴＴの共同作業体で
あるＪＰＥＧ　（Ｊｏｉｎｔ　　Ｐｈｏｔｏｇｒａｐｈ
ｉｃＥｘｐｅｒｔ　　Ｇｒｏｕｐ）において提案されて
いるカラー静止画像符号化の国際標準代案のＢａｓｅｌ
ｉｎｅＳｙｓｔｅｍの符号化部を示している（参考文献
二安田、「カラー静止画符号化国際標準化」、画像電子
学会誌、第１８巻、第６号、ＰＰ、３９８〜４０７．１
９８７）信号線１０３より入力されたイメージ画素デー
タは数ライン分の遅延用ラインメモリによって構成され
るブロック化回路１６において８×８画素のブロック状
に切出され、離散コサイン変換（ＤＣＴ）回路１７にて
コサイン変換され、変換係数が量子化器（Ｑ）１８に供
給される。量子化器１８では、量子化テーブル１９によ
り印加される量子化ステップ情報に従って変換係数の線
形量子化を行う。量子化された変換係数のうち、ＤＣ係
数は予測符号化回路（ＤＰＣＭ）２０にて前ブロックの
ＤＣ成分との差分（予測誤差）がとられ、ハフマン符号
化回路２３に供給される。第４図は予測符号化回路２ｏ
の詳細なブロック構成図である。量子化器１８より量子
化されたＤＣ係数は遅延回路３ｏ及び減算器３１に印加
される。遅延回路３０は、離散コサイン変換回路が１ブ
ロック即ち、８×８画素分の演算に必要な時間分だけ遅
延させる回路で、従って遅延回路３０からは前ブロック
のＤＣ係数が減算器３１に供給される。

よって減算器３１の出力には、前ブロックとのＤＣ係数
の差分（予測誤差）が出力されることになる。

（本予測符号化では予測値として前ブロツク値を用いて
いるため、予測器は前述のごとく遅延回路にて構成され
る。）ハフマン符号化回路２１は、予測符号化回路２０より供
給された予測誤差信号をＤＣハフマン・コード・デープ
ル２４に従って可変長符号化し、多重化回路２９にＤＣ
ハフマン◆コードを供給する。

一方、量子化回路器１８にて量子化されたＡＣ係数（Ｄ
Ｃ係数以外の係数）はスキャン変換回路２１にて第５図
（ａ）に示すように低次の係数より順にジグザグ・スキ
ャンされ、有意係数検出回路２２に供給される。有意係
数検出回路２２では量子化されたＡＣ係数が“０”かど
うか判定し、“０”の場合はラン長カウンタ２５にカウ
ントアツプ信号を供給し、カウンタの値を＋１増加させ
る。一方、“０″以外の係数の場合は、リセット信号を
ラン長カウンタに供給し、カウンタの値をリセットする
と共に係数をグループ化回路２６にて第５図（ｂ）に示
されるようにグループ番号５ｓｓｓと付加ビットに分割
し、グループ番号５ｓｓｓをハフマン符号化回路２８に
、付加ビットを多重化回路２９に各々供給する。

ラン長カウタ２５は“０″のラン長をカウントする回路
で“０”以外の有意係数間の“０”の数ＮＮＮＮをハフ
マン符号化回路２８に供給する。ハフマン符号化回路２
８は供給された“０”のラン長ＮＮＮＮと有意係数のグ
ループ番号５ｓｓｓをＡＣハフマン・コード・テーブル
２７に従って可変長符号化し、多重化回路２９にＡＣハ
フマン拳コードを供給する。

多重化回路２９では１ブロツク（８×８の入力画素）分
のＤＣハフマン中コード、ＡＣハフマン拳コード及び付
加ビットを多重化し、信号線１０４より圧縮された画像
データが出力される。

従って信号線１０４より出力される圧縮データをメモリ
に記憶し、読出し時に逆操作によって伸長することによ
り、メモリ容量の削減が可能である。

伸張回路１４は、イメージ領域検出回路１５より供給さ
れる信号が有効（イメージ領域画素）となった時のみ上
記の逆操作により圧縮データを伸張し、イメージデータ
を信号線ｌｏｔより出力する。

なお、圧縮率設定回路１１より供給される圧縮率に従い
、量子化テーブル１９の値が制御される。

第６図は階調メモリ４（５）の具体的な構成例を示すブ
ロック図である。図中、３２．３４はセレクタ、３３は
レジスタ群、３５は領域判定回路である。

信号線１０８より入力された階調データはセレクタ３２
によってレジスタ３３−２より順次格納される。

なお、レジスタ３３−１にはデフォルトの階調データ（
例えば階調メモリ４では黒、階調メモリ５では白）が設
定されている。領域判定回路３５は信号線１０５、　１
０６より入力される解像メモリ３の出力データの座標値
より、各レジスタに格納されている階調データが有効と
なる範囲を判定し、セレクタ３４を制御し、信号線１０
９より有効階調データを出力する。

第７図は領域判定回路３５の具体的な構成例を示すブロ
ック図である。図中、３６は領域検出回路、３４はプラ
イオリティ・エンコーダ、３８．３９．４０゜４１はレ
ジスタ、４２．４３は比較回路、４４はＡＮＤ回路であ
る。

本実施例では、各階調レジスタ３３−２〜３３−ｎの有
効領域を第８図に示すような長方形に限定し、最初に走
査される点（Ｘｏ、ｙｏ）（第８図中、長方形の左上角
部、以下「始点」と称する）及び最後に走査される点（
ｘ＋、ｙ＋）（図中、長方形の右下角部、以下「終点」
と称する）の２点にて設定する。なお、図中Ｘ軸方向を
プリンタの主走査方向、ｙ軸方向を副走査方向とする。

データ識別回路２より識別された上記始点及び終点の座
標値（ｘ。

ｙｏ）＋　　（Ｘｌ＋　３１’ｌ）は第６図の階調レジ
スタ３３に対応する領域検出回路３５の各々レジスタ３
８゜３９．４０．４１に格納される。

一方、プリントアウト時には、信号線１０５．　１０６
より、解像メモリ３より読出されている画素データの各
座標値が入力される。第１の比較回路４２は、上記解像
メモリ３のＸ座標値Ｘと、始点及び終点のＸ座標値ＸＯ
＋　　Ｘｌとを比較し、ｘ□≦Ｘ≦Ｘ１のとき“１”を
、ｘくＸ。またはｘ＞ｘ　１のとき“０”をＡＮＤ回路
４１に入力する。同様に第２の比較回路４３は、３’ｏ
≦ｙ≦ｙ１のとき“ビを、ｙ＜ｙ　。

またはｙ＞ｙｌのとき“０”をＡＮＤ回路４４に入力す
る。従ってＡＮＤ回路４４からは、（ｉ）　Ｘ　ｏ≦Ｘ
≦Ｘ、かつｙ。≦ｙ≦ｙ１のとき“ビ、（ｉｔ）（ｉ）
以外のとき“０”が出力され、領域検出が可能となる。

各領域検出回路３６−２〜３６−ｎにて検出された結果
は、第８図の斜線部に示すような重複部分の優先判定を
行うため、プライオリティエンコーダ３７にて、検出さ
れた領域の内、最後に設定された領域の番号がエンコー
ドされて信号線１０７より出力される。即ち、重複部分
では後から設定された領域が有効と判定される。なお、
各領域判定結果が全て“０”となった場合は、プライオ
リティエンコーダは“０”を出力し、第６図の階調レジ
スタ３３−１の階調データ（即ちデフォルト値）を選択
するようにセレクタ３４を制御する。

なお、第２図のイメージ領域検出回路１５は、第７図の
領域検出回路３６と同様の回路にて構成される。

第１図（ｂ）は、第１図（ａ）の画像記憶部を含む、画
像処理装置の全体構成を示す図である。

第１図（ｂ）において、２００はホストコンピュータと
接続された画像入力部であるが、ＣＣＤセンサーを含む
イメージスキャナ等の画像読取装置や、Ｓｖ左カメラビ
デオカメラ等の外部機器のインターフェース等であって
もよい。後者の場合には、データ識別回路５０において
上記データの識別を行うようにする。２００から入力さ
れた画像データは第１図（ａ）に示される画像記憶部２
０１の入力端子１に供給される。２０２はオペレータが
画像データの出力光の指定などを行う操作部、２０３は
出力制御部であり、画像データの出力光の選択、プリン
タエンジンのＨＳＹＮＯなどのメモリ読出しの同期信号
の出力などを行う。同期信号は第１図（ａ）の識別回路
５０及び各メモリに供給され、データの転送、メモリか
らの読み出し等の制御信号として用いられる。２０４は
デイスプレィ等の画像表示部、２０５は公衆回線やロー
カルエリアネットワークを介して画像データの通信を行
う送信部、２０６は例えば感光体上にレーザービームを
照射を潜像して形成し、これを可視画像化するレーザー
ビームプリンタなどの画像出力部である。なお、画像出
力部２０６は、インクジェットプリンタや熱転写プリン
タ、ドツトプリンタ等であってもよい。

以上の様に、本発明の本実施例は画素間の相関及び視覚
特性を利用してイメージデータ等の連続階調データを圧
縮して記憶するイメージメモリ、特定領域毎にテキスト
色（描画色）あるいは背景色を記憶する階調メモリ、画
素データのドツト解像度を保存する解像メモリを設け、
該解像メモリの出力信号に従って上記イメージメモリと
階調メモリの出力データを切換えることにより、テキス
ト及びイメージ双方の画質を良好に保ったまま、メモリ
容量の削減を図ったものである。

また、複数のイメージメモリを設け、イメージデータの
合成を可能とすることにより、ホストコンピュータから
のイメージデータの転送効率を向上させ、データ転送時
間の削減を図っている。

〈第２に実施例〉第９図は本発明の第２の実施例に係る画像処理装置の構
成を示すブロック図である。図中、第１図及び第２図と
同様の機能を果たす構成要素には同一の符号を付し、以
下の第１の実施例と異なる点についてのみ説明する。

図中４５．４６はセレクタである。

ホストコンピュータより転送されるイメージデータは、
各イメージ領域毎に送られて（るため、圧縮回路１２は
各イメージメモリにて共用可能である。

一方、本実施例ではイメージ領域の重複も許されている
ため、伸長回路１４の共用は不可である（ただし、重複
がない場合は共用可能）。

データ識別回路２より識別されたイメージデータは、圧
縮率設定回路にてヘッダ情報が解釈され、圧縮率及びイ
メージ領域の始点と終点の座標が演算され、各々圧縮回
路１２、セレクタ４６に供給される。圧縮回路１２は設
定された圧縮率に従ってイメージデータを圧縮し、セレ
クタ４５を経て、各イメージ領域毎に圧縮データをメモ
リ１３−１から順に格納する。同様に各イメージ領域の
始点と終点の座標もセレクタ４６を経て、領域検出回路
１５−１から順に各レジスタに格納される。以降は第１
の実施例と同様であるため、説明は省略する。

圧縮回路１２及び圧縮率設定回路１１を各イメージメモ
リにて共用することによりハード量が削減される。

〈第３の実施例〉第１０図は本発明の第３の実施例に係る画像処理装置の
構成を示すブロック図である。図中、第１図及び第２図
と同様の機能を果たす構成要素には同一の符号を付し、
以下、第１の実施例と異なる点についてのみ説明する。

図中、４７．４８．４９．５０．５１．５２はセレクタ
、５３は圧縮率設定回路である。

本実施例においては、ホストコンピュータよりイメージ
データが転送される度に、メモリに記憶されている圧縮
データを伸長し、入力イメージデータと合成した後、圧
縮して別のメモリに格納する構成となっている。本構成
により、圧縮回路１２及び伸長回路１３、圧縮率設定回
路５３は全て１系統、また、メモリ１３、イメージ領域
検出回路１３は２系統のみで良く、ハード量が大幅に削
減される。

以下、イメージデータの合成方法について説明する。

初期状態ではセレクタ４７は端子ａを、セレクタ４８〜
５２は各々端子ｄを選択している。従って最初のイメー
ジ領域データは圧縮されてメモリ１３−１に、イメージ
領域の始点と終点の座標が領域検出回路１５−１に各々
格納される。最初のイメージ領域データの格納が終了す
ると、セレクタ４８〜５２は各々端子ｅを選択するよう
に制御される。

次に、２番目のイメージ領域データがデータ識別回路２
より供給されると、圧縮率設定回路５３は、セレクタ５
１より供給される領域検出回路１５−１の始点座標（ｘ
ｅ、　ｙｓ）、終点座標（ｘｅ、　ｙｅ）と、データ識
別回路２より供給されるヘッダ情報より算出した２番目
のイメージ領域の始点座標（ｘｏ、ｙｏ）、終点座標（
ｘｌ、ｙ＋）から、合成した領域の始点座標（ｘ　　ｓ
、　ｙ　　ｓ）、終点座標（Ｘｅ、　ｙ　　Ｊを下記演
算により求め、領域検出回路１５−２に格納する。

次に、求めた合成領域の始点及び終点の座標より、目標
圧縮率を求め、圧縮回路１２に設定し、上記始点座標の
画素から終点座標の画素までセレクタ４７により合成す
る。セレクタ４７の制御端子にはセレクタ５２で選択さ
れた２番目のイメージ領域検出信号が供給されており、
合成画素が２番目のイメージ領域内のときは端子ａ（即
ち２番目のイメージデータ）を選択し、上記以外では端
子ｂ（即ち伸長回路１４の出力イメージデータ）を選択
して合成を行う。合成されたイメージデータは圧縮回路
１２で圧縮されてセレクタ４８を経てメモリ１３−２に
格納される。なお、伸長回路１４はセレクタ５１より供
給される領域検出信号が有効を示すときには伸長したイ
メージデータを、無効を示すときには空白（白）データ
を出力する。上記操作により、合成領域の終点座標まで
合成が行われ、圧縮データがメモリ１３−２に格納され
ると、セレクタ４８〜５２は反転して端子ｄを選択して
次にイメージ領域の合成の待機状態となる。

以上の操作の繰返しにより、１ペ一ジ分のイメージデー
タがメモリ１３に格納され、プリンタエンジンが起動さ
れると、最後に格納された圧縮イメージデータが伸長回
路１４に供給され、プリンタエンジンに同期したイメー
ジデータがセレクタ５３の端子すに供給される。以降は
第１の実施例と同様となるため説明は省略する。

なお、第１〜第３の実施例ではテキストデータの階調情
報（描画色）を階調メモリ４に記憶していたが、イメー
ジメモリに記憶する構成としても良い。

この場合、階調メモリ４に背景色を格納し、階調メモリ
５が不要となる。

〔発明の効果〕

以上説明したように本発明の画像記憶装置によれば、テ
キストイメージの混在した画像を少ないメモリ容量で、
テキスト、イメージ共に良好な画像を記憶することがで
きた。

また、イメージデータの合成が可能となったため、イメ
ージデータの転送時間が短縮されるとともに多彩な出力
画像が容易に得られるようになる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の画像処理装置の構成を
示すブロック図、第２図はイメージメモリの具体的構成例を示す図、第３
図は圧縮回路の具体的構成例を示す図、第４図は予測符
合化回路（ＤＰＣＭ）の具体的構成例を示す図、第５図はＤＣＴのスキャン順序を示す図、第６図は階調
メモリの具体的構成例を示す図、第７図は領域判定回路
の具体的構成例を示す図、第８図はページ上の階調メモ
リの有効領域を示す図、第９図は本発明の第２の実施例の構成を示すブロック図
、第１Ｏ図は本発明の第３の実施例の構成を示すブロック
図である。２・・・データ識別回路３・・・解像メモリ４．５・・・階調メモリ６・・・イメージメモリ７・・・プライオリティエンコーダ８．９．４５．４６．４７．４８．４９．５０．５１．
１２・・・セレクタ１１．５３・・・圧縮率設定回路１２・・・圧縮回路１３・・・メモリ１４・・・伸長回路１５・・・イメージ領域検出回路である。第１ス（（１）第４図第５■（σ）第５図（し）ＡＣＣ数本ｓｓｓ第６図Ｌ−一−−−−−−−−−−〜−− −−−−」

Claims

【特許請求の範囲】

（１）解像情報を記憶するための解像メモリと、テキス
トデータの描画色を記憶するための階調メモリと、イメ
ージデータを圧縮して記憶する複数のイメージメモリと
を有し、前記イメージメモリに格納されたイメージデー
タの重複部分は、最後に格納されたイメージデータを用
いて、解像メモリに記憶された解像情報に応じて前記テ
キストデータと合成することを特徴とする画像処理装置
。
（２）前記イメージデータの圧縮手段を前記複数のイメ
ージメモリで共用することを特徴とする請求項第１項記
載の画像処理装置。
（３）圧縮率が所定値１／ｋ以下となった時には、圧縮
率が１／ｋ以上となるようにイメージ領域を分割して複
数のメモリに記憶することを特徴とする請求項第１項記
載の画像処理装置。
（４）圧縮したイメージを格納するための少くとも２つ
のメモリと少くとも２つのイメージ領域検出回路、１つ
の圧縮回路と１つの伸長回路を有し、１方のメモリに格
納されたデータを上記伸長回路にて復元し、復元したイ
メージデータとホストコンピュータより入力されたイメ
ージデータを合成した後、上記圧縮回路にて圧縮して他
方のメモリに格納することを特徴とする請求項第１項記
載の画像処理装置。