JPH0490016A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数個のモジュールがバスクロックに同期する
同期型共通バスにより接続されている場合に共通バスの
耐故障性を向上させたデータ処理装置に関する。

〔従来の技術〕

第１０図はＵインテル？１ｔｌＬＴＩＢＬＩＳ　ＩＩバ
バスアーキテクチャ使用説明書」　（インテルジャパン
株式会社発行）に開示されている従来の同期型共通バス
を有するデータ処理装置の構成を示すブロック図である
。

第１０図において、参照符号１１はクロックマスクモジ
ュールであり、共通バス１０のバスクロック信号１１５
にバスクロックを出力するバスクロック発生回路１１０
を有する。

参照符号１２．１３・・・Ｉｎはデータ処理装置内に備
えられている通常のモジュール、即ちバスクロック発生
回路１１０を有していないモジュールをそれぞれ示して
いる。

なお、共通バス１０は上述のバスクロック信号線１５と
その他の種々の信号線群１６とで構成されている。

この従来例では、バスクロックはクロックマスタモジュ
ール１１のバスクロック発生回路１１０にて発生され、
他の全てのモジュール１２．１３・・・Ｉｎにバスクロ
ック信号線１５を介して供給されている。

〔発明が解決しようとする課題〕

このような従来の構成のデータ処理装置では、バスクロ
ックは共通バスに接続されている多数のモジュール１１
．１２・・・Ｉｎの内のクロックマスタモジュール１１
のみで発生されて他の各モジュール１２Ｉ３・・・１ｎ
に供給されているので、クロックマスクモジュール１１
が故障した場合、あるいはバスクロック信号線１５が切
断された場合には、バスクロックの供給が完全に断たれ
てしまい、装置全体のｌ！能が停止する。従って、耐故
障性能という面からは重大な弱点がある。

本発明はこのような事情に鑑みてなされたものであり、
バスクロックを発生しているモジュールに故障が発生し
た場合、あるいはバスクロックの伝播経路が切断された
ような場合においても、バスクロックの供給を可能とし
て耐故障性能を向上させたデータ処理装置の提供を目的
とする。

〔課題を解決するための手段〕

本発明のデータ処理装置は、その第１の発明では、共通
バスに接続された各モジュールそれぞれに予めバスクロ
ックの供給源となるべき順位を付与しておき、バスクロ
ックが停止した場合にそれを検出する手段と、バスクロ
ックの停止を検出した場合に自身の順位を共通バスへ出
力する手段と、各モジュールが共通バスへ出力している
順位を入力して最上位の順位を検出する手段と、検出さ
れた最上位の順位と自身に設定されている順位とを比較
する手段と、クロックの発振回路と、自身に設定されて
いる順位が最上位であると判定された場合にクロックの
発振回路を共通バスと接続して他モジュールにバスクロ
ックとして供給するための回路とを複数のモジュールに
備えている。

また第２の発明では、共通バスが切断されたためにバス
クロックの供給が停止された場合に上述同様に動作し、
その後共通バスが接続された場合にはバスクロックの供
給を停止させる手段を複数のモジュールに備えている。

更に第３の発明では、自身がバスクロックを供給してい
る場合に、共通バス上のバスクロックの位相と自身が発
振しているクロックの位相とを比較する手段と、両者間
に所定幅以上の位相差がある場合にバスクロックの供給
を停止する手段を各モジュールに備えている。

〔作用〕

本発明のデータ処理装置の第１の発明では、共通バスに
接続されている複数のモジュールに対してバスクロック
を供給しているモジュールが故障したような場合に、他
のモジュールの内の最上位の順位が設定されているモジ
ュールが直ちにバスクロックの供給を開始するので、装
置全体が停止することはない。

また第２の発明では、バスクロックの供給が共通バスの
切断、′より停止した場合にそれまでにバスクロックを
供給していたモジュールと分離されたモジュール群内で
新たにバスクロックを供給するモジュールが出来るが、
その後に共通バスが再接続された場合には後からバスク
ロックの供給源となったモジュールによるバスクロック
の供給が停止される。

更に第３の発明では、バスタロフタの供給が二つ以上の
モジュールから同時に行われるような事態が発生した場
合に、バスクロックを供給しているモジエールが共通バ
ス上に出力されているバスクロックと自身が発生してい
るクロックとの位相差を検出することによりその状態を
検出し、バスクロックの供給を停止する。

（以　下　余　白） 〔実施例〕 以下、本発明をその実施例を示す図面を参照して詳述す
る。

第１図は本発明に係るデータ処理装置の第１の発明の一
実施例の構成例を示すブロック図である。

第１図において、参照符号２１．２２．２３・・・２ｎ
はモジ７ユールであり、いずれも共通バス１０をアクセ
スする機能とバスクロックを供給し得る機能とを有する
。

１５はバスクロック信号線であり、各モジュール２１、
２２．２３・・・２０間でバスクロックを供給する。

１６は信号線群であり、データ線及びその他の各種信号
線を含んでいる。

１７はパスタロック出力権要求信号線であり、各モジュ
ール２１．２２．２３・・・２ｎ間でバスクロック出力
権を要求する信号が伝播される。

これらのバスクロック信号線１５．信号線群１６バスク
ロソク出力権要求信号！１７等にて共通バスｌＯが構成
されている。共通バス１０は全てのモジュール２１．２
２．２３．２４に接続されている。

第２図は各モジュール２１．２２．２３・・・２ｎに備
えられているバスクロックの供給源を切換えるための回
路構成、即ちバスクロック切換え回路２１０の構成例を
示すブロック図である。

第２図において、参照符号３０はバスクロック停止検出
回路であり、バスクロック信号線１５に接続された単安
定マルチバイブレークまたはカウンタ等にて構成されて
いる。このバスクロック停止検出回路３０は、バスクロ
ック信号ｖＡ１５がバスクロックを供給しているか否か
を監視しており、バスクロックの供給が停止した場合に
それを検出し、デコード回路３２及びクロックマスタ信
号生成回路３６へ出力しているバスクロック停止信号Ｓ
１を有意にする。

参照符号３１は要求レベル設定回路である。各モジュー
ル２１．２２．２３・・・２ｎそれぞれにはパスクロフ
タ出力権の要求レベル、即ちそれぞれのモジュール２１
　２２．２３・・・２ｎがバスクロックの供給源になり
得る順位がそれぞれ異なる値（たとえばモノｊＬ−ル２
１２２．２３・・・２ｎの順に第１．第２・・・第ｎ位
）にて予め設定されており、その値が順位保持手段とし
てのこの要求レベル設定回路３１に設定されて保持され
ている。要求レベル設定回路３１に設定されている要求
レベル設定値はデコード回路３２及び比較回路３５に出
力されている。

参照符号３２はデコード回路であり、要求レベル設定回
路３１が出力する要求レベル設定値を表す信号をデコー
ドする。このデコード回路３２により要求レベル設定値
を表す信号がデコードされた結果、デコード回路３２の
複数の出力信号ＷＡ３２ａ、　３２ｂ、　３２ｃ・・・
３２ｎの内の１本のみが有意となる。なお、このデコー
ド回路３２のデコード結果は、バスクロック停止検出回
路３０から与えられているバスクロック停止信号Ｓ１が
有意である場合にのみドライバ回路３３へ出力される。

換言すれば、デコード回路３２は要求レベルの出力手段
、即ち順位出力手段として機能する。

ドライバ回路３３は複数のドライバ３３ａ、　３３ｂ、
　３３ｃ・・・３３ｒ＋にて構成されており、デコード
回路３２の対応する出力信号線３２ａ、　３２ｂ、　３
２ｃ・・・３２ｎによりそれぞれが開閉制御される。具
体的には、ドライバ回路３３の各ドライバ３３ａ、　３
３ｂ、　３３ｃｍ３３ｎはそれぞれが接続されているデ
コード回路３２の出力信号線３２ａ、　３２ｂ、　３２
ｃｍ３２ｎが有意（第２図の構成例ではローレベル）で
ある場合にのみローレベルの信号をバスクロック出力権
要求信号線１７の対応する信号Ｗ１１７ａ、　１７ｂ、
　１７ｃ　−１７ｎ　ヘ出力する。

参照符号３４はプライオリティエンコーダであり、バス
クロック出力権要求信号ｗＡ１７の各信号線１７ａ１７
ｂ、　１７ｃ・・・１７ｎからパスタロック出力権要求
信号を入力してその値をエンコードして比較回路３５へ
出力する。この場合のプライオリティエンコーダ３４の
出力信号はバスクロック出力権を要求している最も上位
の要求レベル値になるように信号ｖＡ３２ａ３２ｂ、　
３２ｃ・・・３２ｎによるデコード及びプライオリティ
エンコータ３４によるエンコードのロジックが定められ
ている。換言すれば、プライオリティエンコーダ３４は
他のモジュールが出力している要求レベルの入力手段、
即ち順位入力手段として機能する。

参照符号３５は比較回路であり、プライオリティエンコ
ーダ３４の出力と前述の要求レベル設定回路３１の出力
とを比較し、要求レベル設定回路３１に設定されている
要求レベルの設定値がプライオリティエンコーダ３４の
出力と一致する場合にクロックマスタ信号生成回路３６
への出力信号Ｓ２を有意にする。

クロックマスタ信号生成回路３６は、比較回路３５から
与えられている信号５２が所定時間に亙って有意な状態
を維持した場合に自モジュールがパスクロツタ出力権を
得たとしてその出力信号Ｓ３を有意にする。このクロッ
クマスタ信号生成回路３６の出力信号であるクロックマ
スタ信号Ｓ３はドライバ３８に与えられている。

第３図はクロックマスタ信号生成回路３６の内部構成例
を示すブロック図である。

第３図において、参照符号３６０はカウンタ、同３６１
　はＴ−フリップフロップである。カウンタ３６０は端
子Ｔに入力されている内部クロックを計数してその計数
値が所定値に達すると端子ＱからＴ−フリップフロップ
３６１の端子Ｔへ入力している信号を有意にする。また
カウンタ３６０の負論理のリセット端子Ｒにはバスクロ
ック停止時にハイレベルになるバスクロック停止信号Ｓ
１と自モジュールがバスクロックの出力権を得た場合に
Ａイレベルになる出力信号Ｓ２とがＡＮＤゲート３６２
を介して入力されている。従って、カウンタ３６０の端
子Ｑから出力されてＴ−フリップフロップ３６１の端子
Ｔに入力される信号は、バスクロックの供給が停止し且
つ自モジュールがバスクロックの供給権を獲得した場合
にのみ、所定時間後に有意になる。

Ｔ−フリップフロップ３６１　は上述のようにして自身
の端子Ｔにカウンタ３６０の端子Ｑから与えられている
信号が有意になった場合にその出力端子からの出力信号
であるクロックマスタ信号Ｓ３を有意にする。

なお、Ｔ−フリップフロップ３６１の負論理のリセット
端子ＲにはＮＯＲゲート３６３を介してイニシャルリセ
ント信号ＩＲ，後述するバス接続信号Ｓ４及びバスクロ
ック異常信号Ｓ５が入力されている。これらの信号［Ｒ
，Ｓ４及びＳ５はいずれもハイレベル有意であり、有意
になった場合にＴ−フリップフロップ３６１の端子Ｊか
らの出力信号であるクロックマスク信号Ｓ３を停止さて
てそのモジュールからのバスクロックの供給を停止させ
る。

参照符号３７は発振回路であり、バスクロックと同一の
発振周波数にてクロックを発振し、ドライバ３８へ出力
している。

ドライバ３８はクロックマスク信号生成回路３６の出力
信号Ｓ３が存意である場合にのみ、発振回路３７が発振
しているクロック信号をバスクロック信号線１５へ出力
する。

次に、上述のように構成された本発明のデータ処理装置
の動作について説明する。

いまたとえば第１図において、バスクロック出力権の設
定順位が第１位であるモジュール２１がバスクロックの
供給源になっているとする。そして、このモジュール２
１になんらかの故障が発生して他の各モジュール２２．
２３・・・２ｎへのバスクロックの供給が停止されたと
する。

モジュール２１からのバスクロックの供給が停止すると
、モジュール２１以外の他の各モジュール２２２３・・
・２ｎにおいては、それぞれのバスクロック停止検出回
路３０が所定時間経過後にバスクロックの供給停止を検
出してバスクロック停止信号Ｓ１を有意にする。これに
より、各モジュール２２．２３・・・２ｎでは、それぞ
れの要求レベル設定回路３１に予め設定されている要求
レベル値の信号をそれぞれのデコード回路３２でデコー
ドする。この結果、各モジュール２２．２３・・・２ｎ
のデコード回路３２の出力信号線３２ａ３２ｂ、　３２
ｃ・・・３２ｎはその内のそれぞれ異なる１本のみが有
意（第２図の例ではローレベル）になり、ドライバ回路
３３の対応するドライバ３３ａ（又は３３ｂ３３ｃ・・
・３２ｎ）が有意になる。これにより、それぞれに対応
するバスクロック出力権要求信号線１７ａ、１７ｂ１７
ｃ・・・１７ｎの内の１本が有意になるので、各モジュ
ール２２．２３・・・２ｎに予め設定されている要求レ
ベル値に相当するバスクロック出力権要求信号線１７ｂ
。

１７ｃ・・・１７ｎは全て有意になる。

パスクロフタ出力権要求信号線１７のパスタロッり出力
積要求信号は各モジュール２２．２３・・・２ｎのプラ
イオリティエンコーダ３４に入力されてエンコードされ
る。それぞれのモジュール２２．２３・・・２ｎのプラ
イオリティエンコーダ３４は、その時点でバスクロック
出力が要求されているレベルの内の最上位のレベル（こ
の場合は第２位）を比較回路３５へ出力する。

各モジュール２２．２３・・・２ｎの比較回路３５はプ
ライオリティエンコーダ３４から与えられるレベル値と
要求レベル設定回路３１に設定されれているレベル値と
を比較し、両者が一致していればクロックマスタ信号生
成回路３６への出力信号Ｓ２を有意にする。

この場合はモジュール２２の出力信号Ｓ２が有意になる
。

比較回路３５での比較結果が一致したモジュール２２で
は、バスクロック停止検出回路３０から出力されるバス
クロック停止信号Ｓ１及び比較図ｌＲ３５から出力され
る出力信号Ｓ２が共に有意になるので、カウンタ３６０
により所定時間遅延した時点からＴ−フリップフロップ
３６１はその状態を保持し、その出力端子からの出力信
号であるクロンクマスタ信号Ｓ３を有意にする。これに
より、発振回路３７が発振しているクロックがドライバ
３８を経由してバスクロ・７り信号線１５へ出力される
。

以上により、バスクロックの供給源は、それまでのモジ
ュール２１から他のモジュール２２．２３・・・２ｎの
内の最も高い要求レベルが予め設定されているモジュー
ル２２に自動的に切換えられる。新たにバスクロック供
給源となったモジュール２２は、その内部に故障が発生
したりあるいは電源が遮断されたりしない限り、バスク
ロックの供給源として爾後機能し続ける。

この後、モジュール２２からのバスクロックの供給が遮
断された場合には、同様の動作の結果、次の１１１位が
設定されているモジュール２３がバスクロックを供給す
るようになる。

なお、上述の如き第２図に示された実施例ではバスクロ
ック出力権要求信号線１７はローレベル有意としている
が、ハイレベル有意とする構成を採ることも勿論可能で
ある。またバスクロック出力権要求信号＆１１１７の各
信号線１７ａ、　１７ｂ、　１７ｃ　−１７ｎの内の１
本をドライブするモジュールはバス上では１個になるよ
うにデコード回路３２でデコードしているが、ドライバ
回路３３の各ドライバ３３ａ、　３３ｂ３３ｃ・・・３
３ｎにオーブンコレクタのドライバを使用し、バスクロ
ック出力権要求信号！１７の各信号線１７ａ、１７ｂ、
　１７ｃ・・・１７ｎをローレベル有意にすれば、要求
レベル値をデコードすることなくそのまま出力すること
も可能である。

このような構成を採る場合には、バスクロックの出力を
要求しているレベルの内の最上位のレベル値をバスクロ
ック出力権要求信号ｖＡ１７の各信号線１７ａ、　１７
ｂ、　１７ｃｍ１７ｎ自身が示すので、プライオリティ
エンコーダ３４も不要になると共に、バスクロック出力
権要求信号線１７の本数をも削減することが出来る。

第４図は本発明の第１の発明の第２の実施例の要部の構
成を示す回路図である。この第２の実施例では、パスク
ロツタ出力増要求信号線１７を省略し得る回路構成を採
っている。

第４図において、参照符号４５は共通バス１０の信号線
群１６のデータバス線をドライブするドライバである。

このドライバ４５へのデータ入力は２入力のＮＯＲゲー
ト８１の出力が、出力制御入力には２入力のＮｏｔ？ゲ
ート８３の出力がそれぞれ与えられている。

ＮＯＲゲート８１の一方の入力にはバスクロック停止信
号Ｓ１が信号線４Ｉを介して、他方の入力には２入力の
ＡＮＤゲート８２の出力がそれぞれ与えられている。

ＡＮＤゲート８２の一方の入力にはバスクロック停止信
号ＳＬの反転信号が、他方の入力には信号線４２を介し
て通常のデータ出力信号がそれぞれ与えられている。

ＮＯＲゲート８３の一方の入力は負論理であり、第２図
に示されているデコード回路３２の信号ｍ　３２　ａ　
。

３２ｂ、　３２ｃ・・・３２ｎの内の自モジュールのバ
スクロック出力権が要求レベルと一致した場合に有意に
なる信号が信号線４３を介して与えられている。またＮ
０ＩＩゲート８３の他方の入力には２入力のＡＮＤゲー
ト８４の出力がそれぞれ与えられている。

ＡＮＤゲート８４の一方の入力にはバスクロック停止信
号Ｓ１の反転信号が、他方の入力にはバスアクセスの出
力動作を行わせる際に有意になる出力イネーブル信号が
出力イネーブル信号線４４を介してそれぞれ与えられて
いる。

参照符号４６は共通バス１０のデータバス線１６のレシ
ーバである。レシーバ４６の出力信号は、信号線４７を
介して第２図に示したプライオリティエンコーダ３４に
与えられると共に、信号線４８を介して通常のデータ入
力信号としても入力される。

次に第４図に示すような回路構成の本発明の第２の実施
例の動作について説明する。

バスクロックが正常である場合には、ドライバ４５のデ
ータ入力には通常のデータバス出力信号が信号線４２か
らＡＮＤゲート８２及びＮＯＲゲート８１を介して与え
られ、ドライバ４５の出力制御線には出力イネーブル信
号１４４を介して出力イネーブル信号４３が与えられる
。

一方、バスクロックが停止した場合には、ドライバ４５
のデータ入力にはバスクロック停止信号Ｓ１（ハイレベ
ル有意）がＮＯＲゲート８１を介して与えられ、ドライ
バ４５の出力制御線にはバスクロック停止時には第２図
におけるデコード回路３２の出力信号が信号線４３を介
して与えられる。

マタ、共通バス１０のデータバス線１６のレシーバ４６
の出力信号が信号″４ｇ４８を介して通常のデータ入力
信号として入力されると共に、信号線４７を介して第２
図におけるプライオリティエンコーダ３４に入力される
ように構成されている。このため、共通バス１０のデー
タバス信号線１６はバスクロックが正常である場合には
通常のデータの通信線として機能し、バスクロック停止
時にはバスクロック出力項の要求信号線（１７）として
機能する。

このように、バスクロック出力項の要求信号線（１７）
をデータバス線（１６）に多重すれば、共通バス１０の
信号本数を増加させることなく、バスクロ。

りの供給源の自動切換えが可能になる。

なおここでは、パスクロツタ出力項の要求信号線（１７
）をデータバス線（１６）に多重する構成に付いて説明
したが、共通バス１０のアドレス線、制御線等に多重し
ても同様の効果が発揮される。また、それらの信号線の
ドライバがオープンコレクタにて構成されている場合に
は、前述のようにバスクロック出力項の要求レベルをそ
のまま多重化することも可能である。

次に、本発明のデータ処理装置の第２の発明について説
明する。この第２の発明では、共通バス１０がケーブル
等にて構成されており、モジュールの増設あるいは事故
等で共通バス１０が分断される可能性がある場合を考慮
している。

第５図は本発明のデータ処理装置の第２の発明の詳細な
説明するためのシステム構成を示すブロック図である。

第５図において、参照符号２Ｌ　２２．２３・・・２ｎ
は前述のバスクロック発生回路１１０を有しているモジ
ュール、６Ｌ　６２．６３・・・６ｎ−１はそれぞれ隣
接するモジュール、たとえば２１と２２．２２と２３等
の間で共通バス信号を伝播させるためのケーブルである
。

いまたとえば、モジュール２１がバスクロック供給源で
あり、第５図の“Ｐ”点においてケーブルの分断事故が
発生したとすると、それまでバスクロック供給源であっ
たモジュール２１とは切離された複数のモジュール２３
・・・２ｎにて構成されるモジュール群において前述の
第１の発明の如（にして一つのモジュール（たとえばモ
ジュール２３）がバスクロック供給源として機能するよ
うに自動的に切換えられる。この結果１．第５閏に示す
如く、“Ａ”とＢ“との二つのモジュール群双方におい
てそれぞれモジュール２１と２３とがバスクロック供給
源になる。その後、第５図の“Ｐ″点において再度ケー
ブルが接続されると、モジュール２１．２２．２３・・
・２ｎ（７）内で二つのモジュール２１と２３とがバス
クロンク源として存続することになるので、システム全
体としては２系統のバスクロックが供給されることにな
る。

このような問題点の発生を回避する必要性から、第６図
に示す本発明の第２の発明の構成を採ることによる対策
が考えられる。

第６図において、参照符号６０は共通バスの一端におい
て接地レベルに固定されたバス接続認識信号線であり、
１５は共通バスのバスクロック信号線、１６はその他の
共通バスの信号線である。そして、バス接続認識信号線
６０、バスクロック信号線１５及び共通バス１６は実際
には第５図に示されているようにケーブル６１にて各モ
ジエール２１２２．２３・・・２ｎと接続されている。

更に、各モジュール２１．２２．２３・・・２ｎはバス
接続認識信号ｖＡ６０と各バス接続認識回路８１．８２
．８３・・・８ｎを介してそれぞれ接続されている。な
お、各モジュール２１．２２．２３・・・２ｎのバス接
続認識信号線６０に対する接続順は、バス接続認識信号
線６０の接地端側からモジュール２１．２２．２３・・
・２ｎの順であり、且つそれぞれのモジュール２１．２
２．２３・・・２ｎに設定されているパスクロンク出力
権の要求レベルは上位側からモジュール２１．２２．２
３・・・２ｎの順である。

第７図は各バス接続認識回路８１．８２．８３・・・８
ｎの構成を示す回路図である。

各バス接続認識回路８１．８２．８３・・・８ｎはそれ
ぞれ、バス接続認識信号線６０に逆流防止用のダイオー
ド９１を介して接続し、各モジュール２１．２２．２３
・・・２ｎ側にはレシーバ９２を介して接続している。

そして、ダイオード９１とレシーバ９２との間に抵抗９
３を介して電源電位Ｖｃｃが印加されている。

従って、各バス接続認識回路８１．８２．８３・・・８
ｎはバス接続認識信号線６０が正常（切断されていない
状態）であれば、ダイオード９１とレシーバ９２との間
に印加されている電源電位Ｖｃｃはバス接続認識信号線
６０を介して接地されているので、レシーバ９２の出力
信号はローレベルになっている。このレシーバ９２の出
力信号がバス接続信号Ｓ４であり、前述のクロックマス
ク信号生成回路３６のＴ−フリ、ブフロフプ３６１のリ
セット端子Ｒに与えられている。

このような本発明の第２の発明の動作は以下の如くであ
る。

たとえば第６図においてモジュール２１がバスクロック
も供給源である状態でモジュール２２と２３との間でケ
ーブル６１が切断されてバス接続認識信号線６０も切断
されたとする。この場合、モジュール２１、２２．２３
−２ｎは、モジュール２１及び２２のグループと、モジ
ュール２３・・・２ｎのグループとの２群に分離される
。

一方のグループのモジュール２１．２２の各バス接続認
識回路８１．８２はバス接続認識信号線６ｏを介して接
地されている状態が継続されるので、モジュール２１．
２２ではそれぞれのバス接続認識回路８１゜８２のバス
接続信号ｓ４はローレベルのままであり、それまで同様
にモジュール２１がバスクロックの供給を行う。

他方のグループのモジュール２３・・・２ｎの各バス接
続認識回路８３・・・８ｎはバス接続認識信号！６０を
介しての接地から遮断されるので、それぞれのバス接続
認識回路８３・・・８ｎのバス接続信号ｓ４はハイレベ
ルになる。また、それぞれのモジュール２３・・・２ｎ
へのバスクロックの供給が断たれるので、前述の如くし
てグループ内で最上位のバスクロック出カ権が設定され
ているモジュール８３がバスクロックの供給源となって
グループ内の各モジュール２３・・・２ｎにバスクロッ
クを供給する。

ところで、上述のようにしてケーブル６１が一旦遮断さ
れた後に再接続された場合、モジュール２３・・・２ｎ
のグループではそれぞれのバス接続認識回路８３・・・
８ｎが再度バス接続認識信号ｍ６０を介して接地される
のでそれぞれのバス接続信号Ｓ４はローレベルに復帰す
る。これにより、それぞれのモジュル２３・・・２ｎで
はクロックマスタ信号生成回路３６のＴフリップフロッ
プ３６１のリセット端子Ｒにローレベルのバス接続信号
Ｓ４が与えられるので、モジュール８３のクロックマス
ク信号生成回路３６の出力信号であるクロックマスタ信
号Ｓ３が無意となってバスクロックの供給を停止する。

このような構成を採ることにより、ケーブルの途中で切
断事故が発生し、その後に復旧したような場合にもケー
ブル６１（共通バス１０）上ではバスクロックの供給源
は一つになるため、第５図に示されている構成において
生じるような現象は発生せず、信顛性が向上する。

また本発明のデータ処理装置は第８図に示すような第３
の発明の構成を採ることも可能である。

即ち、この第８図に示されている構成はあるモジュール
がクロックの供給源になっている場合に、そのモジュー
ルがバスクロック用に生成している内部クロ、りと、共
通バス上のバスクロックの各立上がり、立下がりのエツ
ジにおいてバスクロックの乱れを監視するための回路構
成を示す実施例のブロック図である。

第８図において、参照符号７２〜７５はＪ−にフリップ
フロップであり、バスクロックの供給源となっている場
合にのみ出力がハイレベルになるクロックマスタ信号Ｓ
３が遅延回路７７を介してそれぞれのリセット端子Ｒに
与えられている。従って、各Ｊ４７１Ｊツブフロツプ７
２〜７５はクロックマスタ信号Ｓ３が有意である場合に
のみリセットが解除される。

また、各Ｊ−にフリップフロップ７２〜７５の出力はＯ
Ｒゲート７８に入力されており、このＯＲゲート７８の
出力は信号線７６を介してバスクロック異常信号Ｓ５と
して出力される。従って、各Ｊ−にフリップフロ７ブ７
２〜７５の内の一つでもその出力がハイレベルになると
バスクロック異常信号Ｓ５は有意（ハイレベル）になる
。

マタ、Ｊ−にフリップフロップ７２のＪ入力にはバスク
ロック信号線１５からバスクロックが、Ｔ入力にはバス
クロック用に第２図に示されている発振回路３７が生成
している内部クロックが信号線７１からそれぞれ入力さ
れている。

Ｊ−にフリップフロップ７３のＪ入力に（よバスクロッ
クを反転した信号が、Ｔ入力には内部クロックを反転し
た信号がそれぞれ入力されている。

Ｊ−にフリップフロップ７４のＪ入力には内部クロック
の反転信号が、Ｔ入力にはバスクロック信号の反転信号
がそれぞれ入力されている。

Ｊ−にフリップフロップ７５のＪ入力には内部クロック
が、Ｔ入力にバスクロックの反転信号がそれぞれ入力さ
れている。

また、遅延回路７７は、クロ、クマスタ信号Ｓ３が無意
になっても少なくとも各モジュールがバスクロックの停
止を検出し、バスクロック供給源の切換えが完了するま
での間はＪ−にフリップフロップ７２〜７５がリセット
されないようにクロックマスタ信号Ｓ３を遅延する。

なお、各モジュールは前述のバスクロック異常信号Ｓ５
が有意である場合には、バスクロックの供給源である状
態を保持しているクロックマスク信号生成回路３６のＴ
−フリップフロップ３６１をリセットし、バスクロック
の供給を停止すると共に、バスクロック出力権の要求を
行わないように構成されている。

このような構成のバスクロックの乱れを監視する回路は
、第９図ｆａｌに示す如く、内部クロックに対して一定
の遅延時間ｔｌ、　ｔ２でバスクロックがモジュール内
に入力されている間は、Ｊ−にフリップフロップ７２〜
７５の出力は全て無意になっている。

ところが、たとえば第９図（ｂｌに示す如く、バスクロ
ックに乱れが生して位相差がある程度以上に大きくなる
と、Ｊ−にフリップフロップ７４の出力がバスクロック
の乱れにより立上がりエツジ“口”において有意になり
、バスクロック異常を検出する。

これにより、バスクロックの供給が停止され、その時点
までバスクロックを入力するのみであったモジュールの
間でバスクロック供給源の切換えが行われる。即ち、こ
の回路を用いた構成を採ることにより、第５図に示され
た構成の「共通バス上にバスクロック供給源が二つにな
る」という現象は瞬間的にのみ発生するだけになるので
、システム全体に与える影響は実質上は無視される。従
って、前述のバス接続認識信号線６０を使用する構成と
同様の効果がある。

また、同じ値のパスクロフタ出力権の要求レベルが誤っ
て複数のモジュールに設定されているような場合にも、
上述の「共通バス上にバスクロック供給源が二つになる
」現象が生じるが、第８図に示されている構成を採れば
バスクロックの乱れとして検出することが可能になるの
で、最小限度の乱れに抑制出来る。

最後に、以上の説明において特には述べられていないが
、バスクロック出力権の要求レベル設定回路は通常のバ
スアクセス要求レベル設定回路と兼用する構成を採るこ
とも可能である。また第４図、第８図は共に一構成例を
示したものであり、他の構成例を採ることも可能である
。

〔発明の効果〕

以上に詳述した如（、本発明のデータ処理装置では、そ
の第１の発明ではバスクロックを供給しているモジュー
ルが故障してバスクロ、７りの供給停止した場合にも他
のモジュールの内の予め最上位の順位が設定されている
モジュールからバスクロックが供給されるので、システ
ム全体が停止することはない。また、バスクロックを伝
播する共通バスが切断したような場合には、それまでク
ロックを供給していたモジュールと分離されたモジュー
ルの内の予め最上位の順位が設定されているモジュール
からもバスクロックが供給されるので、システム全体が
停止することはない。

また第２の発明では、共通バスが切断された後に上述の
ようにして切断された共通バスのそれぞれの側において
各１系統のバスクロックが供給される状態になり、更に
その後共通バスが再接続された時点で、後からバスクロ
ックの供給源になったモジュールはバスクロックの供給
を停止するので、共通バスが接続された後に２系統のバ
スクロックが供給され続けるという不具合は解消される
。

更に第３の発明では、バスクロックを供給しているモジ
ュールで共通バス上のバスクロックと自身が発生してい
るクロックとの位相差を検出して２重にバスクロックが
供給されるでいる状態を検出するように構成されている
ので、モジュールの故障あるいはバスクロック供給順位
の誤設定等により同時に２系統のバスクロックが供給さ
れる戊が無くなる。

【図面の簡単な説明】

第１図は本発明に係るデータ処理装置の第１の発明の一
実施例の構成例を示すブロック図、第２図は各モジュー
ルに備えられているバスクロックの供給源を切換えるた
めの回路構成、即ちバスクロック切換え回路の構成例を
示すブロック図、 第３図はクロックマスタ信号生成回路の内部構成例を示
すブロック図、 第４図は本発明の第１の発明の第２の実施例の要部の構
成を示す回路図、 第５図は本発明のデータ処理装置の第２の発明の詳細な
説明するためのシステム構成を示すブロック図、 第６図は本発明に係るデータ処理装置の第２の発明の一
実施例の構成例を示すブロック図、第７図は各バス接続
認識回路の構成を示す回路図・ 第８図は本発明に係るデータ処理装置の第２の発明の一
実施例の構成例を示すブロック図、第９図は第８図に示
す本発明のデータ処理装置の第２の発明の動作説明のた
めのタイミングチャート、 第１０図は従来のデータ処理装置の一構成例を示すブロ
ック図である。 １０：共通バス　　１５：バスクロック信号線１７：パ
スクロフタ出力権要求信号ｖＡ２１，２２゜２３・・・
２ｎ：モジュール　　３０：バスクロック停止検出回路
　　３１：要求レベル設定回路　　３２：デコード回路
　　３３ａ、　３３ｂ、　３３ｃ　・・・３３ｎ　　：
ドライバ３４ニブライオリティエンコーダ　　３５：比
較回路３６：クロックマスタ信号生成回路　　３７：発
振回路　　６０：バス接続認識信号線　　７２．７３．
７４７５：Ｊ−にフリップフロップ　　８１．８２．８
３−８ｎ　：バス接続認識回路　　２１０：バスクロッ
ク切換え回路３６１：Ｔ−フリップフロップ　　３６３
：　ＮＯＲゲートなお、図中、同一符号は同一、又は相
当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）バスクロックに同期する同期型共通バスに複数の
   モジュールが接続されたデータ処理装置において、 前記同期型バスからのバスクロックの供給状態を監視す
   るバスクロック監視手段と、それぞれに予め設定されて
   いるバスクロック供給の順位を保持する順位保持手段と
   、前記バスクロック監視手段がバスクロックの供給が停
   止されたことを検出した場合に、前記順位保持手段が保
   持している順位を他のモジュールへ出力する順位出力手
   段と、 他のモジュールから出力されている順位を入力する順位
   入力手段と、 該順位入力手段から入力された順位と自己の順位保持手
   段に保持されている順位とを比較する比較手段と、 クロックの発振回路と、 前記比較手段による比較結果が一致した場合に前記発振
   回路が発振するクロックを前記共通バスへ出力させる手
   段と を有するバスクロック切換え回路を前記複数のモジュー
   ルの内の少なくとも二つに備えたことを特徴とするデー
   タ処理装置。
2. （２）バスクロックに同期する同期型共通バスに複数の
   モジュールが接続されたデータ処理装置において、 前記同期型バスからのバスクロックの供給状態を監視す
   るバスクロック監視手段と、それぞれに予め設定されて
   いるバスクロック供給の順位を保持する順位保持手段と
   、前記バスクロック監視手段がバスクロックの供給が停
   止されたことを検出した場合に、前記順位保持手段が保
   持している順位を他のモジュールへ出力する順位出力手
   段と、 他のモジュールから出力されている順位を入力する順位
   入力手段と、 該順位入力手段から入力された順位と自己の順位保持手
   段に保持されている順位とを比較する比較手段と、 クロックの発振回路と、 前記比較手段による比較結果が一致した場合に前記発振
   回路が発振するクロックを前記共通バスへ出力させる手
   段と を有するバスクロック切換え回路と、 所定の信号が与えられた場合に前記バスクロック切換え
   回路の動作を禁じる手段と、前記共通バスの断続状態を
   検出し、接続されている場合に前記所定の信号を前記バ
   スクロック切換え回路に与える手段と を前記複数のモジュールの内の少なくとも二つに備えた
   ことを特徴とするデータ処理装置。
3. （３）バスクロックに同期する同期型共通バスに複数の
   モジュールが接続されたデータ処理装置において、 前記同期型バスからのバスクロックの供給状態を監視す
   るバスクロック監視手段と、それぞれに予め設定されて
   いるバスクロック供給の順位を保持する順位保持手段と
   、前記バスクロック監視手段がバスクロックの供給が停
   止されたことを検出した場合に、前記順位保持手段が保
   持している順位を他のモジュールへ出力する順位出力手
   段と、 他のモジュールから出力されている順位を入力する順位
   入力手段と、 該順位入力手段から入力された順位と自己の順位保持手
   段に保持されている順位とを比較する比較手段と、 クロックの発振回路と、 前記比較手段による比較結果が一致した場合に前記発振
   回路が発振するクロックを前記共通バスへ出力させる手
   段と を有するバスクロック切換え回路と、 該バスクロック切換え回路によりクロック を前記共通バスへ供給している場合に、前記発振回路が
   発振するクロックと前記共通バスから入力されるクロッ
   クとの位相を比較する位相比較手段と、 該位相比較手段により所定幅以上の位相差が検出された
   場合に、前記発振回路が発振するクロックの前記共通バ
   スへの出力を停止すると共に前記バスクロック切換え回
   路の動作を禁じる手段と を前記複数のモジュールの内の少なくとも二つに備えた
   ことを特徴とするデータ処理装置。