JPH0492925A - 中央処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は中央処置装置（以下では適宜ｒＣＰＵＪと略称
する）に関し、特に、マイクロプログラムによって制御
されるＣＰＵに関する。

（発明の背景） 半導体技術及び回路設計技術は、近年向上の一途をたど
っている。コンピュータや電子装置に於いて従来用いら
れているＣＰＵの後１ＫｃＰＵを開発する際にも、この
ような技術同上を生かして高性能のＣＰＵが開発可能で
ある。具体的には、回路の動作可能速度の向上により、
クロック信号の高速化が可能となる。このことにより、
同一の機械命令の実行サイクルが短縮される。又、機械
命令のキャッシュを行ったり、マイクロプログラムで処
理していた部分の一部をワイヤードロジック化すること
によってマイクロプログラムの実行ステップ数を減少さ
せることにより、ＣＰＵの性能は向上する。機械命令の
実行サイクルは、このようなＣＰＵの性能向上によって
、−層短縮される。

（発明が解決しようとする課題） 従来のＣＰＵとの互換性を保持したままで後継ＣＰＵを
開発する際には、先ず命令セットのレベルでの互換が図
られるが、それだけでは充分でない。つまり、表示に関
するウェイト時間、周辺機器とのインターフェイス部の
タイミング等は、たとえＣＰＵが置き換えられても従来
通りに保持されなければならない。上述した機械命令の
実行サイクルの短縮化は、このような意味での互換性を
崩す原因となる。中でも、クロック速度とは無関係の要
因であるマイクロプログラムの実行ステップ数の減少に
よって生じる実行サイクルの差異は、同一周波数のクロ
ック信号を用いたとしても機械命令の、従ってプログラ
ムの実行速度の差異を引き起こすため、上述した表示に
関するウェイト時間等の互換性を維持するのはきわめて
困難である。

特に、タイミングの調整を割込みによらず、ソフトウェ
アカウンタを用いて行っている場合には致命的であった
。

従って、高性能の後継ｃｐｕで従来のＣＰＵを置き換え
る場合には、プログラムの互換性の点で問題となる部分
を書き直してバージョンアップする以外に解決の方法は
なかった。このため多大なコストが発生していた。又、
最近「電子手帳」と称されるコンピュータで利用されて
いるようなＩＣカード等の媒体で配布されたプログラム
についテハ、ユーザにバージョンアップされたプログラ
ムを格納した媒体の購入を強いるほかなかった。

本発明はこのような現状に鑑みてなされたものであり、
その目的とするところは、上述した互換性に関する問題
を容易に解決することができるＣＰＵを提供することに
ある。

（課題を解決するための手段） 本発明の中央処理装置は、マイクロプログラムによって
制御される中央処理装置であって、該中央処理装置内の
特定のハードウェア又は該中央処理装置に接続された特
定のハードウェアの機械命令によって変更され得る状態
に応じて、機械命令を処理するためのマイクロプログラ
ムのステップ数を変化させる制御手段を備え、マイクロ
命令セットが、該中央処理装置内の該特定のハードウェ
ア又は該中央処理装置に接続された該特定のハードウェ
アの該状態を該制御手段に与えるためのマイクロ命令を
包含しており、そのことにより上記目的が達成される。

（作用） 本発明の中央処理装置（ＣＰＵ）では、マイクロ命令セ
ットが、該ＣＰｔＪ内の特定のノ＼−ドウエア又は該Ｃ
ＰＵに接続された特定のハードウェアの機械命令によっ
て変更され得る状態を制御手段に与えるためのマイクロ
命令（判定命令）を包含している。この判定命令が実行
されると、該ＣＰＵ内の該特定のハードウェア又は該Ｃ
ＰＵに接続された該特定のハードウェアの該状態が、該
制御手段に与えられ、該制御手段によって、該状態に応
じて、機械命令を処理するためのマイクロプログラムの
ステップ数が変化させられる。

該判定命令を適切にマイクロプログラムに組み込むこと
により、全て又は一部の機械命令を処理するマイクロプ
ログラムのステップ数を変化させ、該マイクロプログラ
ムの実行サイクルを調整することができ、従って、従来
のＣＰＵとの互換性を維持することができる。

（実施例） 本発明を実施例について以下に説明する。

第１図に本発明の一実施例の要部のブロック図を示す。

ＣＰＵを制御するためのマイクロプログラムは、ＲＯＭ
で構成される制御記憶１に記憶されている。制御記憶１
から読み出すマイクロ命令ヲ指定するためのアドレスは
、マイクロアドレスレジスタ（ＭＡＲ）２から制御記憶
１に与えられる。制御記憶１から読み出されたマイクロ
命令は、マイクロ命令レジスタ（ＭＩＲ）３によってラ
ッチされる。ＭＩＲ３ではマイクロ命令がデフードされ
、その結果、制御信号がＣＰＵの各部に送られる。本実
施例では、各マイクロ命令に次に実行すべきマイクロ命
令のステップ番号が含まれており、このステップ番号は
、ＭＩＲ３から信号線５上の信号によって制御される加
算回路４へ転送される。信号線５は、ＣＰＵの動作モー
ド（後述する「互換モード」及び「高速モード」）を示
すラッチ６の状態を加算回路４へ伝達するためのもので
ある。ラッチ６は複数の状態をとり得る。ラッチ６には
特定のアドレスが割り当てられており、プログラマは機
械命令の一種である通常のメモリ間転送命令（例えばス
トア命令）を用いてラッチ６の状態を設定することがで
きる。加算回路４は、互換モードを示すラッチ６の所定
の状態（以下では「状態Ａ」と称する）が信号線５を介
して伝達された場合に、入力されるステップ番号に１を
加算して出力する。それ以外の場合には、加算回路４は
入力されたステップ番号をそのまま出力する。

加算回路４から出力されたステップ番号は、ＭＡＲ２に
転送される。ＭＡＲ２では、加算回路４から与えられた
ステップ番号を実行中の機械命令に対応するマイクロプ
ログラムの先頭のアドレスに加えることによって、制御
記憶１に与えられるアドレスが得られる。

本実施例のマイクロプログラムのマイクロ命令セットは
、ラッチ６の状態を読み出し、読み出された状態を信号
線５を介して加算回路４に与えるための特殊な命令であ
る「判定命令」を含んでいる。本実施例は、以下で説明
するように、この判定命令を利用して互換モード及び高
速モードの２個の動作モードを実現している。

第２図に成る機械命令を処理するマイクロプログラムを
模式的に示す。第２図のマイクロプログラムが実行され
ると、命令ａ（ステップＯ）、命令ｂ（ステップ２）及
び命令Ｃ（ステップ４）が順次実行され、次にステップ
８へ移る。

ステップ８０マイクロ命令は、次の機械命令のフェッチ
の機能を含んだ判定命令である。このマイクロ命令が実
行されると、ラッチ６の状態が読み出され、加算回路４
に与えられる。ラッチ６の読み出された状態が状態Ａで
ない場合には、次の機械命令のフェッチが行われる。次
のステップ番号「０」は、処理中の機械命令のためのマ
イクロプログラムが終了したことを示している。このよ
うに、ラッチ６の状態が状態Ａでない場合に、マイクロ
プログラムは高速モードで実行される。第２図の場合、
高速モードでは、ステップ０．　２．４、及び８の４個
のマイクロ命令が実行される。

他方、ラッチ６の読み出された状態が状態Ａである場合
には、加算回路４によって次のステップ番号「０」に１
が加算され、その結果、次に実行されるマイクロ命令の
ステップ番号は「１」となり、ステップ１のマイクロ命
令が実行される。尚、判定命令が実行されたときにラッ
チ６の状態が状態Ａである場合には、次の機械命令のフ
エ・ノチは抑制されて、行われない。ステップ１のマイ
クロ命令及び引続き実行されるステ・ノブ３及び５のマ
イクロ命令は、何も行われないダミー命令である。

これらのダミー命令によって、マイクロプログラムの実
行ステップ数を変化させ、機械命令の実行サイクルを調
節することができる。従って、ダミー命令の数を適切に
定めることにより、機械命令の実行サイクルを、互換性
を維持する必要のある従来のＣＰＵに於ける実行サイク
ルに合わせることができ、実行サイクルレベルでの互換
性が達成される。更に、全ての機械命令について、第２
図のものと類似の形式のマイクロプログラムを作成する
ことができるため、全ての機械命令について実行サイク
ルレベルでの互換性を維持することが可能である。

ラッチ６の状態が状態Ａである場合にＣＰＵは互換モー
ドで動作す奏。第２図のマイクロプログラムの場合、互
換モードでは、ステップ０．２．４．８．１．３及び５
のマイクロ命令が実行され、Ｒ後にステップ６の、次の
機械命令をフエ、ツチするためのマイクロ命令が実行さ
れる。

このように本実施例では、判定命令が実行されたときの
ラッチ６の状態に応じてマイクロプログラムの実行ステ
ップ数が変化する。

１個の機械命令を処理する手順を第３図のフローチャー
トに示す。ステップＳ３１では、マイクロ命令列の実行
によって機械命令の処理が行われる。ステップＳ３２で
は、判定命令の実行によってラッチ６の状態が互換モー
ドを示す状態であるか高速モードを示す状態であるかが
調べられ、ＣＰＵの動作モードが判定される。ＣＰＵの
動作モードが高速モードである場合にはステップＳ３３
へ進み、次の機械命令のフェッチが行われる。他方、互
換モードである場合には、ステップＳ３４で１個以上の
ダミー命令が実行され、成る時間が経過した後、ステッ
プＳ３３へ進む。

本実施例を用いれば、従来の機種用のＩＣカードによっ
て供給されるアプリケーションプログラムを互換性の問
題なく実行することができる電子手帳が実現される。第
４図のフローチャートに、このような電子手帳に於いて
ＩＣカード内のプログラムを実行するための手順の概略
を示す。第４図に示すように、電子手帳本体に設けられ
るプログラムでは、ステップＳ４１で、ラッチ６の状態
を状態Ａに設定することにより、ＣＰＵの動作モードを
互換モードとする。その後、ステップＳ４２で、ＩＣカ
ード内のプログラムが互換モードで実行される。ＩＣカ
ード内のプログラムの実行が終了すると、ステップＳ４
３で、ラッチ６の状態を状態Ａ以外の状態に設定するこ
とにより、ＣＰＵの動作モードを高速モードとする。

このように、本実施例を用いれば、互換性に問題のある
プログラムを実行する際には互換モードを選択し、新規
に作成されたプログラムを実行する際には高速モードを
選択することにより、プログラマは互換性を損なうこと
なくＣＰＵの性能を充分に発揮させることができる。

尚、上述の実施例では、動作モードの判定を行うための
ハードウェアとしてＣＰＵ内部のラッチ６が用いられて
いたが、ＣＰＵに外付けされるハードウェアをラッチ６
に代えて利用することも可能である。

（発明の効果） 本発明によれば、従来のＣＰＵとの間の互換性に関する
問題を容易に解決することができるＣＰＵが提供される
。本発明のＣＰＵでは、プログラミングの工夫により、
従来の低速のＣＰＵのために書かれたプログラムも、問
題なく実行することができる。

４、　　　　　の　　　な會　Ｕ 第１図は本発明の一実施例の要部のブロック図、第２図
はその実施例のマイクロプログラムの一例を模式的に示
す図、第３図はその実施例に於いて１個の機械命令を処
理する手順の概略を示すフローチャート、第４図はその
実施例を用いた電子手帳に於いて、従来機種のためのＩ
Ｃカード内のプログラムを実行する手順の概略を示すフ
ローチャートである。

１・・・制御記憶、２・・・マイクロアドレスレジスタ
、３・・・マイクロ命令レジスタ、４・・・加算回路、
５・・・信号線、６・・・ラッチ。

以上 第］ｌ

Claims (1)

1. 【特許請求の範囲】 １、マイクロプログラムによって制御される中央処理装
   置であって、 該中央処理装置内の特定のハードウェア又は該中央処理
   装置に接続された特定のハードウェアの機械命令によっ
   て変更され得る状態に応じて、機械命令を処理するため
   のマイクロプログラムのステップ数を変化させる制御手
   段を備え、 マイクロ命令セットが、該中央処理装置内の該特定のハ
   ードウェア又は該中央処理装置に接続された該特定のハ
   ードウェアの該状態を該制御手段に与えるためのマイク
   ロ命令を包含している中央処理装置。