JPH0496247A - エピタキシャル成長用半導体ウェーハ、およびその製造方法 - Google Patents

エピタキシャル成長用半導体ウェーハ、およびその製造方法

Info

Publication number
JPH0496247A
JPH0496247A JP20725190A JP20725190A JPH0496247A JP H0496247 A JPH0496247 A JP H0496247A JP 20725190 A JP20725190 A JP 20725190A JP 20725190 A JP20725190 A JP 20725190A JP H0496247 A JPH0496247 A JP H0496247A
Authority
JP
Japan
Prior art keywords
mirror
wafer
particles
chamfer
mirror surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20725190A
Other languages
English (en)
Other versions
JP2757069B2 (ja
Inventor
Makoto Takaoka
高岡 誠
Naoto Tate
楯 直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2207251A priority Critical patent/JP2757069B2/ja
Publication of JPH0496247A publication Critical patent/JPH0496247A/ja
Application granted granted Critical
Publication of JP2757069B2 publication Critical patent/JP2757069B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、パーティクルの発生個数を低減させると共に
、エピタキシャル成長層形式時における異常成長を防止
するに好適な半導体ウェーハに関すると共に、半導体ウ
ェーハから生じたパーティクルを定量的に測定する半導
体ウェーハのパーティクル測定方法に関する。
[従来の技術] 半導体ウェーハでは、その製造工程中における周辺部の
欠けによって発生するパーティクルの発生個数を低減さ
せることが重要な課題となっている。これは、■パーテ
ィクルが半導体ウェーへの面上に付着すると、そこに凹
凸が形成され、フォトリソグラフィーにおいてフォトマ
スクが半導体ウェーハ上に密着せず、その隙間において
生じる光の干渉により微細なフォトレジストエツチング
ができず、また、■パーティクルの付着により生じる凹
凸がある表面に酸化膜を形成した場合に、酸化膜の表面
にも凹凸が生じ、この部分に蒸着により形成されたアル
ミニウム配線が断線してしまう、といった問題を生じる
からである。
また、従来、半導体装置の製造において、トランジスタ
の直列抵抗の低減や素子分離を行うために基板上にエピ
タキシャル成長がよ(行われる。
このとき、シリコン単結晶基板周端部において、エピタ
キシャル成長時に異常成長が起こり、成長層の主表面よ
り高くなる現象がある。この主表面より高くなる突起は
クラウンと呼ばれている。クラウンの発生している状態
を第5図に示す。第5図において、25はシリコン基板
、26は主表面、27はエピタキシャル層、Cはクラウ
ンである。このクラウンは、主表面よりも高いために半
導体装置製造工程のフォトリソグラフィー工程に悪影響
を及ぼし、パターン形成が著しく不完全なものとなると
いう問題があった。
かかるエピタキシャル成長層をシリコン単結晶基板上に
成長させるに際して、パーティクルの発生があって、こ
れが該基板の表面に付着している場合には、異常エピタ
キシャル成長、例えば突起状成長があって好ましくない
。すなわち、エピタキシャル成長の場合にはクラウンの
発生防止と同時にパーティクルの発生防止を行わなけれ
ばならない。
以上のパーティクルの発生防止、クラウンの発生防止の
ため、従来より半導体ウェーへの周辺部には各種形状の
工夫がなされている。そのような工夫の例として、例え
ば、特公昭53−38594号公報、特開昭59−80
934号公報、特開昭63−138720号公報等が挙
げられる。
特公昭53−38594号公報は、ウェーハの少なくと
も主表面の周辺部に寸法Aの範囲だけ斜面面取りをした
もので、寸法Aの値を200μm以下とし、周端面に相
当する端面部辺長(寸法Bで示す)を150μm以下で
かつウェーハの厚みから80μmを差し引いた値以上の
値としたものである。
以上の形状によって、ウェーハ周辺部の欠けを防止し、
パーティクル発生個数を低減すると共に、エピタキシャ
ル成長層形成時における前記クラウンの発生を防止する
ようにしたものである。
特開昭59−80934号公報は、その周辺部の表裏面
に直線状のテーパを設け、かつ該テーパの先で円弧状の
周端を形成したものである。以上の形状により、ウェー
ハの製造工程中の熱処理時の局部的なの応力集中による
転位の発生を防止すると共に、パーティクル発生個数を
極力低減させることを目的としたものである。
特開昭63−138720号公報は、ウェーハの周辺部
に外周面取り(ベベリング)を形成し、そのベベル幅を
表裏で大きく異ならせ、ワンサイドラッピング加工時の
不純物の拡散深さの異なる表裏面の混同を防止すると共
に、ベベル幅を数値限定し、ボリシング加工後において
再度ベベリング加工を施することのないようにしたもの
である。また、その第1図および第2図においてベベリ
ングの傾斜角度として22°の値が明記されている。
[発明が解決しようとする課題] 以上の従来技術に示されるようにウェーハの周辺部には
各種の工夫がなされている。前記した従来技術はそれ相
当の効果を上げているものである。しかしながら、パー
ティクル発生個数やエピタキシャル成長時におけるクラ
ウンの発生の低減および防止効果としては大幅の効果を
上げるものではない。
一方、出願人は、ウェーハの周辺部に鏡面加工を施した
ものと、施さないものとについて、比較研究した結果、
鏡面加工の度合により、パーティクル発生個数および前
記クラウンの発生が大幅に低減することを実証すること
ができた。
本発明は、以上の研究結果を基にし、従来より各種工夫
されてきた周辺部の形状を参考とし、鏡面加工がやり易
く、かつ形状の形成も比較的容易であり、パーティクル
発生個数を大幅に低減すると共にエピタキシャル成長層
形成時のクラウンの発生を大幅に低減し得る半導体ウェ
ーハを提供することを目的とし、更に、パーティクル発
生個数を定量的に測定可能とした半導体ウェーハのパー
ティクル測定方法を提供することを目的とするものであ
る。
[課題を解決するための手段] 本発明によれば、まず第1の発明として、板厚tのウェ
ーハの周辺部に、約Htの半径の円弧状の面取り部を形
成すると共に、少なくとも前記面取り部が主鏡面に隣接
して表面に沿って500μmの部分において最大面粗さ
(Rmax ) 0.5μm以下の鏡面に形成されたこ
とを特徴とする半導体鏡面ウェーハが提供されるもので
ある。
また、本発明によれば、第2の発明として、周端面に向
って角度22±3°の傾斜面をウェーハの表裏に形成し
、該表裏の傾斜面と周端面とからなる3つの平坦面を周
辺部に形成し、前記傾斜面と前記周縁面との交差部に0
.25±0.10m+oの半径の面取り部を形成すると
共に、少なくとも主鏡面に隣接して表面に沿って500
μmの部分において前記面取り部が最大面粗さ(Rma
x)  0.5μm以下の鏡面に形成されたことを特徴
とする半導体鏡面ウェーハが提供されるものである。
さらに、本発明によれば、第3の発明として、試料の半
導体ウェーハを石英バスケット内に保持すると共に、定
量の溶媒を入れ、前記石英バスケットを容器内に不動状
態に収納し、所定の振幅。
振動数、および振動時間の加振条件の下に前記容器を振
動させ、前記半導体ウェーハから発生したパーティクル
が前記溶媒中に分散した分散液を得、次いで、前記分散
液試料にレーザー光を入射させ、前記分散液試料中のパ
ーティクルによる散乱光を検出し、パーティクル発生個
数を定量的に測定することを特徴とする半導体ウェーハ
のパーティクル測定方法が提供されるものである。
[作用] 本発明の面取り加工は、その断面を円弧状に形成したり
、また表裏に傾斜面を形成し、さらに傾斜面とウェーハ
端面に第二の円弧状の面取りを行うが、本発明では、さ
らにウェーハ表面の通常の鏡面加工を通じて、特にウェ
ーハ表面の鏡面と円弧状面取りまたは傾斜面取りの傾斜
面との移行部において、その面粗さをRmaxで最大0
.5μmとする。面取り加工は通常ダイヤモンド砥石(
#800又は1000)で研削するので、その表面粗さ
は、研削後1〜2μmであり、エツチングしてもなおそ
の表面粗さはRwaxで例えば2〜3μmにおよび、こ
のままではエピタキシャル成長に際してクラウン発生の
原因となる。
一方、エピタキシャル成長においてクラウン発生防止の
ために、面取り傾斜面の角度を25°以下にするここと
が行われる。この角度は20°以下にするとウェーハ周
端部が鋭角になりすぎて、取扱いに際してチップ欠けの
原因となりやすい。しかし、面取り傾斜角度が25°以
下でも最終鏡面ウェーハにおいて鏡面主表面に隣接する
面取り部(以下鏡面面取り部という)の面粗さがある値
以下で充分な長さが必要となる。
通常ウェーハ表面を研磨する際、回転定盤の上に貼付さ
れた研磨布の土に、サブミクロンのシリカ微粒子からな
る研磨砥粒を分散したアルカリ性の水溶液を滴下し、ウ
ェーハ表面を研磨布により摩擦することによって行われ
る。この鏡面の面粗さは0.5nm Rwaxで極めて
平滑な表面に仕上げられるが、これと同時に上記面取り
の鏡面隣接部が一部鏡面化が行われるが、本発明の目的
のためには不充分である。本発明では鏡面化のために、
鏡面時の研磨加重を最高1 kgf/cm”まで高めて
、面取り部の上記鏡面隣接部を積極的に鏡面化し、最大
面粗さ(Rmax)を0.5μmとしてしかもその面取
り部の鏡面(Rmaxi、 5μm以下)部の長さを5
00μm以上とする。このような鏡面部分が面取り部に
おいて、鏡面に隣接していればエピタキシャル成長時に
おいて、クラウンの発生は全くない。また、鏡面ウェー
ハが移送され、あるいは最終洗浄工程において、ウェー
ハ容器中においてそのウェーハ容器スリットの7字また
はU字型凹部にウェーハが装填された際、または後にそ
の状態で振動した場合に、ウェーハからその破片として
のパーティクルの発生を大幅に防止できる。この理由は
、上記面取り部が面粗さが充分に小さいため、ウェーハ
の取り扱い中にその表面の一部が破損することがないた
めである。
ウェーハは本発明の方法において、当該洗浄工程におけ
るよりも強い振動を加えることができ、本発明の方法に
よってパーティクルが発生しなければ半導体集積回路素
子製造工程のいかなる工程においても実用的な意味でパ
ーティクルの発生しないことを保証できる。
[実施例] 以下、本発明の実施例を図面に基づき説明する。
第1図は半導体ウェーハ1の周辺部に円弧状の半径の面
取り部2を形成すると共に、周辺部に鏡面加工を施した
実施例の断面図を示す。
半導体ウェーハ1は、例えばシリコンの単結晶体からな
り、その板厚tは、例えば650μm程度に形成する。
面取り部2の半径Rは約Htに形成される。半径Rの面
取り部2の形成は、砥石等により容易に形成することが
できる。面取り部2を形成した後、研磨布により鏡面加
工圧を最大500g/cm2として鏡面研磨を行う。最
大面粗さ(Rmax)  0.5μm以下の鏡面面取り
部を鏡面主表面の端部からの傾斜面に沿って500μm
以上に仕上げる。
最大面粗さ(Rmax)は接触式面粗さ計等により定置
的に求めることができる。接触式面粗さ計としては、例
えば、゛ベルフン社製、F型式:S6P、使用針:先端
60°、2μm ’R”を使用することができる。円弧
状の面取り部2の形式により、面取り部2の施されてい
ないものに較べ、製造工程における欠けの発生が大幅に
低下することができ、パーティクル発生個数が低減する
。更に、最大面粗さ(Rmax ) 0.5μm以下の
鏡面加工により、表面の凹凸が大幅に低下し、欠けの発
生が更に減少し、パーティクル発生個数が半減すること
が実証された。更に、前記したように、面取り部2の特
に鏡面主表面に隣接した鏡面面取り部の微小凹凸の山谷
の高度差が小さ(なり、エピタキシャル成長が起きると
山に析出した半導体原子がより容易に谷を埋めることが
可能となり、その結果としてクラウンの発生が防止され
る。
第2図は、周辺部に傾斜面3,4および周端面5の3つ
の平坦面を形成し、かつ交差部に円弧状の面取り部6を
形成し、更に、鏡面加工を施した実施例の断面図を示す
本実施例の半導体ウェーハ1aの周辺部には周端面に向
かって角度22±3°で傾斜する傾斜面3.4が表裏面
に形成される。また、傾斜面3゜4の傾斜端は交差する
ことな(適宜寸法の周端面5を形成する。従って、周辺
部には表裏の傾斜面3,4と周端面5との3つの平坦面
が形成される。また、傾斜面3.4と周端面5との交差
する角度には0.25±0.10mmの半径の円弧の面
取り部6が形成される。更に、3つの平坦部3,4.5
および面取り部6は研磨布により鏡面加工され、最大面
粗さ(Rmax ) 0.5μm以下の面粗度の鏡面に
仕上げ、形成される。
鏡面面取り部の面粗さがクラウンの発生にどのように影
響するかについて実験を行ったので、これらを次に紹介
する。
[実験] 直径150mmφ、厚さ500μmの両面ラップウェー
ハの周縁な#800のダイヤモンド砥石で面取り加工し
、ウェーハ主表面(鏡面研磨される面)に対して22°
になるよう傾斜面を形成し、さらに表面から約30μm
弗硝酸腐蝕液で化学腐蝕除去し、まずエツチドウェーハ
を得た。次いで前記主表面に隣接する面取り傾斜面が鏡
面化が行われて(以下鏡面面取り部という)常法のシリ
コンウェーハのポリッシング加工に際し、その加圧度と
して最高1 kgf/cm”まで変化させた。加圧度を
上げると鏡面面取り部の長さが大きくなるが、この鏡面
面取り部の長さを少なくとも500μmとした上で、そ
の研磨量を調節することによって各種面粗さの鏡面面取
り部を作り、エピタキシャル成長によってクラウンの発
生の有無を調べた。
エピタキシャル成長は1100℃においてトリクロロシ
ランの水素還元法により上記シリコンウェーハ主表面に
10μmのシリコン単結晶層を析出させた。面取り部に
おけるクラウンは該主表面からそれに直角方向に計った
成長層厚さと該主表面上の成長層厚さとを比較し、2μ
mを超える場合にクラウンを有とした。
鏡面面取り部の粗さRmax    クラウン0.1無 0.5無 0.7有 また、このような面取り加工が半導体ウェーハ及び半導
体集積回路素子の製造工程間の移送に用いられる容器の
スリットに触れてチップ欠けがしばしば生ずるが製造工
程間の移送におけるウェーハのチップ欠けを防止するに
は、傾斜面3,4のベベル幅については特に限定しない
が、本実施例の半導体ウェーハ1aの製造工程時におい
て、製造工程間の移送に用いられる容器のスリット内に
多数枚の半導体ウェーハ1aを並設して持ち運び等を行
う場合に、半導体ウェーハ1aがぐらつきなく該容器内
に収納されると共に、適度の接触面圧で保持されるよう
な形状にするのが望ましい。
例えば、周縁面5の寸法をht程度のすることが望まし
い。本実施例のような形状にすることにより、半導体ウ
ェーハ1aの表裏面と傾斜面3,4との交差部および傾
斜面3,4と周端面5との交差部において適度の交差角
度で互いに連結され、また、 0.25±0.10mm
の面取り部6の形成によりパーティクル発生個数を低減
させることができる。
更に、前記実施例と同様に周辺部を鏡面仕上げすること
により、パーティクル発生個数が大幅に低減すると共に
、エピタキシャル成長時におけるクラウンの発生を低減
させることができる。
次に、半導体ウェーハ1および1aの効果を確認する手
段としてパーティクル発生個数を定量時に測定する測定
方法の実施例について説明する。
測定方法の暮方的内容としては、まず、第3図に示すよ
うに半導体ウェーハ1,1a等を石英バスケット7内に
がたつきを生じないように収納する。そのためには、石
英バスケット7内に半導体ウェーハ1,1aの嵌り込む
断面7字またはU字型のスリット8を形成し、4点で半
導体ウェーハ1.1a等を固定する。
次に、石英バスケット7を蓋つきのパイレックス容器9
内に入れる。パイレックス容器10内で石英バスケット
7が動かないように、両者の間にはテフロンのビン等を
つめて固定する。次に、パイレックス容器9の蓋9a側
から定量の溶媒10を入れ、蓋9aをしめて遅閉する。
溶媒9としては例えば、純水が使用される。
加振条件としては振幅、振動数、および振動時間が予め
決められる。
以上の加振条件により、パイレックス容器9を第3図の
AおよびB矢視方向に振動させる。それにより半導体ウ
ェーハ1,1a等からパーティクルが生じ、パーティク
ルは溶媒lO内に混入・分散される。パーティクル発生
個数を測定するには、分散液にレーザー光を入射させ、
前記分散液中のパーティクルによる散乱光を検出するこ
とにより行う。このような原理に基づきパーティクル発
生個数を定量的に測定する装置としては、例えば、ナノ
サイズパーティクルアナライザーが使用される。そのナ
ノサイズパーティクルアナライザ11の基本的構造とし
ては第4図に示すようなものが一例として挙げられる。
ここで純水中に分散したバーチイルは、ウェーハ自身あ
るいはウェーハと石英容器の前記スリットの斜面とウェ
ーハの端部特に面取り部との接触または摺動によって発
生したもので、半導体集積回路の製造工程の特にパーテ
ィクルの発生しゃすい石英容器によるウェーハの取扱い
状況を再現したものである。また、必ずしもこのような
容器が用いられなかったとしてもパーティクルの発生は
起こり得るものであると考えられるので有効なパーティ
クル測定法となる。
第4図のナノサイズパーティクルアナライザー11はア
ルゴンレーザーによる90°側方散乱光検出方式を測定
原理とし、受光素子として微弱光検出用光電子増倍管を
用いたもので、インライン方式の連続計測を行うもので
あり、肩側粒子径0.07μm以上、肩側粒子濃度6万
個/m1以下のものである。
検出セル12内にはパーティクル14を分散した溶媒1
0(水)の分散液15(液試料)が液取入れ管16より
導入され、液排出管17により排出されて、液試料はこ
の検出セル12内を旋回循環する。
アルゴンガスレーザー13のレーザー光は楕円光束形成
光学系18とプリズム19を通過した後に、集光レンズ
20で集光され、検出セル12内に入射させる。ここで
、レーザー光はパーティクルにあたらないで透過する透
過光と、パーティクルにあたって散乱された散乱光に分
かれる。ここでは、入射光と90°の角度の方向の散乱
光を受光レンズ21、マスク22のスリット23を通過
させ、光電子増倍管24にて光を検知すると共に電気量
に変換し、これをCRTデイスプレィに表示させたり、
自動記録装置により記録したりしてデータを取ることに
よりパーティクルの個数を計測するものである。
具体的な測定方法の一例を次に記載する。
半導体ウェーハ1,1aとしては直径6インチ板厚tが
625μmを複数枚石英バスケット7内に入れ、約3ρ
の純水を導入した。
加振条件としては、振幅40mm 、振動数2.7Hz
、振動時間25分を設定した。以上の条件によりテスト
したパーティクル含有する純水を神鋼ファウドラー製の
ナノライザーLPC−10により測定した結果、鏡面加
工しなかった従来品のパーティクル発生個数をI×10
8個とすると本発明にかかる試料品は約lXl0’〜5
.OXIO’個となり、パーティクル発生個数を1/2
以下にすることができるという効果が確認された。
[発明の効果] 本発明によれば、次のような効果が上げられる。
(1)請求項1に対応する効果 板厚tのウェーハの周辺部に、約Htの半径の円弧状の
面取り部を形成すると共に、少なくとも前記面取り部が
最大面粗さ(Rmax ) 0.5μm以下の鏡面に形
成することによりパーティクル発生個数を低減すること
ができると共に、エピタキシャル成長時におけるクラウ
ンの発生を低減させることができる。
(2)請求項2に対応する効果 (a)半導体ウェーハの周辺部に約%tの円弧の面取り
部や22±3°の傾斜面と0.25±0.10mmの半
径の面取り部を形成することにより、上記(1)の場合
よりもより一層パーティクル発生個数を低減することが
できると共に、エピタキシャル成長時におけるクラウン
の発生を低減させることができる。
(b)鏡面加工を施こすことにより、パーティクル発生
個数およびクラウン発生を大幅に低減することができる
と共に、フォトリソグラフィー工程においてマスクがク
ラウンにより損傷をつけることな(、かつマスクと半導
体ウェーハとの密接が良好となり半導体ウェーハの品質
および信頼性を向上することができる。
(3)請求項3に対応する効果 半導体ウェーハを容器に入れ定量の溶媒を入れ、容器を
振動後に溶媒中にパーティクルが分散した分散液を取り
出してレーザー光を入射させることにより生じる散乱光
を検出するという非常に簡易な操作でパーティクルの発
生度合を定量的に測定することができ、半導体ウェーへ
の形状決定、半導体ウェーハの品位のランク付けが定量
的に行える。
【図面の簡単な説明】
第1図および第2図は本発明実施例の断面図、第3図は
パーティクル発生個数の測定方法の実施例に使用される
容器構造の概要を示す断面図、第4図は同じ(測定方法
の実施例に使用されるナノサイズパーティクルアナライ
ザの概要構造を示す原理図、第5図はシリコン基板上に
エピタキシャル成長を行いクラウンが発生したものの断
面図である。 1.1a・・・半導体ウェーハ、 2.6・・・面取り部、3,4・・・傾斜面、5・・・
周端面、7・・・石英バスケット、8・・・スリット、
9・・・パイレックス容器、9a・・・蓋、10・・・
溶媒、 11・・・ナノサイズパーティクルアナライザー12・
・・検出セル、13・・ アルゴンレーザー14・・・
パーティクル、15・・分散液、16・・・液取入れ管
、17・・・液排出管、18・・・楕円光束形成光学系
、19・・・プリズム、20・・・集光レンズ、21・
・・受光レンズ、22・・・マスク、23・・・スリッ
ト、24・・・光電子増倍管、25・・・シリコン基板
、26・・・主表面、27・・・エピタキシャル層、C
・・・クラウン。

Claims (3)

    【特許請求の範囲】
  1. (1)板厚tのウェーハの周辺部に、約1/2tの半径
    の円弧状の面取り部を形成すると共に、少なくとも前記
    面取り部が主鏡面に隣接して表面に沿って500μmの
    部分において最大面粗さ(Rmax)0.5μm以下の
    鏡面に形成されたことを特徴とする半導体鏡面ウェーハ
  2. (2)周端面に向って角度22±3゜の傾斜面をウェー
    ハの表裏に形成し、該表裏の傾斜面と周端面とからなる
    3つの平坦面を周辺部に形成し、前記傾斜面と前記周縁
    面との交差部に0.25±0.10mmの半径の面取り
    部を形成すると共に、少なくとも主鏡面に隣接して表面
    に沿って500μmの部分において前記面取り部が最大
    面粗さ(Rmax)0.5μm以下の鏡面に形成された
    ことを特徴とする半導体鏡面ウェーハ。
  3. (3)試料の半導体ウェーハを石英バスケット内に保持
    すると共に、定量の溶媒を入れ、前記石英バスケットを
    容器内に不動状態に収納し、所定の振幅、振動数、およ
    び振動時間の加振条件の下に前記容器を振動させ、前記
    半導体ウェーハから発生したパーティクルが前記溶媒中
    に分散した分散液を得、次いで、前記分散液試料にレー
    ザー光を入射させ、前記分散液中のパーティクルによる
    散乱光を検出し、パーティクル発生個数を定量的に測定
    することを特徴とする半導体ウェーハのパーティクル測
    定方法。
JP2207251A 1990-08-03 1990-08-03 エピタキシャル成長用半導体ウェール,およびその製造方法 Expired - Fee Related JP2757069B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2207251A JP2757069B2 (ja) 1990-08-03 1990-08-03 エピタキシャル成長用半導体ウェール,およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2207251A JP2757069B2 (ja) 1990-08-03 1990-08-03 エピタキシャル成長用半導体ウェール,およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP12486497A Division JPH1070164A (ja) 1997-04-28 1997-04-28 半導体ウェーハからのパーティクル発生個数測定方法
JP25134397A Division JP2937173B2 (ja) 1997-09-01 1997-09-01 半導体ウェーハからのパーティクル発生個数測定方法

Publications (2)

Publication Number Publication Date
JPH0496247A true JPH0496247A (ja) 1992-03-27
JP2757069B2 JP2757069B2 (ja) 1998-05-25

Family

ID=16536715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2207251A Expired - Fee Related JP2757069B2 (ja) 1990-08-03 1990-08-03 エピタキシャル成長用半導体ウェール,およびその製造方法

Country Status (1)

Country Link
JP (1) JP2757069B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705423A (en) * 1994-11-14 1998-01-06 Shin-Etsu Handotai Co., Ltd. Epitaxial wafer
JPH11121312A (ja) * 1997-10-13 1999-04-30 Mitsui Eng & Shipbuild Co Ltd 炭化ケイ素ウエハ
JP2006156560A (ja) * 2004-11-26 2006-06-15 Shindengen Electric Mfg Co Ltd 半導体ウェーハ
US8241423B2 (en) 2006-09-29 2012-08-14 Sumco Techxiv Corporation Silicon single crystal substrate and manufacture thereof
JP2015140270A (ja) * 2014-01-28 2015-08-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
CN111999179A (zh) * 2020-07-16 2020-11-27 青岛理工大学 一种用于制作不同粗糙度岩石节理的装置及方法
JP2025078770A (ja) * 2022-03-31 2025-05-20 日本碍子株式会社 仮固定基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59107520A (ja) * 1982-12-13 1984-06-21 Nippon Telegr & Teleph Corp <Ntt> 半導体基板
JPS63138720A (ja) * 1986-12-01 1988-06-10 Toshiba Ceramics Co Ltd 半導体基板ウエ−ハ
JPS6450428U (ja) * 1987-09-24 1989-03-29

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59107520A (ja) * 1982-12-13 1984-06-21 Nippon Telegr & Teleph Corp <Ntt> 半導体基板
JPS63138720A (ja) * 1986-12-01 1988-06-10 Toshiba Ceramics Co Ltd 半導体基板ウエ−ハ
JPS6450428U (ja) * 1987-09-24 1989-03-29

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705423A (en) * 1994-11-14 1998-01-06 Shin-Etsu Handotai Co., Ltd. Epitaxial wafer
JPH11121312A (ja) * 1997-10-13 1999-04-30 Mitsui Eng & Shipbuild Co Ltd 炭化ケイ素ウエハ
JP2006156560A (ja) * 2004-11-26 2006-06-15 Shindengen Electric Mfg Co Ltd 半導体ウェーハ
US8241423B2 (en) 2006-09-29 2012-08-14 Sumco Techxiv Corporation Silicon single crystal substrate and manufacture thereof
JP2015140270A (ja) * 2014-01-28 2015-08-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
WO2015114974A1 (ja) * 2014-01-28 2015-08-06 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
CN111999179A (zh) * 2020-07-16 2020-11-27 青岛理工大学 一种用于制作不同粗糙度岩石节理的装置及方法
CN111999179B (zh) * 2020-07-16 2024-05-14 青岛理工大学 一种用于制作不同粗糙度岩石节理的装置及方法
JP2025078770A (ja) * 2022-03-31 2025-05-20 日本碍子株式会社 仮固定基板
JP2025091423A (ja) * 2022-03-31 2025-06-18 日本碍子株式会社 仮固定基板

Also Published As

Publication number Publication date
JP2757069B2 (ja) 1998-05-25

Similar Documents

Publication Publication Date Title
EP0588055B1 (en) Method for manufacturing wafer
US6793837B2 (en) Process for material-removing machining of both sides of semiconductor wafers
US7226864B2 (en) Method for producing a silicon wafer
TWI745781B (zh) 半導體晶圓的評估方法及製造方法以及半導體晶圓製造步驟管理方法
KR101145473B1 (ko) 에피택셜 코팅 실리콘 웨이퍼 및 에피택셜 코팅 실리콘 웨이퍼의 제조 방법
US6200908B1 (en) Process for reducing waviness in semiconductor wafers
US10829411B2 (en) Rectangular glass substrate and method for preparing the same
CN100490126C (zh) 用于制造半导体晶片的工艺
JP2017092400A (ja) 欠陥領域の判定方法
JPH0496247A (ja) エピタキシャル成長用半導体ウェーハ、およびその製造方法
KR20020017910A (ko) 재생웨이퍼를 반도체웨이퍼로 변환시키는 방법
US6074947A (en) Process for improving uniform thickness of semiconductor substrates using plasma assisted chemical etching
TW483079B (en) Method for the detection of processing-induced defects in a silicon wafer
KR100203340B1 (ko) 반도체 웨이퍼 연마용 연마제 및 연마방법
JP2002026096A (ja) シリコンウエハーの品質評価方法及び再生方法
KR20060046744A (ko) 기판 처리 방법과 기판 처리 장치
JPH05315305A (ja) ウェーハ研磨方法
JP3642250B2 (ja) 半導体基板の研磨条件の判定方法
KR100384680B1 (ko) 반도체 웨이퍼 결함 검출 방법
JP4075426B2 (ja) シリコンウェーハの製造方法
Pei et al. Fine grinding of silicon wafers: grinding marks
JP2003203890A (ja) シリコンウェーハの製造方法
JP2937173B2 (ja) 半導体ウェーハからのパーティクル発生個数測定方法
JPH11251273A (ja) 半導体集積回路装置の製造方法、半導体ウエハの製造方法および半導体ウエハ
JP2001044153A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090313

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees