JPH0497438A - 障害検出方式 - Google Patents

障害検出方式

Info

Publication number
JPH0497438A
JPH0497438A JP2215069A JP21506990A JPH0497438A JP H0497438 A JPH0497438 A JP H0497438A JP 2215069 A JP2215069 A JP 2215069A JP 21506990 A JP21506990 A JP 21506990A JP H0497438 A JPH0497438 A JP H0497438A
Authority
JP
Japan
Prior art keywords
arbitration
data
processing
lsi
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2215069A
Other languages
English (en)
Inventor
Izuyuki Uehara
上原 出之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2215069A priority Critical patent/JPH0497438A/ja
Publication of JPH0497438A publication Critical patent/JPH0497438A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、情報処理装置の障害検出方式に関し、特に調
停回路の障害検出方式に関する。
[従来の技術] 近年の情報処理装置の高速化、高信頼性化の要求に伴っ
て装置のLSI化率を高める傾向が顕著になってきた。
高速化を求める点からはデータ転送能力を向上するため
にインタフェースのデータ信号幅を増加する必要がある
一方で、LSI化に際してはLSIの入出力ピン数に制
限があるため、情報処理装置としては、データ信号を複
数のLSIに分割して入力する方式のものが一般的であ
った。
第2図はこのような背景を考慮した従来の情報処理装置
の構成例を示す図である。第2図の例では、データ信号
を2つのLSII、2に分割して入力するようになって
おり、処理装置A、Bから処理要求信号RQA、RQB
と上位データ信号DAU、DBU及び下位データ信号D
AL。
DBLが送出されるときに、処理要求信号RQA。
RQB及び上位データ信号DAU、DBUはLSIIに
入力し、下位データ信号DAL。
DBLはLSI2に入力する。LSIIでは、調停回路
3において処理要求信号RQA、RQBを入力として一
定の優先順位に従って処理要求を選択し、選択結果を選
択信号SELとして出力して、LSII内の選択回路4
及びLSI2内選択回路Sに与える。選択回路4.5で
は、処理装置A。
Bからの上記データ信号DAU、DBU、及び下位デー
タ信号DAL、DBLを選択信号SELの内容によって
選択し、LSIの外部に選択結果データDTU、DTL
として出力する。
[発明が解決しようとする課題] ところで、上述した従来の情報処理装置では、調停回路
が1つしか設けられておらず、この調停回路に障害が生
じた場合には、その発見が非常に困難であるという欠点
があった。また、LSI間で受け渡しされる選択信号S
ELに不正が生した場合には誤ったデータが選択されて
データ化けを起こすこともあり、装置の信頼性が低下す
るという問題があった。
さらに、LSII、2が同種のLSIで設計されている
場合などには、LSI2にも調停回路が組み込まれてい
るが、調停回路は、実際にはLSIIでしか使用されて
おらず、LSI2の調停回路は全く使用されず無駄にな
っているという問題もあった。
本発明はこのような従来の欠点を改善したもので、その
目的は、調停回路の障害を容易に検出することができて
、装置の信頼性を向上させることの可能な障害検出方式
を提供することにある。
[課題を解決するための手段] 本発明の障害検出方式は、複数の処理装置からの処理要
求とデータを受け付けて、一定の優先順位に従って前記
処理要求と前記データを選択する情報処理装置において
、前記各処理装置からの前記処理要求が加わるとともに
前記データが分割されて加わる複数のLSIを有し、各
LSIは、前記処理要求と分割入力された前記データを
選択する調停回路をそれぞれ具備し、各LSIの各調停
回路からの調停結果を互いに比較して不一致であれば障
害として検出するようになっている。
[作 用] 複数の処理装置からの処理要求とデータを受付けると、
各LSIの各調停回路では、受付けた処理要求と分割入
力されたデータを選択し、これを調停結果として出力す
る。各調停回路からこのように出力された調停結果は、
互いに比較されて、不一致であれば障害として検出され
る。
[実施例] 次に本発明について図面を参照して説明する。
第1図は本発明の障害検出方式が適用される情報処理装
置の一例を示すブロック図である。
第1図の情報処理装置は、2つの同種のLSIl0,1
1を有しており、各LS I 10゜11には、2つの
処理装置A、Bからの処理要求RQA、RQBがそれぞ
れ入力するとともに、2つの処理装置iA、Bからのデ
ータ信号DA、DBが1/2に分割されてそれぞれ上位
データ信号DAU、DBU、下位データ信号DAL、、
DELとして入力するようになっている。
各LSIl0111内には、処理要求信号RQA、RQ
Bを入力として処理要求を一定の優先順位に従って選択
する調停回路12.14と、調停回路12.14からの
選択信号5ELL。
5EL2により、上位データ信号DAU、DEL−1下
位データ信号DAL、、DBLをそれぞれ選択する選択
回路13.15とが設けられている。
また、この情報処理装置には、各LSIl0゜11の調
停回路12.14からの選択信号5ELI、5EL2を
互いに比較して、不一致であれば障害として検出する比
較回路16が設けられている。
次にこのような構成の情報処理装置における調停回路の
障害検出処理について説明する。
いま、処理袋@A、Bから処理要求が発生すると処理装
置A、Bからは処理要求信号RQA。
RQBと、1/2に分割された結果の上位データ信号D
AU、DBU及び下位データ信号DAL。
DELとが送出される。処理要求信号RQA。
RQBは共にLSIl0.LSIIIに入力されるとと
もに、LSIl0には上位データ信号DAU、DBUが
、また、LSIIIには下位データ信号DAL、DBL
が入力される。
LSI10及びLS I 11テは、調停回路12.1
4において処理要求信号RQA、RQBを入力として一
定の優先順位に従って処理要求を選択する。
選択結果はそれぞれ選択信号5ELL。
5EL2として出力され、各LSIIO211選択回路
13.15に加わるとともにLSI外部へも出力される
。選択回路13.15では処理装置A、Bからの上位デ
ータ信号DAU、DBU及び下位データ信号DAL、D
ELを選択信号5ELL、5EL2の内容によって選択
し、LSIl0111の外部に選択結果データDTU。
DTLとして出力する。
一方、LSIl0111の外部に出力された選択信号5
ELL、5EL2は比較回路16にも加わり、比較回路
16では両者の信号が一致しているか否かを比較し、不
一致であればエラーとしてエラー信号ERRを出力し、
これを障害として報告する。
なお、本実施例では、処理要求が発生する装置を2つと
したが、3つ以上のn個の処理装置から処理要求が発生
する場合にも、情報処理装置内に同種のLSIをn個(
3つ以上)で構成し、n個の情報処理装置からのデータ
をl / n Lこ分割してn個の各LSIに入力させ
ることにより、同種に実現可能である。
[発明の効果コ 以上説明したように、本発明によれば各LSIが調停回
路を具備し、各々の調停結果を互いに比較して障害を検
出するようにしているので、障害の検出を容易に行なう
ことができて、装置の信頼性を向上させることができる
という効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は従来
の情報処理装置のブロック図である。 第1図において、10.11・・LSI、12.14・
・調停回路、13.15・・選択回路、16・・・比較
回路。 岩 1 図 ・A 、B

Claims (1)

    【特許請求の範囲】
  1. 複数の処理装置からの処理要求とデータを受け付けて、
    一定の優先順位に従って前記処理要求と前記データを選
    択する情報処理装置において、前記各処理装置からの前
    記処理要求が加わるとともに前記データが分割されて加
    わる複数のLSIを有し、各LSIは、前記処理要求と
    分割入力された前記データを選択する調停回路をそれぞ
    れ具備し、各LSIの各調停回路からの調停結果は、互
    いに比較されて不一致であれば障害として検出されるよ
    うになっていることを特徴とする障害検出方式。
JP2215069A 1990-08-16 1990-08-16 障害検出方式 Pending JPH0497438A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2215069A JPH0497438A (ja) 1990-08-16 1990-08-16 障害検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2215069A JPH0497438A (ja) 1990-08-16 1990-08-16 障害検出方式

Publications (1)

Publication Number Publication Date
JPH0497438A true JPH0497438A (ja) 1992-03-30

Family

ID=16666243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2215069A Pending JPH0497438A (ja) 1990-08-16 1990-08-16 障害検出方式

Country Status (1)

Country Link
JP (1) JPH0497438A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641532A (en) * 1995-12-15 1997-06-24 The Procter & Gamble Company Beverages having stable flavor/cloud emulsions in the presence of polyphosphate-containing preservative systems by including gellan gum

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641532A (en) * 1995-12-15 1997-06-24 The Procter & Gamble Company Beverages having stable flavor/cloud emulsions in the presence of polyphosphate-containing preservative systems by including gellan gum

Similar Documents

Publication Publication Date Title
US5285456A (en) System and method for improving the integrity of control information
US3305830A (en) Error correcting redundant logic circuitry
JPH0497438A (ja) 障害検出方式
JPH04303234A (ja) データ転送方式
US11342935B2 (en) Cyclic redundancy check (CRC) system for detecting error in data communication
EP0615639A1 (en) Digital circuits
JPS62293441A (ja) デ−タ出力方式
JPH0628003B2 (ja) 多重化制御装置のデ−タ制御方法及び装置
JPS61136135A (ja) 外部バスエラ−検出回路
JPH08278898A (ja) Cpu判定装置
JP2720519B2 (ja) データ転送方式
JP2892821B2 (ja) データ転送装置
JPS63273141A (ja) 誤り自己訂正プロセッサ−とその駆動方法
JPS5916303B2 (ja) デ−タ処理装置
JPH0638239B2 (ja) 誤り訂正機構
JPS63115240A (ja) 障害検出方式
JPS6017127B2 (ja) パリティ付加方式
JPS59178536A (ja) 複数デ−タの零値判定方式
JPS61170849A (ja) デ−タ転送装置
JPS63106838A (ja) デ−タバツフアチエツク回路
JPH07210471A (ja) 情報処理装置
JPS60163135A (ja) デ−タバスチエツク方式
JPH03129531A (ja) 制御装置
JPH05341003A (ja) 多重化された論理回路のエラーチェック方式
JPH04304541A (ja) バスインタフェース回路