JPH0498308A - クロックタイミング制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はダイナミｌり回路のクロックのタイミングを制
御する装置に関し、特に低周誠数て′も動作させる事テ
可能とするクロックタイミング制御装置に関する。

〔従来の技術〕

通常、ダイナミック回路は、第４図の様に構成され、ク
ロｌりのタイミングによりデータの取りこみとデータの
保持を行なうものである。従来、クロックのタイミング
を制御する装置は、１つでこの装置により出力されたク
ロ７クにより先述のグイナミンクラッチ回路の動作を実
現していた。

次にこの動作を第４図に従って説明する。まず、クロッ
クタイミング制御装置２０から出力されるクロック信号
Ｃが“１″′の時は、トランスファーｅはＯＮＬ、デー
タＤを取りこみ、節点０１はＤとなり、節点０２にＤが
出力される。次に、クロック信号Ｃが”１”から“０″
′に変わると、今までＯＮしていたトランスファーＣは
ＯＦＦし、両点０１は先程とりこんだＤの値と保持し、
節点０２にはＤが出力される０次にクロ・ｌり信号Ｃが
“０′″から°°１”に変わると、節点０１は新しいデ
ータＤｇ：取りこみ、節？５０２にＤが出力される。こ
こて゛クロックタイミング制御装置２０（：は、発振器
圧力Ｘが入力される。

前述のダイナミｌり回路の動作は、ＭＯＳデバイス固有
の畜生容量を利用して、サンプリング動作を行なってい
る。容量の記憶情報が漏れて電流となって消失しないう
ちに、次のサンプル動作をする為にクロック周波数は適
当に高いこ、とを−必要とする。

尚、ＰチャネルＭＯ５）−ランジスタとＮチャネルＭＯ
Ｓトランジスタとの直列体の共通接続点を節点０２とし
、共通ゲートを節点０１としている。

〔発明が解決しようとする課題〕

マイクロコンピュータで前述した回路動作を低周波数で
行なう場合、発振器出力Ｘが入力されるクロック制御装
置２０から出力されるクロックタイミング信号Ｃは第５
図で示すように、通常動作と比較すると、１”、°゛０
”の期間がと６に長くなる。

このことにより、ダイナミ・ツク回路の動作ではトラン
スファーｅかＯＦＦしている状態、つまりデータ保持期
間が長くなり、データの保持抜けが起こる。

また、次段のインベータのゲートが中間電位となり、Ｐ
ｃｈ）ランジスタ、Ｎｃｈ）ランジスタともにＯＮした
状態になり、貫通を流が流れ、従来低周波数動作の利点
である低消費電力の特性が失なわれる。

本発明の目的は、前記問題点を解決し、データの保持抜
は事故が生じる心配がなく、低消費電力で済むようにし
たクロックタイミング制御装置を提供することにある。

〔課題を解決するための手段〕

本発明のクロックタイミング制御装置の構成は、高速動
作に対応するクロック信号と低周波数動作に対応するク
ロック信号とのうちどちらかを選択出力する手段を偏え
たことを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例の２０ツクタイミング制御装
置のブロック図である。

第１図において、本実施例のクロックタイミング制御装
置は、高速動作（通常動作）対応の装置Ａと、低周波数
動作対応の装置Ｂとの２つから成り、各々の装置Ａ、Ｂ
がら出力されるクロックタイミング信号は、第６図て示
される通りである。

ただし、装置Ａの波形は高速状態で、装置Ｂの波形は低
周波数での動作の場合である。

本実施例のクロックタイミング制御装置は、高速動作に
対応する装置Ａと、低周波数動作に対応する装置Ｂの２
つをもち、更にこの２つの装置を高速動作、低周波数動
作で切り替えるスイッチを有している。ここで・、高速
動作に対応するクロックタイミング制御装置Ａとは第６
図で示すクロンクタイミング装置Ａ出力Ｃを出力するも
ので、従来のものと同一である。また、低周波数動作に
対えするクロックタイミング制御装置とは第６（２Ｉで
示すクロ／クラ装置ング装置Ｂ出力Ｃを出力するもので
、低周波数の状態で保持期間つまり出力Ｃが“０′″の
期間シ、高速動作の“０″の期間とほぼ同じくらい実現
することが可能となる。

これら装置Ａ、Ｂは、切り替えスイッチにより動作状態
に応じて、どちらか１つの装置が選択される様に構成す
る。例えば外部からの信号により切り替えるようにする
。

次に動作について説明する。

まず高速動作の場合、クロックタイミング制御装置２０
は切替えスイッチで装置Ａが選択され、この装置Ａによ
りクロ７クのタイミングは制御され、このタイミングに
よりダイナミック回路の動作が実現される。

次に低周波数で動作させる場合、切替えスイッチにより
、装置Ｂが選択され、この装置Ｂによりクロｌりのタイ
ミングは制御される。

ここで、装置Ｂは、例７−ば第２図に示す様な構成て゛
、発振器から出力された出力Ｘと、出力Ｘの先述した装
ＴＬＡを抜けた出力信号ＣとシＮＯＲゲートｄに通し、
さらにインバータｇｔ６介してクロＩり信号ｃ−３取り
出す、出力Ｘとクロック信号Ｃとの２つの信号のタイミ
ングから、第３図に示す信号Ｃ−を得る事かて′きる。

この場合、ダイナミック回路でクロックが“０″となる
期間、つまりデータを保持する期間は短縮され、保持抜
けを防止でき、高速動作時と同等の回路動作を実現する
ことが可能である。

すなわち装置Ｂは、装置Ａの周波数を変えずして、デユ
ーティ（Ｄｕｔｙ）比を変化させる事により、保持期間
を高速動作時とほぼ同じにすることができる。従って、
装ＷＢを第７図に示す立ち下り検出回路を用いても良く
、第８図の様な信号Ｃ“を得ることができる。ここで、
第７図の回路は、インバータ３０．ＮＡＮＤゲート３１
．インバータ３２〜３５．コンデンサ３６〜３８からな
る遅延回路と含有する。

次に低周波数で動作させる場合切り替えスイッチにより
装置Ｂが選択され、装置Ｂによりクロックのタイミング
は制御される。この場合ダイナミック回路で、クロック
が“０”となる期間つまりデータを保持する期間は高速
動作の場合のそれとほぼ同一である為、高速動作時と同
等のダイナミック回路の動作を実現することが可能であ
る。

〔発明の効果〕

以上説明したように、本発明は、低周波数動作で高速動
作のデータ保持期間とほぼ同一の期間を生成することの
可能なりロックタイミング制御装置を有することにより
、特にダイナミック回路を含むＭＯＳデバイスの低周波
での動作を可能にし、更に低消費電力の実現をも可能と
する効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のダイナミック回路を示すブ
ロック図、第２図は第１図のクロックタイミング制御装
置の低周波数動作時対応の装置の一例を示すブロック図
、第３図は第２図のタイミング図、第４［２１は従来の
ダイナミック回ｉｉ’３ｅ示すブロック図、第５図は第
４図のクロックタイミング図、第６［２Ｉは第１図のタ
イミング図、第７［３は第１図の装置の他側を示すブロ
ック図、第８１２１は第７図のタイミング図て′ある。 Ａ・・・通常動作時対応クロックタイミング制御装置、
Ｂ・・・低周波数動作時対応りロγクタイミング制御装
置、Ｃ・・・クロ・ツクタイミング制御装置出力信号、
Ｃ′・・−装置Ｂのクロック出力信号、Ｄ・・・入力信
号、０１・−トランスファーの出力信号、０２・・イン
バータの出力信号、Ｘ・・・発振器の出力信号、ａ、ｅ
　　トランスファー、ｇ、３０．３２〜３５・・−イン
バータ、３６〜３８・−・コンデンサ、ｄ・・・２人力
ＮＯＲゲート。

Claims (1)

【特許請求の範囲】
1. 高速動作に対応するクロック信号と低周波数動作に対応
   するクロック信号とのうちどちらかを選択出力する手段
   を備えたことを特徴とするクロックタイミング制御装置
   。