JPH05100706A - プロセス制御ループ表示装置 - Google Patents
プロセス制御ループ表示装置Info
- Publication number
- JPH05100706A JPH05100706A JP23652491A JP23652491A JPH05100706A JP H05100706 A JPH05100706 A JP H05100706A JP 23652491 A JP23652491 A JP 23652491A JP 23652491 A JP23652491 A JP 23652491A JP H05100706 A JPH05100706 A JP H05100706A
- Authority
- JP
- Japan
- Prior art keywords
- control loop
- connection
- screen
- blocks
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Computer Display Output (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】
【目的】 演算ブロックの組合せで構成するプロセス制
御ループの制御情報を表示する表示装置において、入出
力信号の信号接続状態及び演算ブロック間の信号接続状
態をグラフィカルに画面表示する。 【構成】 プロセス制御ループの演算ブロック間の接続
規則を記憶する表示制御手段が、演算ブロック間等の接
続関係を演算し、その結果に応じて演算ブロックと接続
される信号線を表示装置の画面に表示する。演算ブロッ
クの配置と信号の接続先を指定するだけで、プロセス制
御ループの内容を画面にグラフィカルに表示させながら
容易に作成することを可能とする。
御ループの制御情報を表示する表示装置において、入出
力信号の信号接続状態及び演算ブロック間の信号接続状
態をグラフィカルに画面表示する。 【構成】 プロセス制御ループの演算ブロック間の接続
規則を記憶する表示制御手段が、演算ブロック間等の接
続関係を演算し、その結果に応じて演算ブロックと接続
される信号線を表示装置の画面に表示する。演算ブロッ
クの配置と信号の接続先を指定するだけで、プロセス制
御ループの内容を画面にグラフィカルに表示させながら
容易に作成することを可能とする。
Description
【０００１】
【産業上の利用分野】本発明はプロセス制御ループ表示
装置に係り、特に、演算ブロックを選択配置し、相互に
結線することで構成される制御ループのグラフィカルな
表示に適したプロセス制御ループ表示装置に関する。
装置に係り、特に、演算ブロックを選択配置し、相互に
結線することで構成される制御ループのグラフィカルな
表示に適したプロセス制御ループ表示装置に関する。
【０００２】
【従来の技術】複数個の演算ブロックから構成される制
御ループの内容を画面上に表示するとき、プロセス入出
力信号と演算ブロックの接続状態及び演算ブロック間の
接続状態の各様子をグラフィカルに表現することは、オ
ペレータの制御系に対する理解を助けるために重要であ
る。しかしながら、従来の制御ループの表示では、表示
された演算ブロックの入出力端子の表示箇所に、その端
子の接続先が、信号名称又は演算ブロック番号として文
字又は符号で表示されるだけであり、接続関係をグラフ
ィカルに表現できないものであった。
御ループの内容を画面上に表示するとき、プロセス入出
力信号と演算ブロックの接続状態及び演算ブロック間の
接続状態の各様子をグラフィカルに表現することは、オ
ペレータの制御系に対する理解を助けるために重要であ
る。しかしながら、従来の制御ループの表示では、表示
された演算ブロックの入出力端子の表示箇所に、その端
子の接続先が、信号名称又は演算ブロック番号として文
字又は符号で表示されるだけであり、接続関係をグラフ
ィカルに表現できないものであった。
【０００３】
【発明が解決しようとする課題】従来の制御ループの表
示では、図形に関する接続情報を制御情報として持たな
いため、前述の如くグラフィカルな表示ができなかっ
た。この問題を解決するには、ループ制御の制御情報の
中に図形の接続情報を含ませればよい。しかし、図形接
続情報は演算ブロックの配置位置や信号線の結線ルート
からなるので、この接続情報を備えるためには多大な記
憶領域を必要とし、また図形の接続情報を用いる方式の
場合には結線ルートを指定するための操作が増えるので
好ましい方式ではない。
示では、図形に関する接続情報を制御情報として持たな
いため、前述の如くグラフィカルな表示ができなかっ
た。この問題を解決するには、ループ制御の制御情報の
中に図形の接続情報を含ませればよい。しかし、図形接
続情報は演算ブロックの配置位置や信号線の結線ルート
からなるので、この接続情報を備えるためには多大な記
憶領域を必要とし、また図形の接続情報を用いる方式の
場合には結線ルートを指定するための操作が増えるので
好ましい方式ではない。
【０００４】本発明の目的は、ループ制御装置の制御ル
ープの内容を、装置の構成を複雑にすることなく簡単な
操作でグラフィカルに表示することのできるプロセス制
御ループ表示装置を提供することにある。
ープの内容を、装置の構成を複雑にすることなく簡単な
操作でグラフィカルに表示することのできるプロセス制
御ループ表示装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明に係るプロセス制
御ループ表示装置は、上記の目的を達成するため、次に
ように構成される。複数個の演算ブロックを選択して画
面に表示し、これらの演算ブロックのうち関連のある演
算ブロックの間の接続関係を画面上で示して制御ループ
を構成し、この制御ループを画面表示するプロセス制御
ループ表示装置であって、画面上における制御ループの
表示に関し、演算ブロック及びこれらの間の接続関係を
表す信号線により、グラフィカルに表示することを可能
にする表示手段と、演算ブロックに接続される信号線が
画面上他の演算ブロックを横切らないように且つ信号線
同士が重ならないように定められた予め記憶された接続
関係についての情報に従って、演算ブロック間の接続関
係を表す信号線を演算し、この演算結果に応じて前記演
算ブロックと前記信号線を前記画面に表示させる表示制
御手段とを備えるように構成される。前記の構成におい
て、好ましくは、接続関係についての情報は、演算ブロ
ック相互の信号線の接続に対し、最短経路で結線させる
基準と、その最短経路は予め定められた接続ルートの中
から、前記演算ブロック相互の位置関係から合致するも
のを選択する基準を含む。最短経路で表示させることに
より冗長性を低減し、オペレータに視認しやすく、操作
性を高めることができる。また前記の構成において、好
ましくは、表示制御手段は、機能の異なる演算ブロック
のすべてを入出力端子と演算ブロック出力を有する同一
図形にて表示する基準を含む。複数の演算ブロックはそ
れぞれ機能が異なるが、制御ループを表示する表示装置
の画面上同一の形状で表すようにしたため、演算ブロッ
クを配置できる予定箇所の制限を受けず、任意の演算ブ
ロックを配置することができるという利点を有する。ま
た前記の構成において、好ましくは、表示制御手段は、
演算ブロック間の接続関係を表す信号線の演算結果、演
算ブロック間における表示すべき信号線の本数が、予め
決められた本数以上になったとき、信号線同士が重なら
ないように接続することが不可能であると判断し、画面
上での信号線表示に替え、相互が接続されることを意味
する符号を画面に表示する基準を含む。画面上信号線を
表示し、演算ブロック間の結線関係をグラフィカルに表
示できると共に、信号線の重なりを防止して視認性及び
操作性を良好にした。
御ループ表示装置は、上記の目的を達成するため、次に
ように構成される。複数個の演算ブロックを選択して画
面に表示し、これらの演算ブロックのうち関連のある演
算ブロックの間の接続関係を画面上で示して制御ループ
を構成し、この制御ループを画面表示するプロセス制御
ループ表示装置であって、画面上における制御ループの
表示に関し、演算ブロック及びこれらの間の接続関係を
表す信号線により、グラフィカルに表示することを可能
にする表示手段と、演算ブロックに接続される信号線が
画面上他の演算ブロックを横切らないように且つ信号線
同士が重ならないように定められた予め記憶された接続
関係についての情報に従って、演算ブロック間の接続関
係を表す信号線を演算し、この演算結果に応じて前記演
算ブロックと前記信号線を前記画面に表示させる表示制
御手段とを備えるように構成される。前記の構成におい
て、好ましくは、接続関係についての情報は、演算ブロ
ック相互の信号線の接続に対し、最短経路で結線させる
基準と、その最短経路は予め定められた接続ルートの中
から、前記演算ブロック相互の位置関係から合致するも
のを選択する基準を含む。最短経路で表示させることに
より冗長性を低減し、オペレータに視認しやすく、操作
性を高めることができる。また前記の構成において、好
ましくは、表示制御手段は、機能の異なる演算ブロック
のすべてを入出力端子と演算ブロック出力を有する同一
図形にて表示する基準を含む。複数の演算ブロックはそ
れぞれ機能が異なるが、制御ループを表示する表示装置
の画面上同一の形状で表すようにしたため、演算ブロッ
クを配置できる予定箇所の制限を受けず、任意の演算ブ
ロックを配置することができるという利点を有する。ま
た前記の構成において、好ましくは、表示制御手段は、
演算ブロック間の接続関係を表す信号線の演算結果、演
算ブロック間における表示すべき信号線の本数が、予め
決められた本数以上になったとき、信号線同士が重なら
ないように接続することが不可能であると判断し、画面
上での信号線表示に替え、相互が接続されることを意味
する符号を画面に表示する基準を含む。画面上信号線を
表示し、演算ブロック間の結線関係をグラフィカルに表
示できると共に、信号線の重なりを防止して視認性及び
操作性を良好にした。
【０００６】更に前記の構成において、好ましくは、表
示制御手段は、制御ループを構成する演算ブロックの数
が多いため１つの画面に全部を表示できず、２画面以上
を必要とし、且つ演算ブロック間の結線が２画面にまた
がる場合には、画面上での結線に替え、相互が接続され
ることを意味する符号を画面に表示する基準を含むもの
である。信号線の表示が２画面にわたる場合には、結局
結線関係を１つの画面で見ることができないのであるか
ら、接続先を表示するだけとして、操作を高め、且つ必
要最小限の情報のみを与えるように構成される。更に前
記の構成において、好ましくは、表示制御手段は、信号
線を画面に表示する場合に、アナログ信号を実線で表示
し、デジタル信号を破線で表示することを特徴とする。
示制御手段は、制御ループを構成する演算ブロックの数
が多いため１つの画面に全部を表示できず、２画面以上
を必要とし、且つ演算ブロック間の結線が２画面にまた
がる場合には、画面上での結線に替え、相互が接続され
ることを意味する符号を画面に表示する基準を含むもの
である。信号線の表示が２画面にわたる場合には、結局
結線関係を１つの画面で見ることができないのであるか
ら、接続先を表示するだけとして、操作を高め、且つ必
要最小限の情報のみを与えるように構成される。更に前
記の構成において、好ましくは、表示制御手段は、信号
線を画面に表示する場合に、アナログ信号を実線で表示
し、デジタル信号を破線で表示することを特徴とする。
【０００７】
【作用】本発明によるプロセス制御ループ表示装置で
は、表示装置の画面上に、制御ループを構成する複数の
演算ブロックを所定位置で配置表示し、且つこれらの演
算ブロックの間の接続関係を表す信号線を、画面上にグ
ラフィカルに表示する。信号線の表示では、演算ブロッ
クに接続される信号線が、画面上他の演算ブロックを横
切らないように、且つ信号線同士が重ならないように、
予め記憶された接続関係についての情報に従って、演算
ブロック間に配線される。表示制御手段は、プロセス制
御ループの内容を画面に表示する際に、予め記憶された
接続関係についての情報に従って、演算ブロックの相互
の間及び演算ブロックと入出力端子との間の各結線を表
示させる。このとき、結線ルートに関しての情報は図形
情報である必要はなく、演算ブロック相互間、及び演算
ブロックと入出力端子の間の接続情報だけでよい。演算
ブロックは、すべて同一の形状で画面に配置される。次
に、接続情報に基づいて、予め定められた結線ルートの
中から、演算ブロック相互の位置関係に適したものを選
択し、それを表示する。
は、表示装置の画面上に、制御ループを構成する複数の
演算ブロックを所定位置で配置表示し、且つこれらの演
算ブロックの間の接続関係を表す信号線を、画面上にグ
ラフィカルに表示する。信号線の表示では、演算ブロッ
クに接続される信号線が、画面上他の演算ブロックを横
切らないように、且つ信号線同士が重ならないように、
予め記憶された接続関係についての情報に従って、演算
ブロック間に配線される。表示制御手段は、プロセス制
御ループの内容を画面に表示する際に、予め記憶された
接続関係についての情報に従って、演算ブロックの相互
の間及び演算ブロックと入出力端子との間の各結線を表
示させる。このとき、結線ルートに関しての情報は図形
情報である必要はなく、演算ブロック相互間、及び演算
ブロックと入出力端子の間の接続情報だけでよい。演算
ブロックは、すべて同一の形状で画面に配置される。次
に、接続情報に基づいて、予め定められた結線ルートの
中から、演算ブロック相互の位置関係に適したものを選
択し、それを表示する。
【０００８】
【実施例】以下に、本発明の実施例を添付図面に基づい
て説明する。図１はプロセス制御ループの一例を示すル
ープスケッチである。図１に示すプロセス制御ループ例
を説明する。先ず、入力端子テーブル１０中のアナログ
入力No.032（信号名：AI032 ）を取り込み、入力処理演
算器３ａで信号チェックを行い、偏差演算器３ｂで制御
目標値との偏差を演算し、ＰＩＤ演算器３ｃでＰＩＤ演
算を行う。また、入力端子テーブル１０中のデジタル入
力No.001（信号名：DI001 ）を取り込み、定数発生器３
ｄで当該デジタル入力に対応する定数を出力させる。上
記のＰＩＤ演算器３ｃの出力と定数発生器３ｄの出力と
を、プロセス状態に従って信号切換器３ｅにより切換
え、出力処理器３ｆからアナログ出力No.028（信号名：
AO028 ）の出力端子テーブル１１に書き込む。ここで、
デジタル信号入力インタフェース（DI）１ａとアナログ
信号入力インタフェース（AI）１ｂは、プロセスからの
信号を入力し、正規化した信号に変換した後、入力端子
テーブル１０に書き込むものである。また、出力端子テ
ーブル１１の内容は、アナログ出力インタフェース（A
O）１ｃによってプロセスへの出力信号に変換される。
図１において、アナログ信号は実線で、デジタル信号は
破線でそれぞれ表示し、区別している図２は演算ブロッ
クの表現を示し、（ａ）は入力処理演算器３ａ、（ｂ）
は出力処理器３ｆをそれぞれ示している。演算ブロック
の入出力端子は○枠で囲まれた数字で示され、入力端子
２１は演算ブロックの左側に配置され、出力端子２２は
演算ブロックの右側に配置されている。この出力端子２
２とは別に、演算ブロックには他の出力２３が一つずつ
設けられている。ブロックNo. ２４は、演算ブロックの
処理順序を示すものであり、番号の小さい順に処理され
ることを示す。また２５の表示はファンクションコー
ド、２６の表示は演算ブロックの略称である。
て説明する。図１はプロセス制御ループの一例を示すル
ープスケッチである。図１に示すプロセス制御ループ例
を説明する。先ず、入力端子テーブル１０中のアナログ
入力No.032（信号名：AI032 ）を取り込み、入力処理演
算器３ａで信号チェックを行い、偏差演算器３ｂで制御
目標値との偏差を演算し、ＰＩＤ演算器３ｃでＰＩＤ演
算を行う。また、入力端子テーブル１０中のデジタル入
力No.001（信号名：DI001 ）を取り込み、定数発生器３
ｄで当該デジタル入力に対応する定数を出力させる。上
記のＰＩＤ演算器３ｃの出力と定数発生器３ｄの出力と
を、プロセス状態に従って信号切換器３ｅにより切換
え、出力処理器３ｆからアナログ出力No.028（信号名：
AO028 ）の出力端子テーブル１１に書き込む。ここで、
デジタル信号入力インタフェース（DI）１ａとアナログ
信号入力インタフェース（AI）１ｂは、プロセスからの
信号を入力し、正規化した信号に変換した後、入力端子
テーブル１０に書き込むものである。また、出力端子テ
ーブル１１の内容は、アナログ出力インタフェース（A
O）１ｃによってプロセスへの出力信号に変換される。
図１において、アナログ信号は実線で、デジタル信号は
破線でそれぞれ表示し、区別している図２は演算ブロッ
クの表現を示し、（ａ）は入力処理演算器３ａ、（ｂ）
は出力処理器３ｆをそれぞれ示している。演算ブロック
の入出力端子は○枠で囲まれた数字で示され、入力端子
２１は演算ブロックの左側に配置され、出力端子２２は
演算ブロックの右側に配置されている。この出力端子２
２とは別に、演算ブロックには他の出力２３が一つずつ
設けられている。ブロックNo. ２４は、演算ブロックの
処理順序を示すものであり、番号の小さい順に処理され
ることを示す。また２５の表示はファンクションコー
ド、２６の表示は演算ブロックの略称である。
【０００９】図３は、本発明に係るプロセス制御ループ
表示装置が適用される制御系の一実施例を示すブロック
図である。この実施例は、図１で説明した制御ループを
実行するループ制御装置５（以下、単にコントローラ５
と記す）と、制御ループの内容を表示するＣＲＴ１５を
備えた制御ループ表示装置７と、両者の間の通信を接続
する通信回線（バス）６から構成される。コントローラ
５は、計装配線２ａ〜２ｄを介してプロセス４との間で
信号の授受を行い、プロセス４の制御処理を行う。制御
ループの情報、すなわち、使用している演算ブロック及
び信号線の接続関係に関する情報は、中間コードファイ
ル９の中に格納されており、ループ制御インタプリタ１
２は、中間コードファイル９の格納内容を参照しつつ制
御・演算を周期的に行う。
表示装置が適用される制御系の一実施例を示すブロック
図である。この実施例は、図１で説明した制御ループを
実行するループ制御装置５（以下、単にコントローラ５
と記す）と、制御ループの内容を表示するＣＲＴ１５を
備えた制御ループ表示装置７と、両者の間の通信を接続
する通信回線（バス）６から構成される。コントローラ
５は、計装配線２ａ〜２ｄを介してプロセス４との間で
信号の授受を行い、プロセス４の制御処理を行う。制御
ループの情報、すなわち、使用している演算ブロック及
び信号線の接続関係に関する情報は、中間コードファイ
ル９の中に格納されており、ループ制御インタプリタ１
２は、中間コードファイル９の格納内容を参照しつつ制
御・演算を周期的に行う。
【００１０】以上の如き演算・処理を行う制御系におい
て、制御ループ表示装置７は、そのＣＲＴ１５の表示画
面上に図１に示すプロセス制御ループをグラフィカルに
表示する。
て、制御ループ表示装置７は、そのＣＲＴ１５の表示画
面上に図１に示すプロセス制御ループをグラフィカルに
表示する。
【００１１】制御ループ表示装置７は、ＣＲＴ１５と、
ＣＲＴ制御部１６と、キーボード１３と、キー入力処理
部１４と、演算制御部１８と、補助記憶装置１９と、通
信制御部１７とから構成される。通信制御部について
は、コントローラ５の中にも同等の通信制御部８が存在
する。これらの通信制御部１７，８を用いて、通信回線
６を介して制御ループ表示装置７とコントローラ５は相
互にデータ伝送を行う。補助記憶装置１９は、図１に示
した制御ループを記憶する機能を有し、その記憶内容は
通信制御部１７を介してコントローラ５内の中間コード
ファイル９に転送される。
ＣＲＴ制御部１６と、キーボード１３と、キー入力処理
部１４と、演算制御部１８と、補助記憶装置１９と、通
信制御部１７とから構成される。通信制御部について
は、コントローラ５の中にも同等の通信制御部８が存在
する。これらの通信制御部１７，８を用いて、通信回線
６を介して制御ループ表示装置７とコントローラ５は相
互にデータ伝送を行う。補助記憶装置１９は、図１に示
した制御ループを記憶する機能を有し、その記憶内容は
通信制御部１７を介してコントローラ５内の中間コード
ファイル９に転送される。
【００１２】演算制御部１８は、キー入力処理部１４と
ＣＲＴ制御部１６を制御し、キーボード１３の操作に従
って制御ループを作成し、その作成内容をＣＲＴ１５に
表示する。図４は、ＣＲＴ１５の画面表示レイアウトを
示したものである。画面上には、図２における点線内の
内容を表示する。画面左側の箇所３１には制御ループの
入力端子名を、画面右側の箇所３２には出力端子名を、
画面中央の領域３３には演算ブロックとその結線を表示
する。演算ブロック３４（配置予定箇所）は、横方向
（Ｘ軸）に５個（Ｘ１〜Ｘ５）、縦方向（Ｙ軸）に４個
（Ｙ１〜Ｙ４）配列したものを画面を１ページ分とす
る。演算ブロック３４は２ページ以降に配置することも
でき、その場合はページ単位で縦方向にスクロールする
ことで表示を可能とする。
ＣＲＴ制御部１６を制御し、キーボード１３の操作に従
って制御ループを作成し、その作成内容をＣＲＴ１５に
表示する。図４は、ＣＲＴ１５の画面表示レイアウトを
示したものである。画面上には、図２における点線内の
内容を表示する。画面左側の箇所３１には制御ループの
入力端子名を、画面右側の箇所３２には出力端子名を、
画面中央の領域３３には演算ブロックとその結線を表示
する。演算ブロック３４（配置予定箇所）は、横方向
（Ｘ軸）に５個（Ｘ１〜Ｘ５）、縦方向（Ｙ軸）に４個
（Ｙ１〜Ｙ４）配列したものを画面を１ページ分とす
る。演算ブロック３４は２ページ以降に配置することも
でき、その場合はページ単位で縦方向にスクロールする
ことで表示を可能とする。
【００１３】次に、図１に示したプロセス制御ループの
表示を実行するための操作手順を説明する。操作には、
キーボード１３を用いる。キーボード１３には、ＪＩＳ
Ｘ６００２「情報処理系けん盤配列」に準拠し、更にい
くつかの専用キーも備えられている。それらの専用キー
を、図５に示す。図５において１３ａは読出しキー、１
３ｂは書込みキー、１３ｃは登録キー、１３ｄは接続キ
ー、１３ｅはセットキー、１３ｆ及び１３ｇは画面表示
をスクロールするためのカーソルキーである。キーボー
ド１３の操作に応じて、ＣＲＴ１５の最下行に入力ガイ
ダンスが表示されるので、必要なデータを入力していく
ことで制御ループが作成される。下記に操作手順の例を
示す。
表示を実行するための操作手順を説明する。操作には、
キーボード１３を用いる。キーボード１３には、ＪＩＳ
Ｘ６００２「情報処理系けん盤配列」に準拠し、更にい
くつかの専用キーも備えられている。それらの専用キー
を、図５に示す。図５において１３ａは読出しキー、１
３ｂは書込みキー、１３ｃは登録キー、１３ｄは接続キ
ー、１３ｅはセットキー、１３ｆ及び１３ｇは画面表示
をスクロールするためのカーソルキーである。キーボー
ド１３の操作に応じて、ＣＲＴ１５の最下行に入力ガイ
ダンスが表示されるので、必要なデータを入力していく
ことで制御ループが作成される。下記に操作手順の例を
示す。
【００１４】 （手順） （入力ガイダンス表示） （操作） １ （表示なし） 「登録」 ２ BLOCK= 05 「セット」 ３ FUNC.= 02 「セット」 ４ POS = X1,Y1「セット」 以上の手順１〜４により、図６に示すように、入力処理
演算器３ａが画面上の（Ｘ１，Ｙ１）に配置される。同
様の手順で残りの演算ブロック３ｂ〜３ｆを配置する。
この時点では、入出力端子名及び信号線の配線はなされ
ていない。
演算器３ａが画面上の（Ｘ１，Ｙ１）に配置される。同
様の手順で残りの演算ブロック３ｂ〜３ｆを配置する。
この時点では、入出力端子名及び信号線の配線はなされ
ていない。
【００１５】次に、信号線を接続する操作手順の例を示
す。 （手順） （入力ガイダンス表示） （操作） ５ （表示なし） 「登録」 ６ BLOCK= 05 「セット」 ７ 1= AI032「セット」 ８ 2= 「セット」 ９ 3= 「セット」 １０ 4= 「セット」 以上の手順５〜１０により、入力演算器３ａの配線がな
され、入力信号AI032は画面に入力端子として表示され
る。この演算ブロック３ａの入力端子の２〜４は未使用
であるので、ただ単に「セット」キーを押すだけの操作
となる。また、ブロックNo. ２５の信号切換器の接続手
順は下記のようになる。
す。 （手順） （入力ガイダンス表示） （操作） ５ （表示なし） 「登録」 ６ BLOCK= 05 「セット」 ７ 1= AI032「セット」 ８ 2= 「セット」 ９ 3= 「セット」 １０ 4= 「セット」 以上の手順５〜１０により、入力演算器３ａの配線がな
され、入力信号AI032は画面に入力端子として表示され
る。この演算ブロック３ａの入力端子の２〜４は未使用
であるので、ただ単に「セット」キーを押すだけの操作
となる。また、ブロックNo. ２５の信号切換器の接続手
順は下記のようになる。
【００１６】 （手順） （入力ガイダンス表示） （操作） １１ （表示なし） 「接続」 １２ BLOCK= 25「セット」 １３ 1= B15 「セット」 １４ 2= B20 「セット」 １５ 3= 「セット」 １６ 4= 「セット」 同様の手順で残りの演算ブロックについても信号線を接
続し、これにより図６に示すような制御ループが作成さ
れ、ＣＲＴ１５の画面に表示される。最後に書込みキー
１３ｂを押すことで、作成された制御ループの内容は補
助記憶装置１９に格納されると共に、通信制御部１７，
８及び通信回線６を経由してコントローラ５の中間コー
ドファイル９に転送され、格納される。格納されるデー
タは、演算ブロックを一つの単位とし、図７に示すよう
な構成をとる。
続し、これにより図６に示すような制御ループが作成さ
れ、ＣＲＴ１５の画面に表示される。最後に書込みキー
１３ｂを押すことで、作成された制御ループの内容は補
助記憶装置１９に格納されると共に、通信制御部１７，
８及び通信回線６を経由してコントローラ５の中間コー
ドファイル９に転送され、格納される。格納されるデー
タは、演算ブロックを一つの単位とし、図７に示すよう
な構成をとる。
【００１７】以上述べたように、本発明によるプロセス
制御ループ表示装置７では、手順１〜１６のキーボード
操作によって得られる制御ループを、演算制御部１８が
演算処理することで、図７に示す格納フォーマットに変
換し、補助記憶装置19に格納すると共に、ＣＲＴ１５に
グラフィカルに表示することを特徴とする。また逆に補
助記憶装置１９に格納されている制御ループをＣＲＴ１
５に表示する機能を備える。この場合、演算ブロックを
Ｘ，Ｙ座標に基づいて画面上に配置し、次にブロックN
o. の小さい順に入出力端子の接続先を参照して信号線
を接続する。ここで、信号線の接続は自動的に行れ、オ
ペレータが指定する必要はない。
制御ループ表示装置７では、手順１〜１６のキーボード
操作によって得られる制御ループを、演算制御部１８が
演算処理することで、図７に示す格納フォーマットに変
換し、補助記憶装置19に格納すると共に、ＣＲＴ１５に
グラフィカルに表示することを特徴とする。また逆に補
助記憶装置１９に格納されている制御ループをＣＲＴ１
５に表示する機能を備える。この場合、演算ブロックを
Ｘ，Ｙ座標に基づいて画面上に配置し、次にブロックN
o. の小さい順に入出力端子の接続先を参照して信号線
を接続する。ここで、信号線の接続は自動的に行れ、オ
ペレータが指定する必要はない。
【００１８】以下に、自動結線の手法について説明す
る。図８は、自動結線を行うときの処理手順を示したフ
ローチャートである。信号線の接続は、大きく３つのケ
ースに分けられる。すなわち、（１）入力端子と演算ブ
ロックの間の接続、（２）出力端子と演算ブロックの間
の接続、（３）演算ブロック同士の接続の３つである。
３種類の接続ケースについていずれであるかの判定を、
判定ステップ１００で行う。入力端子の名称は“AI”又
は“DI”で、出力端子の名称は“AO”又は“DO”で始ま
るので、これらの名称に関する符号に基づいて接続ケー
スの判定を行う。
る。図８は、自動結線を行うときの処理手順を示したフ
ローチャートである。信号線の接続は、大きく３つのケ
ースに分けられる。すなわち、（１）入力端子と演算ブ
ロックの間の接続、（２）出力端子と演算ブロックの間
の接続、（３）演算ブロック同士の接続の３つである。
３種類の接続ケースについていずれであるかの判定を、
判定ステップ１００で行う。入力端子の名称は“AI”又
は“DI”で、出力端子の名称は“AO”又は“DO”で始ま
るので、これらの名称に関する符号に基づいて接続ケー
スの判定を行う。
【００１９】最初に、（１）の入力端子と演算ブロック
との間の接続について説明する。図９は、この場合の結
線ルールについて説明したものである。結線のタイプ
は、図９（ａ）のタイプＡと図９（ｂ）のタイプＢの２
つに分けられる。タイプＡは入力端子３１と演算ブロッ
ク３４を曲がりのない直線で接続できるものである。タ
イプＢは、入力端子３１と演算ブロック３４の間に他の
演算ブロックがあるため、迂回して接続する必要のある
ものである。迂回ルートは種々考えられるが、最短距離
で接続することを原則として図示以外のルートは採用し
ない。ステップ１１０で、上記の結線タイプを判定した
上、結線を行う。
との間の接続について説明する。図９は、この場合の結
線ルールについて説明したものである。結線のタイプ
は、図９（ａ）のタイプＡと図９（ｂ）のタイプＢの２
つに分けられる。タイプＡは入力端子３１と演算ブロッ
ク３４を曲がりのない直線で接続できるものである。タ
イプＢは、入力端子３１と演算ブロック３４の間に他の
演算ブロックがあるため、迂回して接続する必要のある
ものである。迂回ルートは種々考えられるが、最短距離
で接続することを原則として図示以外のルートは採用し
ない。ステップ１１０で、上記の結線タイプを判定した
上、結線を行う。
【００２０】次に、（２）の出力端子と演算ブロックと
の間の接続について説明する。出力処理を実行する演算
ブロックは、画面において出力端子に近接した右側に配
置するのが通常であるので、単に出力端子と演算ブロッ
クとを直線で結べばよい。ステップ１２０で、この接続
を行う。図１０は、出力端子３２と演算ブロック３４と
の間の接線の様子を示したものである。
の間の接続について説明する。出力処理を実行する演算
ブロックは、画面において出力端子に近接した右側に配
置するのが通常であるので、単に出力端子と演算ブロッ
クとを直線で結べばよい。ステップ１２０で、この接続
を行う。図１０は、出力端子３２と演算ブロック３４と
の間の接線の様子を示したものである。
【００２１】最後に、（３）の演算ブロック同士の接続
につい説明する。先ず、演算ブロックが２つのページに
またがっている場合には、信号線の接続を行うことは、
かえってオペレータの理解を妨げることになるため、結
線を行わない。演算ブロックの配置のＹ座標を参照すれ
ば判断は容易であり、これをステップ１３０で行う。ま
た図１１は演算ブロック間の結線のルールを示したもの
である。図中の実線の正方形は演算ブロックの配置を、
また破線の正方形は演算ブロックが配置されていないこ
とを、明示的に示している。図１１に示す如く演算ブロ
ック間の結線ルールは、下記に示す７つのタイプＡ〜Ｇ
がある。また、図中に各タイプをいくつかのバリエーシ
ョンを含ませて示してある。ここでも、最短距離（最短
経路）で結ぶことを原則としている。 タイプＡ：接続先が同一行の右側にあり、間に演算ブロ
ックが存在しない場合。 タイプＢ：接続先が同一行の右側にあって、間に演算ブ
ロックが存在する場合。 タイプＣ：接続先が同一行の左側にある場合。 タイプＤ：接続先が右下側にある場合。の場合、と
同じ結線ルートでも接続可能であるが、線の折れ曲がり
を少なくするために、のバリエーションを用意してい
る。との関係も同様である。 タイプＥ：接続先が右上側にある場合。 タイプＦ：接続先が左下側にある場合。 タイプＧ：接続先が左上側にある場合。 ステップ１４０で、上記の各タイプに該当する演算ブロ
ックが存在するか否かを判定する。
につい説明する。先ず、演算ブロックが２つのページに
またがっている場合には、信号線の接続を行うことは、
かえってオペレータの理解を妨げることになるため、結
線を行わない。演算ブロックの配置のＹ座標を参照すれ
ば判断は容易であり、これをステップ１３０で行う。ま
た図１１は演算ブロック間の結線のルールを示したもの
である。図中の実線の正方形は演算ブロックの配置を、
また破線の正方形は演算ブロックが配置されていないこ
とを、明示的に示している。図１１に示す如く演算ブロ
ック間の結線ルールは、下記に示す７つのタイプＡ〜Ｇ
がある。また、図中に各タイプをいくつかのバリエーシ
ョンを含ませて示してある。ここでも、最短距離（最短
経路）で結ぶことを原則としている。 タイプＡ：接続先が同一行の右側にあり、間に演算ブロ
ックが存在しない場合。 タイプＢ：接続先が同一行の右側にあって、間に演算ブ
ロックが存在する場合。 タイプＣ：接続先が同一行の左側にある場合。 タイプＤ：接続先が右下側にある場合。の場合、と
同じ結線ルートでも接続可能であるが、線の折れ曲がり
を少なくするために、のバリエーションを用意してい
る。との関係も同様である。 タイプＥ：接続先が右上側にある場合。 タイプＦ：接続先が左下側にある場合。 タイプＧ：接続先が左上側にある場合。 ステップ１４０で、上記の各タイプに該当する演算ブロ
ックが存在するか否かを判定する。
【００２２】ところで、画面に表示する際の見易さ及び
ＣＲＴの分解能を考慮して演算ブロック間には、最大８
本の直線を表示することの制約をつける。
ＣＲＴの分解能を考慮して演算ブロック間には、最大８
本の直線を表示することの制約をつける。
【００２３】また、結線ルートがタイプＡ〜Ｇに該当し
た場合でも、演算ブロックの間に空いているルートがあ
るかどうか、すなわち信号線が重ならないかを判定する
必要がある。この判定を、ステップ１５０で行う。仮に
空ルートがあれば、ステップ１６０で演算ブロックの間
の結線を行う。
た場合でも、演算ブロックの間に空いているルートがあ
るかどうか、すなわち信号線が重ならないかを判定する
必要がある。この判定を、ステップ１５０で行う。仮に
空ルートがあれば、ステップ１６０で演算ブロックの間
の結線を行う。
【００２４】以上の説明において、結線を行う場合に、
その信号線がアナログ信号であれば実線で、デジタル信
号であれば破線で表示する。これにより、２種類の信号
の区別を容易にする。
その信号線がアナログ信号であれば実線で、デジタル信
号であれば破線で表示する。これにより、２種類の信号
の区別を容易にする。
【００２５】ステップ１７０では、結線の表示ができな
い場合の処理を行う。これには演算ブロックの入出力端
子及び演算ブロックの出力に、接続先を示すための符号
を表示することで、結線の表示に替えるものとする。図
１２は接続先表示方法の一例を示したものである。本図
の例では、ブロックNo.5の演算ブロック出力の接続先
が、ブロックNo.10 の演算ブロック４２の入力端子No.1
であるが、２つの演算ブロック４１，４２が縦に並んで
いるために、図１１の結線タイプに該当するものがな
く、結線の表示ができないような例である。この場合、
ブロックNo.5の演算ブロック出力の右横、及びブロック
No.10 の演算ブロックの入力端子No.1の左横に記号とし
て数字の“０”を表示することで、２つの演算ブロック
の接続関係を示す。記号としては、数字の“０”〜
“９”、英文字の“Ａ”〜“Ｚ”、“ａ”〜“ｚ”を順
番に用いることで十分である。
い場合の処理を行う。これには演算ブロックの入出力端
子及び演算ブロックの出力に、接続先を示すための符号
を表示することで、結線の表示に替えるものとする。図
１２は接続先表示方法の一例を示したものである。本図
の例では、ブロックNo.5の演算ブロック出力の接続先
が、ブロックNo.10 の演算ブロック４２の入力端子No.1
であるが、２つの演算ブロック４１，４２が縦に並んで
いるために、図１１の結線タイプに該当するものがな
く、結線の表示ができないような例である。この場合、
ブロックNo.5の演算ブロック出力の右横、及びブロック
No.10 の演算ブロックの入力端子No.1の左横に記号とし
て数字の“０”を表示することで、２つの演算ブロック
の接続関係を示す。記号としては、数字の“０”〜
“９”、英文字の“Ａ”〜“Ｚ”、“ａ”〜“ｚ”を順
番に用いることで十分である。
【００２６】以上説明したように、本発明の実施例によ
れば、ＣＲＴ１５とキーボード１３を用いて会話形式
で、ＣＲＴ１５の画面上に演算ブロックの配置と入力信
号及び出力信号の接続先を指定すれば、プロセス制御ル
ープを容易に作成することができる。
れば、ＣＲＴ１５とキーボード１３を用いて会話形式
で、ＣＲＴ１５の画面上に演算ブロックの配置と入力信
号及び出力信号の接続先を指定すれば、プロセス制御ル
ープを容易に作成することができる。
【００２７】また作成した制御ループは画面上にグラフ
ィカルに表示できるものであり、オペレータはその内容
を容易に理解できる。
ィカルに表示できるものであり、オペレータはその内容
を容易に理解できる。
【００２８】
【発明の効果】以上の説明で明らかなように本発明によ
れば、プロセス制御ループの内容を、簡単な操作でグラ
フィカルに画面上に表示することができ、オペレータの
制御系に対する理解を助けることができる。
れば、プロセス制御ループの内容を、簡単な操作でグラ
フィカルに画面上に表示することができ、オペレータの
制御系に対する理解を助けることができる。
【図１】プロセス制御ループの一例を示すループスケッ
チ図である。
チ図である。
【図２】演算ブロックの表現を説明するための図であ
る。
る。
【図３】本発明が適用されるプロセス制御装置の全体構
成を示すブロック図である。
成を示すブロック図である。
【図４】制御ループの画面表示レイアウトを示す図であ
る。
る。
【図５】キーボードに設けられた専用キーの一例を示す
説明図である。
説明図である。
【図６】制御ループの画面表示例を示す図である。
【図７】制御ループの格納フォーマットの説明図であ
る。
る。
【図８】自動結線を行うときの処理手順を示したフロー
チャートである。
チャートである。
【図９】入力端子・演算ブロック間の結線ルールの説明
図である。
図である。
【図１０】出力端子・演算ブロック間の結線ルールの説
明図である。
明図である。
【図１１】演算ブロック同士の結線ルールの説明図であ
る。
る。
【図１２】演算ブロック同士の接続先表示方法の説明図
である。
である。
３ａ〜３ｆ 演算ブロック ４ プロセス ５ ループ制御装置（コントローラ） ６ 通信回線 ７ 制御ループ表示装置 １３ キーボード １５ ＣＲＴ １６ ＧＲＴ制御部 １８ 演算制御部 ３４ 演算ブロック（画面上の配置予定箇所）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１０月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 プロセス制御ループ表示装置
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はプロセス制御ループ表示
装置に係り、特に、演算ブロックを選択配置し、相互に
結線することで構成される制御ループのグラフィカルな
表示に適したプロセス制御ループ表示装置に関する。
装置に係り、特に、演算ブロックを選択配置し、相互に
結線することで構成される制御ループのグラフィカルな
表示に適したプロセス制御ループ表示装置に関する。
【０００２】
【従来の技術】複数個の演算ブロックから構成される制
御ループの内容を画面上に表示するとき、プロセス入出
力信号と演算ブロックの接続状態及び演算ブロック間の
接続状態の各様子をグラフィカルに表現することは、オ
ペレータの制御系に対する理解を助けるために重要であ
る。しかしながら、従来の制御ループの表示では、表示
された演算ブロックの入出力端子の表示箇所に、その端
子の接続先が、信号名称又は演算ブロック番号として文
字又は符号で表示されるだけであり、接続関係をグラフ
ィカルに表現できないものであった。
御ループの内容を画面上に表示するとき、プロセス入出
力信号と演算ブロックの接続状態及び演算ブロック間の
接続状態の各様子をグラフィカルに表現することは、オ
ペレータの制御系に対する理解を助けるために重要であ
る。しかしながら、従来の制御ループの表示では、表示
された演算ブロックの入出力端子の表示箇所に、その端
子の接続先が、信号名称又は演算ブロック番号として文
字又は符号で表示されるだけであり、接続関係をグラフ
ィカルに表現できないものであった。
【０００３】
【発明が解決しようとする課題】従来の制御ループの表
示では、図形に関する接続情報を制御情報として持たな
いため、前述の如くグラフィカルな表示ができなかっ
た。この問題を解決するには、ループ制御の制御情報の
中に図形の接続情報を含ませればよい。しかし、図形接
続情報は演算ブロックの配置位置や信号線の結線ルート
からなるので、この接続情報を備えるためには多大な記
憶領域を必要とし、また図形の接続情報を用いる方式の
場合には結線ルートを指定するための操作が増えるので
好ましい方式ではない。
示では、図形に関する接続情報を制御情報として持たな
いため、前述の如くグラフィカルな表示ができなかっ
た。この問題を解決するには、ループ制御の制御情報の
中に図形の接続情報を含ませればよい。しかし、図形接
続情報は演算ブロックの配置位置や信号線の結線ルート
からなるので、この接続情報を備えるためには多大な記
憶領域を必要とし、また図形の接続情報を用いる方式の
場合には結線ルートを指定するための操作が増えるので
好ましい方式ではない。
【０００４】本発明の目的は、ループ制御装置の制御ル
ープの内容を、装置の構成を複雑にすることなく簡単な
操作でグラフィカルに表示することのできるプロセス制
御ループ表示装置を提供することにある。
ープの内容を、装置の構成を複雑にすることなく簡単な
操作でグラフィカルに表示することのできるプロセス制
御ループ表示装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明に係るプロセス制
御ループ表示装置は、上記の目的を達成するため、次に
ように構成される。複数個の演算ブロックを選択して画
面に表示し、これらの演算ブロックのうち関連のある演
算ブロックの間の接続関係を画面上で示して制御ループ
を構成し、この制御ループを画面表示するプロセス制御
ループ表示装置であって、画面上における制御ループの
表示に関し、演算ブロック及びこれらの間の接続関係を
表す信号線により、グラフィカルに表示することを可能
にする表示手段と、演算ブロックに接続される信号線が
画面上他の演算ブロックを横切らないように且つ信号線
同士が重ならないように定められた予め記憶された接続
関係についての情報に従って、演算ブロック間の接続関
係を表す信号線を演算し、この演算結果に応じて前記演
算ブロックと前記信号線を前記画面に表示させる表示制
御手段とを備えるように構成される。前記の構成におい
て、好ましくは、接続関係についての情報は、演算ブロ
ック相互の信号線の接続に対し、最短経路で結線させる
基準と、その最短経路は予め定められた接続ルートの中
から、前記演算ブロック相互の位置関係から合致するも
のを選択する基準を含む。最短経路で表示させることに
より冗長性を低減し、オペレータに視認しやすく、操作
性を高めることができる。また前記の構成において、好
ましくは、表示制御手段は、機能の異なる演算ブロック
のすべてを入出力端子と演算ブロック出力を有する同一
図形にて表示する基準を含む。複数の演算ブロックはそ
れぞれ機能が異なるが、制御ループを表示する表示装置
の画面上同一の形状で表すようにしたため、演算ブロッ
クを配置できる予定箇所の制限を受けず、任意の演算ブ
ロックを配置することができるという利点を有する。ま
た前記の構成において、好ましくは、表示制御手段は、
演算ブロック間の接続関係を表す信号線の演算結果、演
算ブロック間における表示すべき信号線の本数が、予め
決められた本数以上になったとき、信号線同士が重なら
ないように接続することが不可能であると判断し、画面
上での信号線表示に替え、相互が接続されることを意味
する符号を画面に表示する基準を含む。画面上信号線を
表示し、演算ブロック間の結線関係をグラフィカルに表
示できると共に、信号線の重なりを防止して視認性及び
操作性を良好にした。
御ループ表示装置は、上記の目的を達成するため、次に
ように構成される。複数個の演算ブロックを選択して画
面に表示し、これらの演算ブロックのうち関連のある演
算ブロックの間の接続関係を画面上で示して制御ループ
を構成し、この制御ループを画面表示するプロセス制御
ループ表示装置であって、画面上における制御ループの
表示に関し、演算ブロック及びこれらの間の接続関係を
表す信号線により、グラフィカルに表示することを可能
にする表示手段と、演算ブロックに接続される信号線が
画面上他の演算ブロックを横切らないように且つ信号線
同士が重ならないように定められた予め記憶された接続
関係についての情報に従って、演算ブロック間の接続関
係を表す信号線を演算し、この演算結果に応じて前記演
算ブロックと前記信号線を前記画面に表示させる表示制
御手段とを備えるように構成される。前記の構成におい
て、好ましくは、接続関係についての情報は、演算ブロ
ック相互の信号線の接続に対し、最短経路で結線させる
基準と、その最短経路は予め定められた接続ルートの中
から、前記演算ブロック相互の位置関係から合致するも
のを選択する基準を含む。最短経路で表示させることに
より冗長性を低減し、オペレータに視認しやすく、操作
性を高めることができる。また前記の構成において、好
ましくは、表示制御手段は、機能の異なる演算ブロック
のすべてを入出力端子と演算ブロック出力を有する同一
図形にて表示する基準を含む。複数の演算ブロックはそ
れぞれ機能が異なるが、制御ループを表示する表示装置
の画面上同一の形状で表すようにしたため、演算ブロッ
クを配置できる予定箇所の制限を受けず、任意の演算ブ
ロックを配置することができるという利点を有する。ま
た前記の構成において、好ましくは、表示制御手段は、
演算ブロック間の接続関係を表す信号線の演算結果、演
算ブロック間における表示すべき信号線の本数が、予め
決められた本数以上になったとき、信号線同士が重なら
ないように接続することが不可能であると判断し、画面
上での信号線表示に替え、相互が接続されることを意味
する符号を画面に表示する基準を含む。画面上信号線を
表示し、演算ブロック間の結線関係をグラフィカルに表
示できると共に、信号線の重なりを防止して視認性及び
操作性を良好にした。
【０００６】更に前記の構成において、好ましくは、表
示制御手段は、制御ループを構成する演算ブロックの数
が多いため１つの画面に全部を表示できず、２画面以上
を必要とし、且つ演算ブロック間の結線が２画面にまた
がる場合には、画面上での結線に替え、相互が接続され
ることを意味する符号を画面に表示する基準を含むもの
である。信号線の表示が２画面にわたる場合には、結局
結線関係を１つの画面で見ることができないのであるか
ら、接続先を表示するだけとして、操作を高め、且つ必
要最小限の情報のみを与えるように構成される。更に前
記の構成において、好ましくは、表示制御手段は、信号
線を画面に表示する場合に、アナログ信号を実線で表示
し、デジタル信号を破線で表示することを特徴とする。
示制御手段は、制御ループを構成する演算ブロックの数
が多いため１つの画面に全部を表示できず、２画面以上
を必要とし、且つ演算ブロック間の結線が２画面にまた
がる場合には、画面上での結線に替え、相互が接続され
ることを意味する符号を画面に表示する基準を含むもの
である。信号線の表示が２画面にわたる場合には、結局
結線関係を１つの画面で見ることができないのであるか
ら、接続先を表示するだけとして、操作を高め、且つ必
要最小限の情報のみを与えるように構成される。更に前
記の構成において、好ましくは、表示制御手段は、信号
線を画面に表示する場合に、アナログ信号を実線で表示
し、デジタル信号を破線で表示することを特徴とする。
【０００７】
【作用】本発明によるプロセス制御ループ表示装置で
は、表示装置の画面上に、制御ループを構成する複数の
演算ブロックを所定位置で配置表示し、且つこれらの演
算ブロックの間の接続関係を表す信号線を、画面上にグ
ラフィカルに表示する。信号線の表示では、演算ブロッ
クに接続される信号線が、画面上他の演算ブロックを横
切らないように、且つ信号線同士が重ならないように、
予め記憶された接続関係についての情報に従って、演算
ブロック間に配線される。表示制御手段は、プロセス制
御ループの内容を画面に表示する際に、予め記憶された
接続関係についての情報に従って、演算ブロックの相互
の間及び演算ブロックと入出力端子との間の各結線を表
示させる。このとき、結線ルートに関しての情報は図形
情報である必要はなく、演算ブロック相互間、及び演算
ブロックと入出力端子の間の接続情報だけでよい。演算
ブロックは、すべて同一の形状で画面に配置される。次
に、接続情報に基づいて、予め定められた結線ルートの
中から、演算ブロック相互の位置関係に適したものを選
択し、それを表示する。
は、表示装置の画面上に、制御ループを構成する複数の
演算ブロックを所定位置で配置表示し、且つこれらの演
算ブロックの間の接続関係を表す信号線を、画面上にグ
ラフィカルに表示する。信号線の表示では、演算ブロッ
クに接続される信号線が、画面上他の演算ブロックを横
切らないように、且つ信号線同士が重ならないように、
予め記憶された接続関係についての情報に従って、演算
ブロック間に配線される。表示制御手段は、プロセス制
御ループの内容を画面に表示する際に、予め記憶された
接続関係についての情報に従って、演算ブロックの相互
の間及び演算ブロックと入出力端子との間の各結線を表
示させる。このとき、結線ルートに関しての情報は図形
情報である必要はなく、演算ブロック相互間、及び演算
ブロックと入出力端子の間の接続情報だけでよい。演算
ブロックは、すべて同一の形状で画面に配置される。次
に、接続情報に基づいて、予め定められた結線ルートの
中から、演算ブロック相互の位置関係に適したものを選
択し、それを表示する。
【０００８】
【実施例】以下に、本発明の実施例を添付図面に基づい
て説明する。図１はプロセス制御ループの一例を示すル
ープスケッチである。図１に示すプロセス制御ループ例
を説明する。先ず、入力端子テーブル１０中のアナログ
入力No.032（信号名：AI032 ）を取り込み、入力処理演
算器３ａで信号チェックを行い、偏差演算器３ｂで制御
目標値との偏差を演算し、ＰＩＤ演算器３ｃでＰＩＤ演
算を行う。また、入力端子テーブル１０中のデジタル入
力No.001（信号名：DI001 ）を取り込み、定数発生器３
ｄで当該デジタル入力に対応する定数を出力させる。上
記のＰＩＤ演算器３ｃの出力と定数発生器３ｄの出力と
を、プロセス状態に従って信号切換器３ｅにより切換
え、出力処理器３ｆからアナログ出力No.028（信号名：
AO028 ）の出力端子テーブル１１に書き込む。ここで、
デジタル信号入力インタフェース（DI）１ａとアナログ
信号入力インタフェース（AI）１ｂは、プロセスからの
信号を入力し、正規化した信号に変換した後、入力端子
テーブル１０に書き込むものである。また、出力端子テ
ーブル１１の内容は、アナログ出力インタフェース（A
O）１ｃによってプロセスへの出力信号に変換される。
図１において、アナログ信号は実線で、デジタル信号は
破線でそれぞれ表示し、区別している図２は演算ブロッ
クの表現を示し、（ａ）は入力処理演算器３ａ、（ｂ）
は出力処理器３ｆをそれぞれ示している。演算ブロック
の入出力端子は○枠で囲まれた数字で示され、入力端子
２１は演算ブロックの左側に配置され、出力端子２２は
演算ブロックの右側に配置されている。この出力端子２
２とは別に、演算ブロックには他の出力２３が一つずつ
設けられている。ブロックNo. ２４は、演算ブロックの
処理順序を示すものであり、番号の小さい順に処理され
ることを示す。また２５の表示はファンクションコー
ド、２６の表示は演算ブロックの略称である。
て説明する。図１はプロセス制御ループの一例を示すル
ープスケッチである。図１に示すプロセス制御ループ例
を説明する。先ず、入力端子テーブル１０中のアナログ
入力No.032（信号名：AI032 ）を取り込み、入力処理演
算器３ａで信号チェックを行い、偏差演算器３ｂで制御
目標値との偏差を演算し、ＰＩＤ演算器３ｃでＰＩＤ演
算を行う。また、入力端子テーブル１０中のデジタル入
力No.001（信号名：DI001 ）を取り込み、定数発生器３
ｄで当該デジタル入力に対応する定数を出力させる。上
記のＰＩＤ演算器３ｃの出力と定数発生器３ｄの出力と
を、プロセス状態に従って信号切換器３ｅにより切換
え、出力処理器３ｆからアナログ出力No.028（信号名：
AO028 ）の出力端子テーブル１１に書き込む。ここで、
デジタル信号入力インタフェース（DI）１ａとアナログ
信号入力インタフェース（AI）１ｂは、プロセスからの
信号を入力し、正規化した信号に変換した後、入力端子
テーブル１０に書き込むものである。また、出力端子テ
ーブル１１の内容は、アナログ出力インタフェース（A
O）１ｃによってプロセスへの出力信号に変換される。
図１において、アナログ信号は実線で、デジタル信号は
破線でそれぞれ表示し、区別している図２は演算ブロッ
クの表現を示し、（ａ）は入力処理演算器３ａ、（ｂ）
は出力処理器３ｆをそれぞれ示している。演算ブロック
の入出力端子は○枠で囲まれた数字で示され、入力端子
２１は演算ブロックの左側に配置され、出力端子２２は
演算ブロックの右側に配置されている。この出力端子２
２とは別に、演算ブロックには他の出力２３が一つずつ
設けられている。ブロックNo. ２４は、演算ブロックの
処理順序を示すものであり、番号の小さい順に処理され
ることを示す。また２５の表示はファンクションコー
ド、２６の表示は演算ブロックの略称である。
【０００９】図３は、本発明に係るプロセス制御ループ
表示装置が適用される制御系の一実施例を示すブロック
図である。この実施例は、図１で説明した制御ループを
実行するループ制御装置５（以下、単にコントローラ５
と記す）と、制御ループの内容を表示するＣＲＴ１５を
備えた制御ループ表示装置７と、両者の間の通信を接続
する通信回線（バス）６から構成される。コントローラ
５は、計装配線２ａ〜２ｄを介してプロセス４との間で
信号の授受を行い、プロセス４の制御処理を行う。制御
ループの情報、すなわち、使用している演算ブロック及
び信号線の接続関係に関する情報は、中間コードファイ
ル９の中に格納されており、ループ制御インタプリタ１
２は、中間コードファイル９の格納内容を参照しつつ制
御・演算を周期的に行う。
表示装置が適用される制御系の一実施例を示すブロック
図である。この実施例は、図１で説明した制御ループを
実行するループ制御装置５（以下、単にコントローラ５
と記す）と、制御ループの内容を表示するＣＲＴ１５を
備えた制御ループ表示装置７と、両者の間の通信を接続
する通信回線（バス）６から構成される。コントローラ
５は、計装配線２ａ〜２ｄを介してプロセス４との間で
信号の授受を行い、プロセス４の制御処理を行う。制御
ループの情報、すなわち、使用している演算ブロック及
び信号線の接続関係に関する情報は、中間コードファイ
ル９の中に格納されており、ループ制御インタプリタ１
２は、中間コードファイル９の格納内容を参照しつつ制
御・演算を周期的に行う。
【００１０】以上の如き演算・処理を行う制御系におい
て、制御ループ表示装置７は、そのＣＲＴ１５の表示画
面上に図１に示すプロセス制御ループをグラフィカルに
表示する。
て、制御ループ表示装置７は、そのＣＲＴ１５の表示画
面上に図１に示すプロセス制御ループをグラフィカルに
表示する。
【００１１】制御ループ表示装置７は、ＣＲＴ１５と、
ＣＲＴ制御部１６と、キーボード１３と、キー入力処理
部１４と、演算制御部１８と、補助記憶装置１９と、通
信制御部１７とから構成される。通信制御部について
は、コントローラ５の中にも同等の通信制御部８が存在
する。これらの通信制御部１７，８を用いて、通信回線
６を介して制御ループ表示装置７とコントローラ５は相
互にデータ伝送を行う。補助記憶装置１９は、図１に示
した制御ループを記憶する機能を有し、その記憶内容は
通信制御部１７を介してコントローラ５内の中間コード
ファイル９に転送される。
ＣＲＴ制御部１６と、キーボード１３と、キー入力処理
部１４と、演算制御部１８と、補助記憶装置１９と、通
信制御部１７とから構成される。通信制御部について
は、コントローラ５の中にも同等の通信制御部８が存在
する。これらの通信制御部１７，８を用いて、通信回線
６を介して制御ループ表示装置７とコントローラ５は相
互にデータ伝送を行う。補助記憶装置１９は、図１に示
した制御ループを記憶する機能を有し、その記憶内容は
通信制御部１７を介してコントローラ５内の中間コード
ファイル９に転送される。
【００１２】演算制御部１８は、キー入力処理部１４と
ＣＲＴ制御部１６を制御し、キーボード１３の操作に従
って制御ループを作成し、その作成内容をＣＲＴ１５に
表示する。図４は、ＣＲＴ１５の画面表示レイアウトを
示したものである。画面上には、図２における点線内の
内容を表示する。画面左側の箇所３１には制御ループの
入力端子名を、画面右側の箇所３２には出力端子名を、
画面中央の領域３３には演算ブロックとその結線を表示
する。演算ブロック３４（配置予定箇所）は、横方向
（Ｘ軸）に５個（Ｘ１〜Ｘ５）、縦方向（Ｙ軸）に４個
（Ｙ１〜Ｙ４）配列したものを画面を１ページ分とす
る。演算ブロック３４は２ページ以降に配置することも
でき、その場合はページ単位で縦方向にスクロールする
ことで表示を可能とする。
ＣＲＴ制御部１６を制御し、キーボード１３の操作に従
って制御ループを作成し、その作成内容をＣＲＴ１５に
表示する。図４は、ＣＲＴ１５の画面表示レイアウトを
示したものである。画面上には、図２における点線内の
内容を表示する。画面左側の箇所３１には制御ループの
入力端子名を、画面右側の箇所３２には出力端子名を、
画面中央の領域３３には演算ブロックとその結線を表示
する。演算ブロック３４（配置予定箇所）は、横方向
（Ｘ軸）に５個（Ｘ１〜Ｘ５）、縦方向（Ｙ軸）に４個
（Ｙ１〜Ｙ４）配列したものを画面を１ページ分とす
る。演算ブロック３４は２ページ以降に配置することも
でき、その場合はページ単位で縦方向にスクロールする
ことで表示を可能とする。
【００１３】次に、図１に示したプロセス制御ループの
表示を実行するための操作手順を説明する。操作には、
キーボード１３を用いる。キーボード１３には、ＪＩＳ
Ｘ６００２「情報処理系けん盤配列」に準拠し、更にい
くつかの専用キーも備えられている。それらの専用キー
を、図５に示す。図５において１３ａは読出しキー、１
３ｂは書込みキー、１３ｃは登録キー、１３ｄは接続キ
ー、１３ｅはセットキー、１３ｆ及び１３ｇは画面表示
をスクロールするためのカーソルキーである。キーボー
ド１３の操作に応じて、ＣＲＴ１５の最下行に入力ガイ
ダンスが表示されるので、必要なデータを入力していく
ことで制御ループが作成される。下記に操作手順の例を
示す。
表示を実行するための操作手順を説明する。操作には、
キーボード１３を用いる。キーボード１３には、ＪＩＳ
Ｘ６００２「情報処理系けん盤配列」に準拠し、更にい
くつかの専用キーも備えられている。それらの専用キー
を、図５に示す。図５において１３ａは読出しキー、１
３ｂは書込みキー、１３ｃは登録キー、１３ｄは接続キ
ー、１３ｅはセットキー、１３ｆ及び１３ｇは画面表示
をスクロールするためのカーソルキーである。キーボー
ド１３の操作に応じて、ＣＲＴ１５の最下行に入力ガイ
ダンスが表示されるので、必要なデータを入力していく
ことで制御ループが作成される。下記に操作手順の例を
示す。
【００１４】 （手順） （入力ガイダンス表示） （操作） １ （表示なし） 「登録」 ２ BLOCK= 05 「セット」 ３ FUNC.= 02 「セット」 ４ POS = X1,Y1「セット」 以上の手順１〜４により、図６に示すように、入力処理
演算器３ａが画面上の（Ｘ１，Ｙ１）に配置される。同
様の手順で残りの演算ブロック３ｂ〜３ｆを配置する。
この時点では、入出力端子名及び信号線の配線はなされ
ていない。
演算器３ａが画面上の（Ｘ１，Ｙ１）に配置される。同
様の手順で残りの演算ブロック３ｂ〜３ｆを配置する。
この時点では、入出力端子名及び信号線の配線はなされ
ていない。
【００１５】次に、信号線を接続する操作手順の例を示
す。 （手順） （入力ガイダンス表示） （操作） ５ （表示なし） 「登録」 ６ BLOCK= 05 「セット」 ７ 1= AI032「セット」 ８ 2= 「セット」 ９ 3= 「セット」 １０ 4= 「セット」 以上の手順５〜１０により、入力演算器３ａの配線がな
され、入力信号AI032は画面に入力端子として表示され
る。この演算ブロック３ａの入力端子の２〜４は未使用
であるので、ただ単に「セット」キーを押すだけの操作
となる。また、ブロックNo. ２５の信号切換器の接続手
順は下記のようになる。
す。 （手順） （入力ガイダンス表示） （操作） ５ （表示なし） 「登録」 ６ BLOCK= 05 「セット」 ７ 1= AI032「セット」 ８ 2= 「セット」 ９ 3= 「セット」 １０ 4= 「セット」 以上の手順５〜１０により、入力演算器３ａの配線がな
され、入力信号AI032は画面に入力端子として表示され
る。この演算ブロック３ａの入力端子の２〜４は未使用
であるので、ただ単に「セット」キーを押すだけの操作
となる。また、ブロックNo. ２５の信号切換器の接続手
順は下記のようになる。
【００１６】 （手順） （入力ガイダンス表示） （操作） １１ （表示なし） 「接続」 １２ BLOCK= 25「セット」 １３ 1= B15 「セット」 １４ 2= B20 「セット」 １５ 3= 「セット」 １６ 4= 「セット」 同様の手順で残りの演算ブロックについても信号線を接
続し、これにより図６に示すような制御ループが作成さ
れ、ＣＲＴ１５の画面に表示される。最後に書込みキー
１３ｂを押すことで、作成された制御ループの内容は補
助記憶装置１９に格納されると共に、通信制御部１７，
８及び通信回線６を経由してコントローラ５の中間コー
ドファイル９に転送され、格納される。格納されるデー
タは、演算ブロックを一つの単位とし、図７に示すよう
な構成をとる。
続し、これにより図６に示すような制御ループが作成さ
れ、ＣＲＴ１５の画面に表示される。最後に書込みキー
１３ｂを押すことで、作成された制御ループの内容は補
助記憶装置１９に格納されると共に、通信制御部１７，
８及び通信回線６を経由してコントローラ５の中間コー
ドファイル９に転送され、格納される。格納されるデー
タは、演算ブロックを一つの単位とし、図７に示すよう
な構成をとる。
【００１７】以上述べたように、本発明によるプロセス
制御ループ表示装置７では、手順１〜１６のキーボード
操作によって得られる制御ループを、演算制御部１８が
演算処理することで、図７に示す格納フォーマットに変
換し、補助記憶装置19に格納すると共に、ＣＲＴ１５に
グラフィカルに表示することを特徴とする。また逆に補
助記憶装置１９に格納されている制御ループをＣＲＴ１
５に表示する機能を備える。この場合、演算ブロックを
Ｘ，Ｙ座標に基づいて画面上に配置し、次にブロックN
o. の小さい順に入出力端子の接続先を参照して信号線
を接続する。ここで、信号線の接続は自動的に行れ、オ
ペレータが指定する必要はない。
制御ループ表示装置７では、手順１〜１６のキーボード
操作によって得られる制御ループを、演算制御部１８が
演算処理することで、図７に示す格納フォーマットに変
換し、補助記憶装置19に格納すると共に、ＣＲＴ１５に
グラフィカルに表示することを特徴とする。また逆に補
助記憶装置１９に格納されている制御ループをＣＲＴ１
５に表示する機能を備える。この場合、演算ブロックを
Ｘ，Ｙ座標に基づいて画面上に配置し、次にブロックN
o. の小さい順に入出力端子の接続先を参照して信号線
を接続する。ここで、信号線の接続は自動的に行れ、オ
ペレータが指定する必要はない。
【００１８】以下に、自動結線の手法について説明す
る。図８は、自動結線を行うときの処理手順を示したフ
ローチャートである。信号線の接続は、大きく３つのケ
ースに分けられる。すなわち、（１）入力端子と演算ブ
ロックの間の接続、（２）出力端子と演算ブロックの間
の接続、（３）演算ブロック同士の接続の３つである。
３種類の接続ケースについていずれであるかの判定を、
判定ステップ１００で行う。入力端子の名称は“AI”又
は“DI”で、出力端子の名称は“AO”又は“DO”で始ま
るので、これらの名称に関する符号に基づいて接続ケー
スの判定を行う。
る。図８は、自動結線を行うときの処理手順を示したフ
ローチャートである。信号線の接続は、大きく３つのケ
ースに分けられる。すなわち、（１）入力端子と演算ブ
ロックの間の接続、（２）出力端子と演算ブロックの間
の接続、（３）演算ブロック同士の接続の３つである。
３種類の接続ケースについていずれであるかの判定を、
判定ステップ１００で行う。入力端子の名称は“AI”又
は“DI”で、出力端子の名称は“AO”又は“DO”で始ま
るので、これらの名称に関する符号に基づいて接続ケー
スの判定を行う。
【００１９】最初に、（１）の入力端子と演算ブロック
との間の接続について説明する。図９は、この場合の結
線ルールについて説明したものである。結線のタイプ
は、図９（ａ）のタイプＡと図９（ｂ）のタイプＢの２
つに分けられる。タイプＡは入力端子３１と演算ブロッ
ク３４を曲がりのない直線で接続できるものである。タ
イプＢは、入力端子３１と演算ブロック３４の間に他の
演算ブロックがあるため、迂回して接続する必要のある
ものである。迂回ルートは種々考えられるが、最短距離
で接続することを原則として図示以外のルートは採用し
ない。ステップ１１０で、上記の結線タイプを判定した
上、結線を行う。
との間の接続について説明する。図９は、この場合の結
線ルールについて説明したものである。結線のタイプ
は、図９（ａ）のタイプＡと図９（ｂ）のタイプＢの２
つに分けられる。タイプＡは入力端子３１と演算ブロッ
ク３４を曲がりのない直線で接続できるものである。タ
イプＢは、入力端子３１と演算ブロック３４の間に他の
演算ブロックがあるため、迂回して接続する必要のある
ものである。迂回ルートは種々考えられるが、最短距離
で接続することを原則として図示以外のルートは採用し
ない。ステップ１１０で、上記の結線タイプを判定した
上、結線を行う。
【００２０】次に、（２）の出力端子と演算ブロックと
の間の接続について説明する。出力処理を実行する演算
ブロックは、画面において出力端子に近接した右側に配
置するのが通常であるので、単に出力端子と演算ブロッ
クとを直線で結べばよい。ステップ１２０で、この接続
を行う。図１０は、出力端子３２と演算ブロック３４と
の間の接線の様子を示したものである。
の間の接続について説明する。出力処理を実行する演算
ブロックは、画面において出力端子に近接した右側に配
置するのが通常であるので、単に出力端子と演算ブロッ
クとを直線で結べばよい。ステップ１２０で、この接続
を行う。図１０は、出力端子３２と演算ブロック３４と
の間の接線の様子を示したものである。
【００２１】最後に、（３）の演算ブロック同士の接続
につい説明する。先ず、演算ブロックが２つのページに
またがっている場合には、信号線の接続を行うことは、
かえってオペレータの理解を妨げることになるため、結
線を行わない。演算ブロックの配置のＹ座標を参照すれ
ば判断は容易であり、これをステップ１３０で行う。ま
た図１１〜図１３は演算ブロック間の結線のルールを示
したものである。図中の実線の正方形は演算ブロックの
配置を、また破線の正方形は演算ブロックが配置されて
いないことを、明示的に示している。図１１〜図１３に
示す如く演算ブロック間の結線ルールは、下記に示す７
つのタイプＡ〜Ｇがある。また、図中に各タイプをいく
つかのバリエーションを含ませて示してある。ここで
も、最短距離（最短経路）で結ぶことを原則としてい
る。 タイプＡ：接続先が同一行の右側にあり、間に演算ブロ
ックが存在しない場合。 タイプＢ：接続先が同一行の右側にあって、間に演算ブ
ロックが存在する場合。 タイプＣ：接続先が同一行の左側にある場合。 タイプＤ：接続先が右下側にある場合。の場合、と
同じ結線ルートでも接続可能であるが、線の折れ曲がり
を少なくするために、のバリエーションを用意してい
る。との関係も同様である。 タイプＥ：接続先が右上側にある場合。 タイプＦ：接続先が左下側にある場合。 タイプＧ：接続先が左上側にある場合。 ステップ１４０で、上記の各タイプに該当する演算ブロ
ックが存在するか否かを判定する。
につい説明する。先ず、演算ブロックが２つのページに
またがっている場合には、信号線の接続を行うことは、
かえってオペレータの理解を妨げることになるため、結
線を行わない。演算ブロックの配置のＹ座標を参照すれ
ば判断は容易であり、これをステップ１３０で行う。ま
た図１１〜図１３は演算ブロック間の結線のルールを示
したものである。図中の実線の正方形は演算ブロックの
配置を、また破線の正方形は演算ブロックが配置されて
いないことを、明示的に示している。図１１〜図１３に
示す如く演算ブロック間の結線ルールは、下記に示す７
つのタイプＡ〜Ｇがある。また、図中に各タイプをいく
つかのバリエーションを含ませて示してある。ここで
も、最短距離（最短経路）で結ぶことを原則としてい
る。 タイプＡ：接続先が同一行の右側にあり、間に演算ブロ
ックが存在しない場合。 タイプＢ：接続先が同一行の右側にあって、間に演算ブ
ロックが存在する場合。 タイプＣ：接続先が同一行の左側にある場合。 タイプＤ：接続先が右下側にある場合。の場合、と
同じ結線ルートでも接続可能であるが、線の折れ曲がり
を少なくするために、のバリエーションを用意してい
る。との関係も同様である。 タイプＥ：接続先が右上側にある場合。 タイプＦ：接続先が左下側にある場合。 タイプＧ：接続先が左上側にある場合。 ステップ１４０で、上記の各タイプに該当する演算ブロ
ックが存在するか否かを判定する。
【００２２】ところで、画面に表示する際の見易さ及び
ＣＲＴの分解能を考慮して演算ブロック間には、最大８
本の直線を表示することの制約をつける。
ＣＲＴの分解能を考慮して演算ブロック間には、最大８
本の直線を表示することの制約をつける。
【００２３】また、結線ルートがタイプＡ〜Ｇに該当し
た場合でも、演算ブロックの間に空いているルートがあ
るかどうか、すなわち信号線が重ならないかを判定する
必要がある。この判定を、ステップ１５０で行う。仮に
空ルートがあれば、ステップ１６０で演算ブロックの間
の結線を行う。
た場合でも、演算ブロックの間に空いているルートがあ
るかどうか、すなわち信号線が重ならないかを判定する
必要がある。この判定を、ステップ１５０で行う。仮に
空ルートがあれば、ステップ１６０で演算ブロックの間
の結線を行う。
【００２４】以上の説明において、結線を行う場合に、
その信号線がアナログ信号であれば実線で、デジタル信
号であれば破線で表示する。これにより、２種類の信号
の区別を容易にする。
その信号線がアナログ信号であれば実線で、デジタル信
号であれば破線で表示する。これにより、２種類の信号
の区別を容易にする。
【００２５】ステップ１７０では、結線の表示ができな
い場合の処理を行う。これには演算ブロックの入出力端
子及び演算ブロックの出力に、接続先を示すための符号
を表示することで、結線の表示に替えるものとする。図
１４は接続先表示方法の一例を示したものである。本図
の例では、ブロックNo.5の演算ブロック出力の接続先
が、ブロックNo.10 の演算ブロック４２の入力端子No.1
であるが、２つの演算ブロック４１，４２が縦に並んで
いるために、図１１〜図１３の結線タイプに該当するも
のがなく、結線の表示ができないような例である。この
場合、ブロックNo.5の演算ブロック出力の右横、及びブ
ロックNo.10 の演算ブロックの入力端子No.1の左横に記
号として数字の“０”を表示することで、２つの演算ブ
ロックの接続関係を示す。記号としては、数字の“０”
〜“９”、英文字の“Ａ”〜“Ｚ”、“ａ”〜“ｚ”を
順番に用いることで十分である。
い場合の処理を行う。これには演算ブロックの入出力端
子及び演算ブロックの出力に、接続先を示すための符号
を表示することで、結線の表示に替えるものとする。図
１４は接続先表示方法の一例を示したものである。本図
の例では、ブロックNo.5の演算ブロック出力の接続先
が、ブロックNo.10 の演算ブロック４２の入力端子No.1
であるが、２つの演算ブロック４１，４２が縦に並んで
いるために、図１１〜図１３の結線タイプに該当するも
のがなく、結線の表示ができないような例である。この
場合、ブロックNo.5の演算ブロック出力の右横、及びブ
ロックNo.10 の演算ブロックの入力端子No.1の左横に記
号として数字の“０”を表示することで、２つの演算ブ
ロックの接続関係を示す。記号としては、数字の“０”
〜“９”、英文字の“Ａ”〜“Ｚ”、“ａ”〜“ｚ”を
順番に用いることで十分である。
【００２６】以上説明したように、本発明の実施例によ
れば、ＣＲＴ１５とキーボード１３を用いて会話形式
で、ＣＲＴ１５の画面上に演算ブロックの配置と入力信
号及び出力信号の接続先を指定すれば、プロセス制御ル
ープを容易に作成することができる。
れば、ＣＲＴ１５とキーボード１３を用いて会話形式
で、ＣＲＴ１５の画面上に演算ブロックの配置と入力信
号及び出力信号の接続先を指定すれば、プロセス制御ル
ープを容易に作成することができる。
【００２７】また作成した制御ループは画面上にグラフ
ィカルに表示できるものであり、オペレータはその内容
を容易に理解できる。
ィカルに表示できるものであり、オペレータはその内容
を容易に理解できる。
【００２８】
【発明の効果】以上の説明で明らかなように本発明によ
れば、プロセス制御ループの内容を、簡単な操作でグラ
フィカルに画面上に表示することができ、オペレータの
制御系に対する理解を助けることができる。
れば、プロセス制御ループの内容を、簡単な操作でグラ
フィカルに画面上に表示することができ、オペレータの
制御系に対する理解を助けることができる。
【図面の簡単な説明】
【図１】プロセス制御ループの一例を示すループスケッ
チ図である。
チ図である。
【図２】演算ブロックの表現を説明するための図であ
る。
る。
【図３】本発明が適用されるプロセス制御装置の全体構
成を示すブロック図である。
成を示すブロック図である。
【図４】制御ループの画面表示レイアウトを示す図であ
る。
る。
【図５】キーボードに設けられた専用キーの一例を示す
説明図である。
説明図である。
【図６】制御ループの画面表示例を示す図である。
【図７】制御ループの格納フォーマットの説明図であ
る。
る。
【図８】自動結線を行うときの処理手順を示したフロー
チャートである。
チャートである。
【図９】入力端子・演算ブロック間の結線ルールの説明
図である。
図である。
【図１０】出力端子・演算ブロック間の結線ルールの説
明図である。
明図である。
【図１１】演算ブロック同士の結線ルールの説明図であ
る。
る。
【図１２】演算ブロック同士の結線ルールの説明図であ
る。
る。
【図１３】演算ブロック同士の結線ルールの説明図であ
る。
る。
【図１４】演算ブロック同士の接続先表示方法の説明図
である。
である。
【符号の説明】 ３ａ〜３ｆ 演算ブロック ４ プロセス ５ ループ制御装置（コントローラ） ６ 通信回線 ７ 制御ループ表示装置 １３ キーボード １５ ＣＲＴ １６ ＧＲＴ制御部 １８ 演算制御部 ３４ 演算ブロック（画面上の配置予定箇所）
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図５】
【図１０】
【図１３】
【図２】
【図４】
【図１２】
【図１４】
【図３】
【図７】
【図６】
【図８】
【図９】
【図１１】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 正信 茨城県勝田市堀口832番地 ＨＳＰビル２ 日立計測エンジニアリング株式会社内
Claims (6)
- 【請求項１】 複数個の演算ブロックを選択して画面に
表示し、前記演算ブロックのうち関連のある演算ブロッ
ク間の接続関係を前記画面上で示して制御ループを構成
し、この制御ループを画面表示するプロセス制御ループ
表示装置において、 前記画面上で、前記演算ブロック及びこれらの間の前記
接続関係を表す信号線により、前記制御ループをグラフ
ィカルに表示する表示手段と、演算ブロックに接続され
る信号線が画面上他の演算ブロックを横切らないように
且つ信号線同士が重ならないように定められた予め記憶
された接続関係についての情報に従って、前記演算ブロ
ック間の接続関係を表す信号線を演算し、この演算結果
に応じて前記演算ブロックと前記信号線を前記画面に表
示させる表示制御手段とを備えることを特徴とするプロ
セス制御ループ表示装置。 - 【請求項２】 請求項１記載のプロセス制御ループ表示
装置において、前記接続関係についての情報は、前記演
算ブロック相互の信号線の接続に対し、最短経路で結線
させる基準と、その最短経路は予め定められた接続ルー
トの中から、前記演算ブロック相互の位置関係から合致
するものを選択する基準を含むことを特徴とするプロセ
ス制御ループ表示装置。 - 【請求項３】 請求項１記載のプロセス制御ループ表示
装置において、前記表示制御手段は、機能の異なる演算
ブロックのすべてを入出力端子と演算ブロック出力を有
する同一図形にて表示する基準を含むことを特徴とする
プロセス制御ループ表示装置。 - 【請求項４】 請求項１記載のプロセス制御ループ表示
装置において、前記表示制御手段は、前記演算ブロック
間の接続関係を表す信号線の演算結果、演算ブロック間
における表示すべき信号線の本数が、予め決められた本
数以上になったとき、信号線同士が重ならないように接
続することが不可能であると判断し、画面上での信号線
表示に替え、相互が接続されることを意味する符号を画
面に表示する基準を含むことを特徴とするプロセス制御
ループ表示装置。 - 【請求項５】 請求項１記載のプロセス制御ループ表示
装置において、前記表示制御手段は、制御ループを構成
する前記演算ブロックの数が多いため１つの画面に全部
を表示できず、２画面以上を必要とし、且つ演算ブロッ
ク間の結線が２画面にまたがる場合には、画面上での結
線に替え、相互が接続されることを意味する符号を画面
に表示する基準を含むことを特徴とするプロセス制御ル
ープ表示装置。 - 【請求項６】 請求項１記載のプロセス制御ループ表示
装置において、前記表示制御手段は、前記信号線を前記
画面に表示する場合に、アナログ信号を実線で表示し、
デジタル信号を破線で表示することを特徴とするプロセ
ス制御ループ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23652491A JP2620432B2 (ja) | 1991-09-17 | 1991-09-17 | プロセス制御ループ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23652491A JP2620432B2 (ja) | 1991-09-17 | 1991-09-17 | プロセス制御ループ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05100706A true JPH05100706A (ja) | 1993-04-23 |
| JP2620432B2 JP2620432B2 (ja) | 1997-06-11 |
Family
ID=17001972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23652491A Expired - Fee Related JP2620432B2 (ja) | 1991-09-17 | 1991-09-17 | プロセス制御ループ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2620432B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001177558A (ja) * | 1999-10-18 | 2001-06-29 | Fisher Rosemount Syst Inc | 分散プロセス制御システムで用いられる通信リンクを構成する方法、プロセス制御システムで用いられる通信リンクを構成するシステム、およびプロセス制御システムで用いられる通信リンクを構成する方法 |
-
1991
- 1991-09-17 JP JP23652491A patent/JP2620432B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001177558A (ja) * | 1999-10-18 | 2001-06-29 | Fisher Rosemount Syst Inc | 分散プロセス制御システムで用いられる通信リンクを構成する方法、プロセス制御システムで用いられる通信リンクを構成するシステム、およびプロセス制御システムで用いられる通信リンクを構成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2620432B2 (ja) | 1997-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984180A (en) | Method for computer aided generator of design reference and apparatus therefor | |
| JPH0785249B2 (ja) | 設計支援装置 | |
| JPH0727349B2 (ja) | マルチウインドウの表示制御方式 | |
| JPH01131963A (ja) | 形態接続構成自動作成システム | |
| JP5351554B2 (ja) | 地図表示システム及び地図表示方法 | |
| JP2620432B2 (ja) | プロセス制御ループ表示装置 | |
| JP2738851B2 (ja) | 複数カーソルによる入力データ処理表示方法 | |
| JP3209561B2 (ja) | Ｃａｄシステム | |
| JP2025052711A (ja) | 制御装置、制御方法、制御プログラム、及び、制御システム | |
| JP2753258B2 (ja) | 図面管理装置 | |
| JP2633741B2 (ja) | シーケンス表示装置 | |
| JPH096981A (ja) | 図面作成編集装置 | |
| JPH06119429A (ja) | 地図情報システムにおける地図表示方法 | |
| JP3184048B2 (ja) | 斜め罫線描画装置 | |
| JPH0816627A (ja) | 接続情報比較装置 | |
| JP2025009250A (ja) | ナビゲーション装置、及びナビゲーションプログラム | |
| JPS63217497A (ja) | プロセス表示装置 | |
| JP2637208B2 (ja) | 図形処理システム | |
| JPH08212161A (ja) | 業務マニュアル作成支援システム | |
| JPH07271548A (ja) | 文字列出力方法 | |
| JPH0650088U (ja) | 文字列出力装置 | |
| JPH06117869A (ja) | 地図情報システムにおける付加情報の表示方法 | |
| JPH01271877A (ja) | 図面管理システム | |
| JPH07114587A (ja) | 建築物等の設計図形処理方法 | |
| JPH08179750A (ja) | グラフ表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |