JPH05102162A - 半導体ウエーハの製造方法 - Google Patents

半導体ウエーハの製造方法

Info

Publication number
JPH05102162A
JPH05102162A JP3289155A JP28915591A JPH05102162A JP H05102162 A JPH05102162 A JP H05102162A JP 3289155 A JP3289155 A JP 3289155A JP 28915591 A JP28915591 A JP 28915591A JP H05102162 A JPH05102162 A JP H05102162A
Authority
JP
Japan
Prior art keywords
wafer
defects
oxygen
defect
ppma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3289155A
Other languages
English (en)
Other versions
JP2758093B2 (ja
Inventor
Takao Otogawa
孝雄 音川
Nobuhiro Tsuda
信博 津田
Satoshi Ushio
聡 牛尾
Takuo Takenaka
卓夫 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin-Etsu Handotai Co Ltd
Original Assignee
Shin-Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17739480&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH05102162(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Shin-Etsu Handotai Co Ltd filed Critical Shin-Etsu Handotai Co Ltd
Priority to JP3289155A priority Critical patent/JP2758093B2/ja
Priority to DE69216752T priority patent/DE69216752T2/de
Priority to EP92309006A priority patent/EP0536958B1/en
Publication of JPH05102162A publication Critical patent/JPH05102162A/ja
Application granted granted Critical
Publication of JP2758093B2 publication Critical patent/JP2758093B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/20—Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 デヌーデッドゾーンに欠陥の存在しないウェ
ーハを提供する。 【構成】 チョクラルスキー法による結晶育成の際に、
引上げ速度を０．６ｍｍ／ｍｉｎ．以下にし、結晶中に
１４〜２０ｐｐｍａの酸素をドープしたウェーハについ
て、イントリンシック・ゲッタリング処理を行う。 【効果】 デヌーデッドゾーンに欠陥の存在しないＤＺ
層の形成が可能となる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の形成
に使用される半導体ウェーハ（以下ウェーハと称す
る。）に関するもので、さらに詳しくは、イントリンシ
ック・ゲッタリング処理後にデヌーデッド・ゾーン（以
下ＤＺと称する。）に欠陥の存在しないウェーハの製造
方法に関するものである。
【０００２】
【従来の技術】結晶育成時に誘起される欠陥をウェーハ
表面のデバイス活性層（ＤＺ層）から除去するための技
術の１つとして、イントリンシング・ゲッタリング（以
下ＩＧと称する。）技術が考えられている。このＩＧ
は、外部からの操作でなく、ウェーハ内部に欠陥をつく
り、ウェーハ自体にゲッタリング能力をもたせようとす
る方法である。
【０００３】このＩＧプロセスは、通常、ウェーハにＤ
Ｚを形成するためのアニール（約１０５０〜１２００
℃）工程、ウェーハ内部に欠陥核を形成するためのアニ
ール（約６００〜８００℃）工程、ウェーハ内部の微小
欠陥などを前記欠陥核周囲に集中させるためのアニール
（約１０００℃）工程の３つの工程からなっている。こ
の点に関しては、特開平１−１６８０３１号公報に記載
されている。
【０００４】
【発明が解決しようとする課題】ところで、ＩＧ処理を
行った後には、ＤＺ内は完全に無欠陥であることが理想
である。しかし、現実には低密度の欠陥がＤＺ内に存在
することが判った。この欠陥は、素子の微細化がさらに
進んだ場合に大きな問題となる。発明者等はその原因
を、様々な角度から検討した結果、欠陥発生の原因は単
純なものではなく、ＩＧの熱処理条件の外、とりわけ初
期酸素濃度や結晶引上げ速度の影響が大きいことを発見
し、その影響の度合と対策を色々と検討した結果、本発
明に到達したものである。
【０００５】
【課題を解決するための手段】本発明は、チョクラルス
キー法による結晶育成の際に、引上げ速度を０．６ｍｍ
／ｍｉｎ．以下にし、結晶中に１４〜２０ｐｐｍａの酸
素をドープしたウェーハについて、イントリンシック・
ゲッタリング処理を行うものである。
【０００６】ここで引上げ速度を０．６ｍｍ／ｍｉｎ．
以下に限定したのは、引き上げた単結晶は結晶育成時に
誘起される大きな欠陥が少ないことを考慮したものであ
る。また、１４〜２０ｐｐｍａの酸素をドープすること
としたのは、１４ｐｐｍａより少ない量の酸素をドープ
したものでは、ＤＺ以外の欠陥が減少し、高密度欠陥層
を形成できず、ゲッタリングの効果が低減してしまうこ
と、他方、２０ｐｐｍａより多い量の酸素をドープした
ものでは、表面付近に析出（欠陥）が多くなり、また、
酸素析出し過ぎるために、ＩＧ処理を行った後の機械的
強度が低下し、ウェーハの反りやスリップができやすく
なるからである。
【０００７】
【作用】引上げ速度が０．６ｍｍ／ｍｉｍ．以下で酸素
含有量が１４〜２０ｐｐｍａの結晶を用いて作成された
ウェーハでは、結晶育成時に誘起される大きな欠陥が非
常に少なくなる。僅かに生じる大きな欠陥は、高温熱処
理で、特に高温でかつ酸素の少ない表面付近で、ほとん
どが溶体化してしまう。したがって、理想に近い（従来
に比べて欠陥が非常に少ない）ＤＺ層の形成が可能とな
る。
【０００８】
【実施例】（試験１）引上げ速度の異なるスターティン
グウェーハ１に同一の条件でＩＧ処理（熱処理）を施
し、図１に示すように、高密度欠陥層２およびＤＺ層
（無欠陥層）３を有するウェーハ１（スターティングウ
ェーハと同一符号を使用する。）を作成して欠陥の面内
分布を調べた。但し、スターティングウェーハの酸素含
有量は１４〜２０ｐｐｍａである。
【０００９】（１）条件 下記，の条件に従って作成した、直径１２５ｍｍ、
引上軸方向＜１００＞、抵抗率１０〜１３Ω・cmのＰ型
ウェーハを下記条件により観察した。 引上げ速度 １．５４ｍｍ／ｍｉｎ．，１．２５ｍｍ／ｍｉｎ．，
０．６ｍｍ／ｍｉｎ．，０．４ｍｍ／ｍｉｎ． 熱処理条件 ・８００℃ ４Ｈ Ｎ2 ＋１０００℃ １６Ｈ dryＯ2 ・１１００℃ ２Ｈ Ｎ2 ＋６５０℃ ２０Ｈ Ｎ2＋１０
００℃ １６Ｈ dryＯ2 ・１２００℃ ２Ｈ Ｎ2 ＋１０００℃ １６ＨdryＯ2 ・１２８０℃ ２Ｈ Ｎ2 ＋１０００℃ １６ＨdryＯ2 但し、Ｈは時間を示す。 観察条件 Ｘ線トポグラフにより観察した。
【００１０】（２）結果 引上げ速度が１．５４ｍｍ／ｍｉｎ．，１．２５ｍｍ／
ｍｉｎ．のものでは、いずれの熱処理を行った場合でも
ウェーハの周辺部に欠陥が観察された。高温で熱処理し
たもの程欠陥の数は少ないが、高温で熱処理したものに
も欠陥が観察された。これに対して、引上げ速度が０．
６ｍｍ／ｍｉｎ．，０．４ｍｍ／ｍｉｎ．のものでは、
いずれの熱処理を行った場合でも周辺部に欠陥は観察さ
れず、中央部に斑点状に欠陥がわずかに観測されただけ
である。
【００１１】（試験２） 上記Ｘ線トポグラフではウェーハの厚さ方向の全ての情
報が重なったものしか観察できないので、この試験によ
って、欠陥の深さ方向の分布を調べた。但し、スターテ
ィングウェーハの酸素含有量は１４〜２０ｐｐｍａであ
る。 （１）条件 下記，の条件に従って作成した、直径１２５ｍｍ、
引上軸方向＜１００＞、抵抗率１０〜１３Ω・cmのＰ型
ウェーハを下記条件により観察した。 引上げ速度 １．５４ｍｍ／ｍｉｎ．，１．２５ｍｍ／ｍｉｎ．，
０．６ｍｍ／ｍｉｎ．，０．４ｍｍ／ｍｉｎ． 熱処理条件 １１００℃ ２Ｈ Ｎ2 ＋６５０℃ ２０Ｈ Ｎ2＋１００
０℃ ＸＨ dryＯ2 但し、Ｈは時間を示し、また、Ｘは０，４，８，１６と
変化させた。 観察条件 ｔａｎθ＝０．１でアングルポリッシュし、さらにセコ
エッチを１分施して光学顕微鏡で観察した。 （２）結果 引上げ速度が１．５４ｍｍ／ｍｉｎ．，１．２５ｍｍ／
ｍｉｎ．のものでは、いずれの条件で熱処理を行ったも
のでも、ウェーハ周辺部のＤＺ層内に欠陥が残っている
の観察された。これに対して、引上げ速度が０．６ｍｍ
／ｍｉｎ．，０．４ｍｍ／ｍｉｎ．のものでは、欠陥は
僅かに観察されただけだった。ちなみに、１．５４ｍｍ
／ｍｉｎ．，１．２５ｍｍ／ｍｉｎ．のものでは、周辺
部のＤＺ層内に約５×１０8個／cm3、０．６ｍｍ／ｍｉ
ｎ．，０．４ｍｍ／ｍｉｎ．で引き上げたものでは、中
央部のＤＺ層内に約１０3個／cm3の欠陥が観察された。
【００１２】（その他の試験）試験１および試験２か
ら、ＩＧ処理後の欠陥は、ＣＺ法による引上げ速度に先
ずもって原因するものと推測し、その後の試験で、引上
げ速度の異なるスターティングウェーハ（アズグローン
ウェーハ）について１２８０℃で２時間および１０００
℃で１６時間の熱処理を行った後に観察してみたとこ
ろ、大きな欠陥（酸素析出物主体のクラスター）が存在
することが確認された。そして、この欠陥は、引上げ速
度に依存し、引上げ速度が遅いもの（０．６ｍｍ／ｍｉ
ｎ．以下）ではそれ以外のものに比べて大きな欠陥が極
めて少ないことが判った。また、１２００℃、６０ｍｉ
ｎ．、ｗｅｔＯ2のＯＳＦテストを行ったところ、０．
６ｍｍ／ｍｉｎ．より速い速度で引き上げたウェーハ１
について、図２に示すように、ＬＤ（線欠陥）リング２
１が発生しているのが確認された。
【００１３】これらの点を考え合わせると、欠陥は下記
のような過程で発生するものと推測される。すなわち、
図３に示すように、０．６ｍｍ／ｍｉｎ．より速い速度
で引き上げたスターティングウェーハ１には大きな欠陥
（酸素析出物主体のクラスター）１４が広く、かつ多数
分布する。この大きな欠陥１４は、図４に示すように、
高温熱処理（１１００℃以上の熱処理）により、一部溶
体化されるが、残りの欠陥１４はその後の中温熱処理
（１０００℃程度の熱処理）によって成長し、ウェーハ
１のＤＺ層１３内に大きな欠陥１５を発生させる。
【００１４】つまり、スターティングウェーハ１におい
て、高温熱処理中に酸素が外方拡散し、表面の酸素濃度
が減少する。この結果、高温で酸素濃度が閣内表面近傍
では、臨界半径（析出物の成長／消滅を決める半径）が
増大し、臨界半径より小さな析出物は溶体化する。しか
し、臨界半径以上の半径を持つ析出物（欠陥）が存在す
る場合は、これらの析出物は溶体化せずに成長する。そ
の結果、ＩＧ処理後にＤＺ層３内に欠陥１５を発生させ
るものと推測される。
【００１５】なお、酸素濃度について言えば、結晶中の
酸素濃度が低下すると、高密度欠陥層の形成が困難にな
ることから、ＩＧ効果が低減し、また、ウェーハの反り
が発生する。他方、上限については、結晶中の酸素濃度
が高くなると、表面付近に析出（欠陥）が多くなり、ま
た、酸素析出し過ぎるために、ＩＧ処理を行った後の機
械的強度が低下し、ウェーハの反りやスリップができや
すくなる。したがって、これらの問題が生じない範囲で
酸素濃度を決定する必要があるが、その実用的な酸素濃
度は、１４ｐｐｍａ〜２０ｐｐｍａである。
【００１６】
【発明の効果】本発明は、チョクラルスキー法による結
晶育成の際に、引上げ速度を０．６ｍｍ／ｍｉｎ．以下
にし、結晶中に１４〜２０ｐｐｍａの酸素をドープした
ウェーハについて、イントリンシック・ゲッタリング処
理を行うので、理想に近いＤＺ層の形成が可能となる。
【図面の簡単な説明】
【図１】実施例の製造方法によって得られたウェーハの
縦断面図である。
【図２】Ｘ線トポグラフによって観察したＬＤリングの
発生状態を示すウェーハの平面図である。
【図３】欠陥発生のメカニズムを示す概略図である。
【図４】欠陥発生のメカニズムを示す概略図である。
【符号の説明】
１ ウェーハ ３ ＤＺ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹中 卓夫 群馬県安中市磯部２丁目13番１号 信越半 導体株式会社半導体研究所内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 チョクラルスキー法による結晶育成の際
    に、引上げ速度を０．６ｍｍ／ｍｉｎ．以下にし、結晶
    中に１４〜２０ｐｐｍａの酸素をドープしたウェーハに
    ついて、イントリンシック・ゲッタリング処理を行うこ
    とを特徴とする半導体ウェーハの製造方法。
JP3289155A 1991-10-07 1991-10-07 半導体ウェーハの製造方法 Expired - Fee Related JP2758093B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3289155A JP2758093B2 (ja) 1991-10-07 1991-10-07 半導体ウェーハの製造方法
DE69216752T DE69216752T2 (de) 1991-10-07 1992-10-02 Verfahren zur Herstellung einer Halbleiter-Scheibe
EP92309006A EP0536958B1 (en) 1991-10-07 1992-10-02 Process for producing a semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3289155A JP2758093B2 (ja) 1991-10-07 1991-10-07 半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPH05102162A true JPH05102162A (ja) 1993-04-23
JP2758093B2 JP2758093B2 (ja) 1998-05-25

Family

ID=17739480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3289155A Expired - Fee Related JP2758093B2 (ja) 1991-10-07 1991-10-07 半導体ウェーハの製造方法

Country Status (3)

Country Link
EP (1) EP0536958B1 (ja)
JP (1) JP2758093B2 (ja)
DE (1) DE69216752T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453850B1 (ko) * 1996-01-19 2005-01-15 신에쯔 한도타이 가부시키가이샤 웨이퍼주변부에결정결함이없는실리콘단결정
JP2009147357A (ja) * 1998-09-02 2009-07-02 Memc Electron Materials Inc 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07247197A (ja) * 1994-03-09 1995-09-26 Fujitsu Ltd 半導体装置とその製造方法
US5629216A (en) * 1994-06-30 1997-05-13 Seh America, Inc. Method for producing semiconductor wafers with low light scattering anomalies
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6254672B1 (en) * 1997-04-09 2001-07-03 Memc Electronic Materials, Inc. Low defect density self-interstitial dominated silicon
US6379642B1 (en) 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
JP3449729B2 (ja) 1997-04-09 2003-09-22 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶シリコンウエハを製造する方法
DE19823962A1 (de) 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
EP1090166B1 (en) 1998-06-26 2002-03-27 MEMC Electronic Materials, Inc. Process for growth of defect free silicon crystals of arbitrarily large diameters
US6828690B1 (en) 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
KR100816696B1 (ko) 1998-09-02 2008-03-27 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 개선된 내부 게터링을 갖는 열어닐된 웨이퍼
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
DE69933777T2 (de) 1998-09-02 2007-09-13 Memc Electronic Materials, Inc. Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffausfällungsverhalten
US6284039B1 (en) 1998-10-14 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafers substantially free of grown-in defects
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
JP4875800B2 (ja) 1998-10-14 2012-02-15 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶シリコンウエハの製造方法
JP3601324B2 (ja) * 1998-11-19 2004-12-15 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
US6376395B2 (en) 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6858307B2 (en) 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
JP4439810B2 (ja) 2001-01-26 2010-03-24 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 酸化誘起積層欠陥を実質的に有さない空孔優勢コアを有する低欠陥密度シリコン
WO2002084728A1 (en) 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
US6955718B2 (en) 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
WO2007137182A2 (en) 2006-05-19 2007-11-29 Memc Electronic Materials, Inc. Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during cz growth

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263793A (ja) * 1989-04-05 1990-10-26 Nippon Steel Corp 酸化誘起積層欠陥の発生し難いシリコン単結晶及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453850B1 (ko) * 1996-01-19 2005-01-15 신에쯔 한도타이 가부시키가이샤 웨이퍼주변부에결정결함이없는실리콘단결정
JP2009147357A (ja) * 1998-09-02 2009-07-02 Memc Electron Materials Inc 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体

Also Published As

Publication number Publication date
JP2758093B2 (ja) 1998-05-25
DE69216752D1 (de) 1997-02-27
DE69216752T2 (de) 1997-05-07
EP0536958A1 (en) 1993-04-14
EP0536958B1 (en) 1997-01-15

Similar Documents

Publication Publication Date Title
JP2758093B2 (ja) 半導体ウェーハの製造方法
JP5256195B2 (ja) シリコンウエハ及びその製造方法
CN1158696C (zh) 理想的氧沉淀硅晶片及氧外扩散较小的方法
JP3011178B2 (ja) 半導体シリコンウェーハ並びにその製造方法と熱処理装置
JP3800006B2 (ja) シリコン単結晶ウエーハの製造方法及びシリコン単結晶ウエーハ
CN1181523C (zh) 无氧淀析的切氏硅晶片
JP5993550B2 (ja) シリコン単結晶ウェーハの製造方法
CN105026624B (zh) 外延硅片及其制造方法
JP2002100632A (ja) シリコンウエーハの製造方法およびシリコンウエーハ
CN1217393C (zh) 热处理硅晶片的方法及用该方法制造的硅晶片
JP3381816B2 (ja) 半導体基板の製造方法
JP4473571B2 (ja) シリコンウェーハの製造方法
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
JP3022044B2 (ja) シリコンウエハの製造方法およびシリコンウエハ
JP3080501B2 (ja) シリコンウェーハの製造方法
US8758505B2 (en) Silicon wafer and method for manufacturing the same
JP3800960B2 (ja) シリコンウエーハ
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JPH0290531A (ja) 半導体装置の製造方法およびウエハ
WO2003065439A1 (en) Silicon epitaxial wafer and its production method
JP2006040972A (ja) シリコンエピタキシャルウェーハおよびその製造方法
JP3294723B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JP3294722B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP7342789B2 (ja) シリコンウェーハおよびシリコンウェーハの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090313

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees