JPH05103114A - Multiplexer - Google Patents
MultiplexerInfo
- Publication number
- JPH05103114A JPH05103114A JP25742691A JP25742691A JPH05103114A JP H05103114 A JPH05103114 A JP H05103114A JP 25742691 A JP25742691 A JP 25742691A JP 25742691 A JP25742691 A JP 25742691A JP H05103114 A JPH05103114 A JP H05103114A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- switchboard
- signal
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 abstract description 11
- 230000000903 blocking effect Effects 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は交換機信号と音声信号を
パルス符号変調し複数チャンネル多重化する多重変換装
置に関し、特にE&M信号方式の交換機トランクに接続
されるE線制御回路を有する多重変換装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multiplex converter for pulse-code modulating an exchange signal and a voice signal to multiple-channel multiplex, and more particularly to a multiplex converter having an E-line control circuit connected to an E & M signal type switch trunk. Regarding
【0002】[0002]
【従来の技術】従来の多重化変換装置において、交換機
に接続するE線制御回路は、図2に示すように端子33
からのリセット入力によりダーリントン接続されたトラ
ンジスタ24,25は非導通(オフ)になるため端子2
1の交換機制御線(E線)を非接地の状態にしていた。2. Description of the Related Art In a conventional multiplexer / conversion device, an E-line control circuit connected to a switching system has a terminal 33 as shown in FIG.
Due to the reset input from, the transistors 24 and 25 connected in Darlington become non-conductive (off), so that terminal 2
The exchange control line (E line) of No. 1 was not grounded.
【0003】[0003]
【発明が解決しようとする課題】上述した従来の多重変
換装置においてE線制御回路では、リセットによる交換
機制御線(E線)が非接地に固定となっている。一般に
電話回線のE&M信号方式の場合には無通話状態をE線
が非接地とし、通話状態をE線が接地するように制御し
ているので、発呼者側の交換機からは発呼受付可能な状
態にみえ、加入者が受話器を上げることによって発呼者
側交換機は被呼者側交換機方向に起動をかける動作をし
てしまうという問題点があった。In the E-line control circuit of the above-mentioned conventional multiplex converter, the exchange control line (E line) due to reset is fixed to the non-ground. Generally, in the case of the E & M signal system of the telephone line, the E line is not grounded when no call is made, and the E line is grounded when the call is made. Therefore, the call can be accepted from the exchange on the calling side. In such a situation, there is a problem that the calling side exchange operates to activate toward the called side exchange when the subscriber lifts the handset.
【0004】[0004]
【課題を解決するための手段】本発明の多重化変換装置
は、交換機信号と音声信号とをパルス符号変調し多重化
する多重変換装置において、電源投入時のリセット信号
と入トランク選択信号とが入力される第1のアンドゲー
トと、前記リセット信号と出トランク選択信号とが入力
される第2のアンドゲートと、E線コントロール信号を
前記第2のアンドゲートの出力で制御する第2のゲート
回路と、この第2のゲート回路の出力を前記第1のアン
ドゲートの出力で制御する第1のゲート回路と、この第
1のゲート回路の出力により交換機への制御線を接地ま
たは非接地に制御するトランジスタとを有する。SUMMARY OF THE INVENTION A multiplexer / converter of the present invention is a multiplexer / converter for pulse-code-modulating an exchange signal and a voice signal to multiplex them. A first AND gate to be input, a second AND gate to which the reset signal and the output trunk selection signal are input, and a second gate for controlling an E line control signal by the output of the second AND gate A circuit, a first gate circuit for controlling the output of the second gate circuit by the output of the first AND gate, and the output of the first gate circuit grounds or ungrounds the control line to the exchange. And a controlling transistor.
【0005】[0005]
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例のブロック図である。The present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of an embodiment of the present invention.
【0006】本実施例は、E&M信号方式の交換機トラ
ンクのE線に接続される交換機制御線1と、カソードが
交換機制御線1に接続されたダイオード2と、ダーリン
トン接続されコレクタがダイオード2のアノードにエミ
ッタがグランド5に接続されたトランジスタ3,4と、
−5Vの電源とダーリントン接続のトランジスタ4のベ
ース間に接続された第1の抵抗6と、トランジスタ4の
ベースと+5V電源の間に直列に接続された第2の抵抗
7及び第3の抵抗8と、出力が第2の抵抗7と第3の抵
抗8の接続点に接続し、入力が第4の抵抗13を介して
グランド14に接続し、イネーブル端子がリセット入力
と入トランク(ICT)選択信号とが入力されるアンド
ゲート15の出力に接続された第1の3ステートバッフ
ァ11と、出力が第1の3ステートバッファ11の入力
に接続し、入力がE線コントロール入力17に接続し、
イネーブル端子がリセット入力と出トランク(OGT)
選択信号とが入力されるアンドゲート16の出力に接続
された第2の3ステートバッファ12とを有する。In this embodiment, an exchange control line 1 connected to an E line of an E & M signaling type exchange trunk, a diode 2 having a cathode connected to the exchange control line 1, and a Darlington-connected collector whose anode is a diode 2 are connected. And transistors 3 and 4 whose emitters are connected to ground 5,
A first resistor 6 connected between the −5V power source and the base of the transistor 4 in Darlington connection, and a second resistor 7 and a third resistor 8 connected in series between the base of the transistor 4 and the + 5V power source. , The output is connected to the connection point of the second resistor 7 and the third resistor 8, the input is connected to the ground 14 via the fourth resistor 13, and the enable terminal is the reset input and the input trunk (ICT) selection. A first 3-state buffer 11 connected to the output of the AND gate 15 to which a signal is input, an output connected to the input of the first 3-state buffer 11, an input connected to the E-line control input 17,
Enable terminal is reset input and output trunk (OGT)
The second 3-state buffer 12 connected to the output of the AND gate 16 to which the selection signal is input.
【0007】次に本実施例の動作について説明する。ア
ンドゲート15,16及び入力端子18〜20によって
構成されるリセットの選択回路によって、発呼者側の交
換機に対するリセットでは3ステートバッファ12のイ
ネーブル端子を、非呼者側の交換機に対するリセットで
は3ステートバッファ11のイネーブル端子をそれぞれ
ディスエーブルにする。それぞれの場合の3ステートバ
ッファ11出力は接地及び非接地になり、抵抗6〜8に
よって構成されるレベル変換回路とダーリントン接続さ
れたトランジスタ3,4とによって構成された接地回路
と逆電流防止ダイオード2とにより、交換機制御線1が
接地または非接地の状態に制御される。Next, the operation of this embodiment will be described. By the reset selection circuit composed of AND gates 15 and 16 and the input terminals 18 to 20, the enable terminal of the 3-state buffer 12 is used for the reset of the calling side switch, and the 3-state is used for the reset of the non-call side switch. The enable terminals of the buffer 11 are disabled. The output of the 3-state buffer 11 in each case is grounded and ungrounded, and the grounding circuit formed by the level conversion circuit formed by the resistors 6 to 8 and the transistors 3 and 4 connected in Darlington and the reverse current prevention diode 2 are formed. The switch control line 1 is controlled to be grounded or non-grounded by.
【0008】[0008]
【発明の効果】以上説明したように本発明は、発呼者の
交換機に接続されている場合のリセット時に制御線を接
地にするアンドゲートと3ステートバッファ及び非呼者
側の交換機に接続されている場合のリセット時に制御線
を非接地にするアンドゲートと3ステートバッファとを
有することにより、発呼者側の交換機に対しては加入者
が受話器を上げた時の起動動作を禁止できるという効果
がある。As described above, the present invention is connected to the AND gate for setting the control line to the ground at the time of resetting when connected to the switch of the calling party, the three-state buffer, and the switch of the non-caller side. In the case of a reset, the control line is not grounded at the time of resetting, and by having a 3-state buffer, it is possible to prohibit the switching operation on the calling side from the activation operation when the subscriber lifts the handset. effective.
【図1】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.
【図2】従来の多重変換装置の一例のブロック図であ
る。FIG. 2 is a block diagram of an example of a conventional multiplex conversion device.
1,21 交換機制御線(E線) 2,22 ダイオード 3,4,23,24 トランジスタ 11,12,31 スリーステートバッファ 15,16 アンドゲート 17,32 E線コントロール信号(負論理) 18,33 リセット信号 19 入トランク選択信号 20 出トランク選択信号 1,21 Exchange control line (E line) 2,22 Diode 3,4,23,24 Transistor 11,12,31 Three-state buffer 15,16 AND gate 17,32 E line control signal (negative logic) 18,33 Reset Signal 19 Incoming trunk selection signal 20 Outgoing trunk selection signal
Claims (1)
調し多重化する多重変換装置において、電源投入時のリ
セット信号と入トランク選択信号とが入力される第1の
アンドゲートと、前記リセット信号と出トランク選択信
号とが入力される第2のアンドゲートと、E線コントロ
ール信号を前記第2のアンドゲートの出力で制御する第
2のゲート回路と、この第2のゲート回路の出力を前記
第1のアンドゲートの出力で制御する第1のゲート回路
と、この第1のゲート回路の出力により交換機への制御
線を接地または非接地に制御するトランジスタとを有す
ることを特徴とする多重変換装置。1. A multiplex converter for pulse-code-modulating an exchange signal and a voice signal to multiplex, and a first AND gate to which a reset signal at power-on and an incoming trunk selection signal are inputted, and the reset signal. And an output trunk selection signal are input to the second AND gate, a second gate circuit for controlling the E-line control signal by the output of the second AND gate, and the output of the second gate circuit. A multiplex conversion having a first gate circuit controlled by the output of the first AND gate and a transistor for controlling the control line to the exchange to be grounded or ungrounded by the output of the first gate circuit. apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25742691A JPH05103114A (en) | 1991-10-04 | 1991-10-04 | Multiplexer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25742691A JPH05103114A (en) | 1991-10-04 | 1991-10-04 | Multiplexer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05103114A true JPH05103114A (en) | 1993-04-23 |
Family
ID=17306207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25742691A Pending JPH05103114A (en) | 1991-10-04 | 1991-10-04 | Multiplexer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05103114A (en) |
-
1991
- 1991-10-04 JP JP25742691A patent/JPH05103114A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818923A (en) | System and method for supressing pulse dialing feedback occurring particularly with auxiliary acoustic ringers in socket telephone systems | |
| JPS5830783B2 (en) | DENWA NI KANSURU KAILYO | |
| US4096358A (en) | Key telephone system signal priority arrangement | |
| US3872262A (en) | Key telephone system | |
| US3582562A (en) | Key telephone intercommunication system | |
| CA1110373A (en) | Hands-free answer arrangement on intercom for key telephone system | |
| JPS61224548A (en) | telephone | |
| US4057691A (en) | Switching network with crosstalk elimination capability | |
| US3894197A (en) | Audio frequency signalling systems for telephone systems | |
| US3843844A (en) | Subscriber loop circuit apparatus | |
| CA1116734A (en) | Subscriber drop-connected circuits | |
| CA1045215A (en) | Automatic disconnect circuit for subscriber carrier telephone system | |
| US3489856A (en) | Solid state space division circuit | |
| JPH05103114A (en) | Multiplexer | |
| US3676608A (en) | Line circuit for a key telephone system | |
| US3985976A (en) | Audio frequency signalling systems for telephone systems | |
| CA1193775A (en) | Electronic common switch | |
| US4660219A (en) | Extension ringing arrangement key telephone system | |
| US4175216A (en) | Intercom calling apparatus in a key telephone system | |
| US4010332A (en) | Link circuit for intercom unit | |
| US4006307A (en) | Impulse noise suppression circuit | |
| EP0556742B1 (en) | Acoustic feedback suppression device particularly for auxiliary ringers in plug-in telephone systems | |
| US3175045A (en) | Loudspeaking intercommunication system | |
| US2993092A (en) | Transistor amplifiers for relays to extend telephone exchange signalling limits | |
| GB1370163A (en) | Telephone systems |