JPH0510409Y2 - - Google Patents
Info
- Publication number
- JPH0510409Y2 JPH0510409Y2 JP1987131367U JP13136787U JPH0510409Y2 JP H0510409 Y2 JPH0510409 Y2 JP H0510409Y2 JP 1987131367 U JP1987131367 U JP 1987131367U JP 13136787 U JP13136787 U JP 13136787U JP H0510409 Y2 JPH0510409 Y2 JP H0510409Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- low
- gain control
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/16—Automatic control
- H03G5/165—Equalizers; Volume or gain control in limited frequency bands
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は低周波増幅器に印加される入力レベル
が極めて高いと、クリツプを起こして歪が生じる
ので、このような場合に低周波増幅器の出力を、
その出力レベルに応じて自動的に振幅制限するリ
ミツター回路の改良に関する。
が極めて高いと、クリツプを起こして歪が生じる
ので、このような場合に低周波増幅器の出力を、
その出力レベルに応じて自動的に振幅制限するリ
ミツター回路の改良に関する。
従来、この種のリミツター回路としては、第5
図に示すものがあつた。以下、この回路図に基づ
いて説明する。
図に示すものがあつた。以下、この回路図に基づ
いて説明する。
1は電圧利得制御増幅器にして、図示しない低
周波増幅器よりの出力が入力される。2は該電圧
利得制御増幅器1よりの出力を増幅する増幅器、
3は該増幅器2よりの出力を遅延時間後に遮断す
る時定数回路、4は該時定数回路3よりの出力を
整流し直流出力に変換する整流回路である。
周波増幅器よりの出力が入力される。2は該電圧
利得制御増幅器1よりの出力を増幅する増幅器、
3は該増幅器2よりの出力を遅延時間後に遮断す
る時定数回路、4は該時定数回路3よりの出力を
整流し直流出力に変換する整流回路である。
而して、低周波増幅器よりの出力は電圧利得制
御増幅器1を介して出力されると共に、その出力
の一部は増幅器2で増幅され、時定数回路3によ
る一定時間の遅れの後に整流回路4によつて直流
出力に変換され、前記電圧利得制御増幅器1に帰
還される。なお、時定数回路3により一定時間の
遅延後に整流回路4への送出を遮断する。そし
て、前記整流回路4よりの制御電圧は、低周波増
幅器よりの出力レベルに応じて変化するので、電
圧利得制御増幅器1によつて出力レベルの振幅は
制限される。従つて、低周波増幅器よりの出力レ
ベルが高いほど電圧利得制御増幅器1によりレベ
ルが全帯域に亘つて振幅制限を受けることとなる
ものである。
御増幅器1を介して出力されると共に、その出力
の一部は増幅器2で増幅され、時定数回路3によ
る一定時間の遅れの後に整流回路4によつて直流
出力に変換され、前記電圧利得制御増幅器1に帰
還される。なお、時定数回路3により一定時間の
遅延後に整流回路4への送出を遮断する。そし
て、前記整流回路4よりの制御電圧は、低周波増
幅器よりの出力レベルに応じて変化するので、電
圧利得制御増幅器1によつて出力レベルの振幅は
制限される。従つて、低周波増幅器よりの出力レ
ベルが高いほど電圧利得制御増幅器1によりレベ
ルが全帯域に亘つて振幅制限を受けることとなる
ものである。
ところで、前記した従来のリミツター回路にあ
つては、減衰されるレベルは全周波数帯域にかか
るために、リミツター回路が動作すると高域レベ
ルの変動が耳障りに感じられる。所謂、ブリージ
ングと言われる現象が生じる。
つては、減衰されるレベルは全周波数帯域にかか
るために、リミツター回路が動作すると高域レベ
ルの変動が耳障りに感じられる。所謂、ブリージ
ングと言われる現象が生じる。
ところが、現実に過大入力が与えられた時に、
特に考慮しなければならない周波数帯域は、低い
周波数帯域のものである。なぜならば、通常リミ
ツター動作を必要とする場合は、低域信号に高域
信号が重畳しているときに起こり易く、また、
元々高域信号は低域に比べて音響パワーを基準に
すると振幅レベルは低いので、低域信号に比べて
クリツプし難く、従つて、クリツプ歪も発生し難
いばかりでなく、クリツプによる歪は低域成分の
ものに比べてさほど耳障りなものではない。そこ
で、全帯域に亘つてリミツター動作をかける必要
はなく、低域成分にのみリミツター動作をかけれ
ば十分である。
特に考慮しなければならない周波数帯域は、低い
周波数帯域のものである。なぜならば、通常リミ
ツター動作を必要とする場合は、低域信号に高域
信号が重畳しているときに起こり易く、また、
元々高域信号は低域に比べて音響パワーを基準に
すると振幅レベルは低いので、低域信号に比べて
クリツプし難く、従つて、クリツプ歪も発生し難
いばかりでなく、クリツプによる歪は低域成分の
ものに比べてさほど耳障りなものではない。そこ
で、全帯域に亘つてリミツター動作をかける必要
はなく、低域成分にのみリミツター動作をかけれ
ば十分である。
特に、車載用のオーデイオ装置を考えた場合に
は、使える電源は12V程度であり大出力アンプを
構成し難いにもかかわらず、走行騒音のために音
響出力の、特に、低域レベルを大きくする必要性
が高いが、このときに限られた電源による増幅で
は低域にクリツプを生じてしまう。
は、使える電源は12V程度であり大出力アンプを
構成し難いにもかかわらず、走行騒音のために音
響出力の、特に、低域レベルを大きくする必要性
が高いが、このときに限られた電源による増幅で
は低域にクリツプを生じてしまう。
また、リミツター制御をチヤンネルごとに行な
う場合には、両チヤンネルの高域成分の減衰量が
異なる場合、特に高域成分においては指向性が顕
著なことから音像・定位がふらつき不快感を有す
るものとなつていた。
う場合には、両チヤンネルの高域成分の減衰量が
異なる場合、特に高域成分においては指向性が顕
著なことから音像・定位がふらつき不快感を有す
るものとなつていた。
さらに、リミツター回路に用いられる電圧利得
制御増幅器1は、高域成分にノイズを発生するこ
とから、出力中に電圧利得制御増幅器1によるノ
イズ成分が含まれるという問題があつた。
制御増幅器1は、高域成分にノイズを発生するこ
とから、出力中に電圧利得制御増幅器1によるノ
イズ成分が含まれるという問題があつた。
本考案は前記した問題点を解決せんとするもの
で、リミツター制御のかかる帯域を低域のみにす
ると共にその動作開始レベルを任意に選択でき、
しかも、前記動作の開始時点および終了時点も任
意に設定でき、また、電圧利得制御増幅器のノイ
ズ除去し得るリミツター回路を提供することを目
的とする。
で、リミツター制御のかかる帯域を低域のみにす
ると共にその動作開始レベルを任意に選択でき、
しかも、前記動作の開始時点および終了時点も任
意に設定でき、また、電圧利得制御増幅器のノイ
ズ除去し得るリミツター回路を提供することを目
的とする。
本考案は前記した目的を達成せんとするもの
で、低周波増幅器に電圧利得制御増幅器とローパ
スフイルタとの直列回路を出力側において加算器
を介してハイパスフイルタと並列接続し、かつ、
前記加算器よりの出力と予め設定された可変可能
な闘値電圧を整流器に入力し、該整流器よりの出
力を積分器で積分して、その出力をリリース時定
数回路を介して前記電圧利得制御増幅器に入力し
たことを要旨とする。
で、低周波増幅器に電圧利得制御増幅器とローパ
スフイルタとの直列回路を出力側において加算器
を介してハイパスフイルタと並列接続し、かつ、
前記加算器よりの出力と予め設定された可変可能
な闘値電圧を整流器に入力し、該整流器よりの出
力を積分器で積分して、その出力をリリース時定
数回路を介して前記電圧利得制御増幅器に入力し
たことを要旨とする。
以下、本考案の実施例を第1図〜第4図と共に
説明する。
説明する。
第1図は第1の実施例を示し、前記した従来例
と同一符号は同一部分を示し説明は省略する。
と同一符号は同一部分を示し説明は省略する。
第1図において、5は低周波増幅器の出力を入
力とするハイパスフイルタ、6は電圧利得制御増
幅器1と直列に接続されたローパスフイルタにし
て、この直列回路が前記ハイパスフイルタ5に並
列接続されている。そして、ハイパスフイルタ5
よりの出力とローパスフイルタ6よりの出力は加
算器7にて加算され出力される。8は加算器7よ
りの出力を整流する整流回路にして、電圧調整可
能な闘値設定器9よりの出力も入力されている。
10は整流回路8よりの出力を積分する積分回
路、11は積分回路10よりダイオード12を介
しての出力を所定時間遅延させるリリース(リカ
バリー)時定数回路である。
力とするハイパスフイルタ、6は電圧利得制御増
幅器1と直列に接続されたローパスフイルタにし
て、この直列回路が前記ハイパスフイルタ5に並
列接続されている。そして、ハイパスフイルタ5
よりの出力とローパスフイルタ6よりの出力は加
算器7にて加算され出力される。8は加算器7よ
りの出力を整流する整流回路にして、電圧調整可
能な闘値設定器9よりの出力も入力されている。
10は整流回路8よりの出力を積分する積分回
路、11は積分回路10よりダイオード12を介
しての出力を所定時間遅延させるリリース(リカ
バリー)時定数回路である。
次に、前記回路構成に基づいて動作を説明する
に、入力端INよりの出力はハイパスフイルタ5
と、電圧利得制御増幅器1およびローパスフイル
タ6とを通過して加算器7にて加算され出力端
OUTより出力されるが、その出力の一部は整流
回路8に入力され、同時に闘値設定器9よりの闘
値電圧も入力されるので、該整流回路8よりの出
力に闘値設定器9よりの闘値が重畳される。次い
で、整流回路8よりの出力は積分回路10にて積
分され、ダイオード12を介してリリース時定数
回路11に出力される。そして、このリリース時
定数回路11において所定時間遅延した後、その
出力を電圧利得制御増幅器1に制御信号として入
力される。ところで、電圧利得制御増幅器1はハ
イパスフイルタ5と並列接続され、入力端INよ
りの出力の一部が入力されているので、この入力
に対して振幅制限が行われ、振幅制限された出力
はローパスフイルタ6によつて低域成分のみが元
の信号ラインに重畳される。
に、入力端INよりの出力はハイパスフイルタ5
と、電圧利得制御増幅器1およびローパスフイル
タ6とを通過して加算器7にて加算され出力端
OUTより出力されるが、その出力の一部は整流
回路8に入力され、同時に闘値設定器9よりの闘
値電圧も入力されるので、該整流回路8よりの出
力に闘値設定器9よりの闘値が重畳される。次い
で、整流回路8よりの出力は積分回路10にて積
分され、ダイオード12を介してリリース時定数
回路11に出力される。そして、このリリース時
定数回路11において所定時間遅延した後、その
出力を電圧利得制御増幅器1に制御信号として入
力される。ところで、電圧利得制御増幅器1はハ
イパスフイルタ5と並列接続され、入力端INよ
りの出力の一部が入力されているので、この入力
に対して振幅制限が行われ、振幅制限された出力
はローパスフイルタ6によつて低域成分のみが元
の信号ラインに重畳される。
この時の入力に対する出力レベルの関係を第3
図に示す。ここで、ハイパスフイルタ5とローパ
スフイルタ6とは、その帯域制限するカツトオフ
周波数が互いにクロスオーバーして全帯域をカバ
ーする必要があるが、これは約300Hz程度かそれ
以下にするのが好ましい。これは、車載用のオー
デイオ装置の場合には、200〜300Hzにおいて音圧
レベルがピークになるという特有の現象があり、
このピーク時の周波数に、第4図に示すクロスオ
ーバーによる浅いデイツプを作り、互いに相殺し
て出力を平均化することが可能となるためであ
る。
図に示す。ここで、ハイパスフイルタ5とローパ
スフイルタ6とは、その帯域制限するカツトオフ
周波数が互いにクロスオーバーして全帯域をカバ
ーする必要があるが、これは約300Hz程度かそれ
以下にするのが好ましい。これは、車載用のオー
デイオ装置の場合には、200〜300Hzにおいて音圧
レベルがピークになるという特有の現象があり、
このピーク時の周波数に、第4図に示すクロスオ
ーバーによる浅いデイツプを作り、互いに相殺し
て出力を平均化することが可能となるためであ
る。
この実施例は前記した第1図の実施例における
ローパスフイルタ6の後に、超低域のローカツト
フイルタ13を接続したものであり、このローカ
ツトフイルタ13により、電圧利得制御増幅器1
の超低域ノイズを除去できる。なお、ローカツト
フイルタ13を電圧利得制御増幅器1の後段に接
続することにより、電圧利得制御増幅器1の利得
変化でローカツトフイルタ13のカツトオフ周波
数が変化するのを阻止させることができる。
ローパスフイルタ6の後に、超低域のローカツト
フイルタ13を接続したものであり、このローカ
ツトフイルタ13により、電圧利得制御増幅器1
の超低域ノイズを除去できる。なお、ローカツト
フイルタ13を電圧利得制御増幅器1の後段に接
続することにより、電圧利得制御増幅器1の利得
変化でローカツトフイルタ13のカツトオフ周波
数が変化するのを阻止させることができる。
本考案は前記したように、入力信号に対して低
域成分のみが振幅制限を受け、高域成分について
はリミツター動作は行われないことになるので、
低域成分によるクリツプ歪が防止でき、特に、車
載用オーデイオ機器において、低域歪が防止で
き、中高域のレベルは増大可能のために、走行騒
音が大きい場合でも聴感上の音響出力は十分であ
り、また、ラウドネスのオン時における大音量の
時、低域レベルが高域レベルに比べて減少したと
しても聴感上音のバランスは保たれ、しかも、電
圧利得制御増幅器で発生した高域成分のノイズは
ローパスフイルタによりカツトされるために、ノ
イズ成分が信号ラインに重畳されることはない。
さらに、闘値設定器などからの可変可能な闘値電
圧を変化させることにより動作開始レベルを任意
に選択できると共に、積分器によつて利得制御の
開始時間を自由に設定でき、また、リリース時定
数回路の時定数を変化させることによりリリース
(リカバリー)の時間を自由に設定できるので、
前記利得制御の開始時間を短くし、リリース時間
を長くすることにより、リミツター動作により生
じるブリージングを抑えることができる等の効果
を有するものである。
域成分のみが振幅制限を受け、高域成分について
はリミツター動作は行われないことになるので、
低域成分によるクリツプ歪が防止でき、特に、車
載用オーデイオ機器において、低域歪が防止で
き、中高域のレベルは増大可能のために、走行騒
音が大きい場合でも聴感上の音響出力は十分であ
り、また、ラウドネスのオン時における大音量の
時、低域レベルが高域レベルに比べて減少したと
しても聴感上音のバランスは保たれ、しかも、電
圧利得制御増幅器で発生した高域成分のノイズは
ローパスフイルタによりカツトされるために、ノ
イズ成分が信号ラインに重畳されることはない。
さらに、闘値設定器などからの可変可能な闘値電
圧を変化させることにより動作開始レベルを任意
に選択できると共に、積分器によつて利得制御の
開始時間を自由に設定でき、また、リリース時定
数回路の時定数を変化させることによりリリース
(リカバリー)の時間を自由に設定できるので、
前記利得制御の開始時間を短くし、リリース時間
を長くすることにより、リミツター動作により生
じるブリージングを抑えることができる等の効果
を有するものである。
第1図は本考案に係るリミツター回路の一実施
例を示すブロツク図、第2図は他の実施例のブロ
ツク図、第3図は入力と出力レベルの関係を示す
線図、第4図はフイルタの特性を示す線図、第5
図は従来例のブロツク図である。 1……電圧利得制御増幅器、5……ハイパスフ
イルタ、6……ローパスフイルタ、7……加算
器、8……整流回路、9……闘値設定器、10…
…積分回路、11……リリース時定数回路、12
……ダイオード、13……ローカツトフイルタ。
例を示すブロツク図、第2図は他の実施例のブロ
ツク図、第3図は入力と出力レベルの関係を示す
線図、第4図はフイルタの特性を示す線図、第5
図は従来例のブロツク図である。 1……電圧利得制御増幅器、5……ハイパスフ
イルタ、6……ローパスフイルタ、7……加算
器、8……整流回路、9……闘値設定器、10…
…積分回路、11……リリース時定数回路、12
……ダイオード、13……ローカツトフイルタ。
Claims (1)
- 低周波増幅器の出力を出力レベルに応じて振幅
制限するリミツター回路であつて、前記低周波増
幅器に電圧利得制御増幅器とローパスフイルタと
の直列回路を出力側において加算器を介してハイ
パスフイルタと並列接続し、かつ、前記加算器よ
りの出力と予め設定された可変可能な闘値電圧を
整流器に入力し、該整流器よりの出力を積分器で
積分して、その出力をリリース時定数回路を介し
て前記電圧利得制御増幅器に入力したことを特徴
とするリミツター回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987131367U JPH0510409Y2 (ja) | 1987-08-31 | 1987-08-31 | |
| US07/213,051 US4928071A (en) | 1987-08-31 | 1988-06-29 | Limiter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987131367U JPH0510409Y2 (ja) | 1987-08-31 | 1987-08-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6437125U JPS6437125U (ja) | 1989-03-06 |
| JPH0510409Y2 true JPH0510409Y2 (ja) | 1993-03-15 |
Family
ID=15056271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987131367U Expired - Lifetime JPH0510409Y2 (ja) | 1987-08-31 | 1987-08-31 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4928071A (ja) |
| JP (1) | JPH0510409Y2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006197525A (ja) * | 2005-01-11 | 2006-07-27 | Kenichi Oshima | 振幅制限回路 |
| JP2006197580A (ja) * | 2005-12-28 | 2006-07-27 | Kenichi Oshima | 音声信号振幅制限器 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7668236B2 (en) * | 2004-12-07 | 2010-02-23 | Mstar Semiconductor, Inc. | Multi-stage cable equalizer |
| US8036402B2 (en) * | 2005-12-15 | 2011-10-11 | Harman International Industries, Incorporated | Distortion compensation |
| IT1396117B1 (it) * | 2009-09-23 | 2012-11-16 | Parsek S R L | Limitatore multi banda per segnali a frequenze audio. |
| JP6151613B2 (ja) * | 2013-06-11 | 2017-06-21 | ラージ有限会社 | 音声信号振幅抑圧装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4249042A (en) * | 1979-08-06 | 1981-02-03 | Orban Associates, Inc. | Multiband cross-coupled compressor with overshoot protection circuit |
| JPS56106433A (en) * | 1980-01-28 | 1981-08-24 | Sony Corp | Noise reducing circuit |
| JPS6271697U (ja) * | 1985-10-24 | 1987-05-07 |
-
1987
- 1987-08-31 JP JP1987131367U patent/JPH0510409Y2/ja not_active Expired - Lifetime
-
1988
- 1988-06-29 US US07/213,051 patent/US4928071A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006197525A (ja) * | 2005-01-11 | 2006-07-27 | Kenichi Oshima | 振幅制限回路 |
| JP2006197580A (ja) * | 2005-12-28 | 2006-07-27 | Kenichi Oshima | 音声信号振幅制限器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6437125U (ja) | 1989-03-06 |
| US4928071A (en) | 1990-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11418881B2 (en) | System and method for digital signal processing | |
| US4641344A (en) | Audio equipment | |
| US4249042A (en) | Multiband cross-coupled compressor with overshoot protection circuit | |
| US7840012B2 (en) | Audio conditioning apparatus, method and computer program product | |
| RU2545383C2 (ru) | Возбуждение многоканальных громкоговорителей | |
| US20120191462A1 (en) | Audio signal processing device with enhancement of low-pitch register of audio signal | |
| EP2522156A1 (en) | Compressor based dynamic bass enhancement with eq | |
| US20080152168A1 (en) | Audio signal frequency range boost circuits | |
| JP3021548B2 (ja) | 音響信号増幅器 | |
| JPS6232851B2 (ja) | ||
| US9820075B2 (en) | System and method for stereo widening | |
| US6792115B1 (en) | Apparatus for generating harmonics in an audio signal | |
| US6975734B1 (en) | Audio apparatus of negative driving with adaptive gain control | |
| JPS6232849B2 (ja) | ||
| US4928071A (en) | Limiter circuit | |
| JPS6216582B2 (ja) | ||
| US4486898A (en) | Amplitude limiter for AM broadcast transmitter | |
| JP2000022473A (ja) | 音声処理装置 | |
| JP2946884B2 (ja) | 低音域特性補正回路 | |
| JPH0115279Y2 (ja) | ||
| EP4521638A1 (en) | System and method for multi-band limiter with multiple frequency range | |
| JP2640552B2 (ja) | 音声信号出力装置 | |
| EP3477965A1 (en) | Signal processing device, signal processing method, and speaker device | |
| JPH05145991A (ja) | 低音域特性補正回路 | |
| JPS6235320B2 (ja) |