JPH05108407A - 計算機用プログラムのデバツクシステム - Google Patents
計算機用プログラムのデバツクシステムInfo
- Publication number
- JPH05108407A JPH05108407A JP3266530A JP26653091A JPH05108407A JP H05108407 A JPH05108407 A JP H05108407A JP 3266530 A JP3266530 A JP 3266530A JP 26653091 A JP26653091 A JP 26653091A JP H05108407 A JPH05108407 A JP H05108407A
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- register value
- register
- computer
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004590 computer program Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 53
- 238000012544 monitoring process Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 4
- 238000013507 mapping Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 ＣＰＵのレジスタ値を条件として比較レジス
タ値を対応させ、ブレークポイントを設定することで、
デバック処理効率の向上を図り得る計算機用プログラム
のデバックシステムを提供するものである。 【構成】 所定動作プログラムに基づいてエミュレート
されるＣＰＵ３を備えた計算機１と、この計算機１をエ
ミュレートするエミュレータ２とによりデバックシステ
ムを構成している。計算機１はエミュレータ２によるタ
ーゲットシステムである。エミュレータ２に備えられた
レジスタ値比較手段５は、レジスタ監視手段４により順
次取得されたＣＰＵ３の各レジスタ値を、比較方法格納
手段７に格納された各比較方法に基づいて比較レジスタ
値格納手段６に格納された各比較レジスタ値との間で比
較することにより、計算機１が停止条件であるか否かを
判定する。
タ値を対応させ、ブレークポイントを設定することで、
デバック処理効率の向上を図り得る計算機用プログラム
のデバックシステムを提供するものである。 【構成】 所定動作プログラムに基づいてエミュレート
されるＣＰＵ３を備えた計算機１と、この計算機１をエ
ミュレートするエミュレータ２とによりデバックシステ
ムを構成している。計算機１はエミュレータ２によるタ
ーゲットシステムである。エミュレータ２に備えられた
レジスタ値比較手段５は、レジスタ監視手段４により順
次取得されたＣＰＵ３の各レジスタ値を、比較方法格納
手段７に格納された各比較方法に基づいて比較レジスタ
値格納手段６に格納された各比較レジスタ値との間で比
較することにより、計算機１が停止条件であるか否かを
判定する。
Description
【０００１】
【産業上の利用分野】本発明は、計算機をターゲットと
し、該計算機の動作プログラムをデバック処理する計算
機用プログラムのデバックシステムに関する。
し、該計算機の動作プログラムをデバック処理する計算
機用プログラムのデバックシステムに関する。
【０００２】
【従来の技術】従来、この種の計算機用プログラムのデ
バックシステムは、所定の動作プログラムに基づいてエ
ミュレートされるＣＰＵを備えた計算機をターゲットと
し、特定のレジスタ値に基づいてブレークポイントを設
定することによって所定動作プログラムに対するデバッ
ク処理を行っていた。
バックシステムは、所定の動作プログラムに基づいてエ
ミュレートされるＣＰＵを備えた計算機をターゲットと
し、特定のレジスタ値に基づいてブレークポイントを設
定することによって所定動作プログラムに対するデバッ
ク処理を行っていた。
【０００３】
【発明が解決しようとする課題】従来の計算機用プログ
ラムのデバックシステムの場合、任意のレジスタ値に基
づいてブレークポイントを設定することができない為、
結果として複数のブレークポイントを設定してデバック
処理を行うことができない。このことは、従来のデバッ
クシステムが特定のレジスタ値に基づいてＣＰＵをトレ
ースすることが困難であることを意味し、デバック処理
効率の悪化を招く結果になっている。
ラムのデバックシステムの場合、任意のレジスタ値に基
づいてブレークポイントを設定することができない為、
結果として複数のブレークポイントを設定してデバック
処理を行うことができない。このことは、従来のデバッ
クシステムが特定のレジスタ値に基づいてＣＰＵをトレ
ースすることが困難であることを意味し、デバック処理
効率の悪化を招く結果になっている。
【０００４】そこで本発明の技術的課題は、かかる欠点
を鑑み、任意のレジスタ値に基づいてブレークポイント
を設定でき、デバック処理効率の優れた計算機用プログ
ラムのデバックシステムを提供することにある。
を鑑み、任意のレジスタ値に基づいてブレークポイント
を設定でき、デバック処理効率の優れた計算機用プログ
ラムのデバックシステムを提供することにある。
【０００５】
【課題を解決するための手段】本発明によれば、所定動
作プログラムに基づいてエミュレートされるＣＰＵを備
えた計算機をターゲットとし、ＣＰＵの動作プログラム
をデバック処理する計算機用プログラムのデバックシス
テムにおいて、動作プログラムのレジスタ値を監視する
レジスタ監視手段と、比較レジスタ値を格納した比較レ
ジスタ値格納手段と、レジスタ値を比較レジスタ値との
間で比較する比較方法を格納した比較方法格納手段と、
比較方法に基づいてレジスタ値を比較レジスタ値との間
で比較することにより、計算機が停止条件であるか否か
を判定するレジスタ値比較手段とを備えた計算機用プロ
グラムのデバックシステムが得られる。
作プログラムに基づいてエミュレートされるＣＰＵを備
えた計算機をターゲットとし、ＣＰＵの動作プログラム
をデバック処理する計算機用プログラムのデバックシス
テムにおいて、動作プログラムのレジスタ値を監視する
レジスタ監視手段と、比較レジスタ値を格納した比較レ
ジスタ値格納手段と、レジスタ値を比較レジスタ値との
間で比較する比較方法を格納した比較方法格納手段と、
比較方法に基づいてレジスタ値を比較レジスタ値との間
で比較することにより、計算機が停止条件であるか否か
を判定するレジスタ値比較手段とを備えた計算機用プロ
グラムのデバックシステムが得られる。
【０００６】このうち、レジスタ値比較手段は、レジス
タ監視手段よりレジスタ値を取得できない場合、デバッ
ク処理の完了と判定するようにすれば良い。又、このよ
うな計算機用プログラムのデバックシステムにおいて、
比較レジスタ値格納手段は、複数の比較レジスタ値を格
納し、比較方法格納手段は、各比較レジスタ値毎に対応
し、且つ順次指定される複数のレジスタ値を各比較レジ
スタ値との間で比較可能にするための複数の比較方法を
格納し、レジスタ値比較手段は、各比較方法に基づいて
各レジスタ値を各比較レジスタ値との間で比較すること
により、計算機が停止条件であるか否かを判定するよう
にすれば更に良い。
タ監視手段よりレジスタ値を取得できない場合、デバッ
ク処理の完了と判定するようにすれば良い。又、このよ
うな計算機用プログラムのデバックシステムにおいて、
比較レジスタ値格納手段は、複数の比較レジスタ値を格
納し、比較方法格納手段は、各比較レジスタ値毎に対応
し、且つ順次指定される複数のレジスタ値を各比較レジ
スタ値との間で比較可能にするための複数の比較方法を
格納し、レジスタ値比較手段は、各比較方法に基づいて
各レジスタ値を各比較レジスタ値との間で比較すること
により、計算機が停止条件であるか否かを判定するよう
にすれば更に良い。
【０００７】
【実施例】以下に実施例を挙げ、本発明の計算機用プロ
グラムのデバックシステムについて詳細に説明する。図
１は、本発明の一実施例であるデバックシステムの基本
構成を示したブロック図である。
グラムのデバックシステムについて詳細に説明する。図
１は、本発明の一実施例であるデバックシステムの基本
構成を示したブロック図である。
【０００８】デバックシステムは、所定動作プログラム
に基づいてエミュレートされるＣＰＵ３を備えた計算機
１と、この計算機１をターゲットとしてエミュレートす
るエミュレータ２とにより構成されている。計算機１
は、エミュレータ２によってターゲットとされる為、タ
ーゲットシステムと呼ばれても良い。
に基づいてエミュレートされるＣＰＵ３を備えた計算機
１と、この計算機１をターゲットとしてエミュレートす
るエミュレータ２とにより構成されている。計算機１
は、エミュレータ２によってターゲットとされる為、タ
ーゲットシステムと呼ばれても良い。
【０００９】このエミュレータ２は、ＣＰＵ３のレジス
タ値を監視するレジスタ監視手段４と、複数の比較レジ
スタ値を格納した比較レジスタ値格納手段６と、各比較
レジスタ値毎に対応すると共に、動作プログラムより順
次選定される複数のレジスタ値を各比較レジスタ値との
間で比較するための複数の比較方法を格納した比較方法
格納手段７と、レジスタ監視手段４により順次取得され
た各レジスタ値を、各比較方法に基づいて各比較レジス
タ値との間で比較することにより、計算機１が停止条件
であるか否かを判定するレジスタ値比較手段５とを備え
ている。
タ値を監視するレジスタ監視手段４と、複数の比較レジ
スタ値を格納した比較レジスタ値格納手段６と、各比較
レジスタ値毎に対応すると共に、動作プログラムより順
次選定される複数のレジスタ値を各比較レジスタ値との
間で比較するための複数の比較方法を格納した比較方法
格納手段７と、レジスタ監視手段４により順次取得され
た各レジスタ値を、各比較方法に基づいて各比較レジス
タ値との間で比較することにより、計算機１が停止条件
であるか否かを判定するレジスタ値比較手段５とを備え
ている。
【００１０】図２は、本発明のデバックシステムにより
デバック処理を行うための動作プログラム（レジスタ監
視用アルゴリズム）を示すフローチャートである。所定
動作プログラムが開始されると、最初にレジスタ監視手
段４がＣＰＵ３のレジスタ値を監視する（ステップＳ
１）一方、レジスタ値比較手段５が比較方法格納手段７
の比較方法格納領域に格納された複数の比較方法のう
ち、特定の比較方法（一つの比較方法）を引き出し、こ
の特定の比較方法に対応して比較レジスタ値格納手段６
に格納された比較レジスタ値を指定し、比較する比較レ
ジスタ値を判断（ステップＳ２）する。
デバック処理を行うための動作プログラム（レジスタ監
視用アルゴリズム）を示すフローチャートである。所定
動作プログラムが開始されると、最初にレジスタ監視手
段４がＣＰＵ３のレジスタ値を監視する（ステップＳ
１）一方、レジスタ値比較手段５が比較方法格納手段７
の比較方法格納領域に格納された複数の比較方法のう
ち、特定の比較方法（一つの比較方法）を引き出し、こ
の特定の比較方法に対応して比較レジスタ値格納手段６
に格納された比較レジスタ値を指定し、比較する比較レ
ジスタ値を判断（ステップＳ２）する。
【００１１】次に、レジスタ値比較手段５がレジスタ監
視手段４から目的とするレジスタ値を取得する（ステッ
プＳ３）。引き続き、レジスタ値比較手段５が特定の比
較方法に基づいて、レジスタ監視手段４を介して引き出
したＣＰＵ３のレジスタ値と、比較レジスタ値格納手段
６より引き出した比較レジスタ値とを比較する（ステッ
プＳ４）。
視手段４から目的とするレジスタ値を取得する（ステッ
プＳ３）。引き続き、レジスタ値比較手段５が特定の比
較方法に基づいて、レジスタ監視手段４を介して引き出
したＣＰＵ３のレジスタ値と、比較レジスタ値格納手段
６より引き出した比較レジスタ値とを比較する（ステッ
プＳ４）。
【００１２】次に、比較の結果、レジスタ値が真に比較
すべき比較レジスタ値に照合されているか否かをチェッ
ク（ステップＳ５）し、照合されていれば計算機１（タ
ーゲット）を停止させ（ステップＳ８）、そのときの計
算機１を検査し、検査結果（レジスタ値）をＣＰＵ３に
対するデバック処理とする。一方、レジスタ値が真に比
較すべき比較レジスタ値に照合されていなければ、レジ
スタ値比較手段５が比較レジスタ値格納手段６に比較す
べき比較対象レジスタ（比較レジスタ値）が残っている
か否かをチェックする（ステップＳ６）。
すべき比較レジスタ値に照合されているか否かをチェッ
ク（ステップＳ５）し、照合されていれば計算機１（タ
ーゲット）を停止させ（ステップＳ８）、そのときの計
算機１を検査し、検査結果（レジスタ値）をＣＰＵ３に
対するデバック処理とする。一方、レジスタ値が真に比
較すべき比較レジスタ値に照合されていなければ、レジ
スタ値比較手段５が比較レジスタ値格納手段６に比較す
べき比較対象レジスタ（比較レジスタ値）が残っている
か否かをチェックする（ステップＳ６）。
【００１３】この結果、比較対象レジスタが残っている
場合には、各比較方法に基づいて各レジスタ値を各比較
レジスタ値との間で順次比較できるように、比較レジス
タ値を判断する処理（ステップＳ２）の前にリターンす
るが、残っていない場合には、デバック処理を終了（ス
テップＳ７）する。即ち、本発明のデバックシステムに
おけるデバック処理は、レジスタ値比較手段５による比
較方法格納手段７を介しての引き出し（特定）比較方法
に基づく比較レジスタ値の判断処理（ステップＳ２），
レジスタ値比較手段５によるレジスタ監視手段４を介し
ての目的レジスタ値の取得処理（ステップＳ３），レジ
スタ値比較手段５による比較方法に基づくレジスタ値及
び比較レジスタ値の比較処理（ステップＳ４），レジス
タ値及び比較レジスタ値の照合チェック処理（ステップ
Ｓ５），及び比較レジスタ値の残状態チェック処理（ス
テップＳ６）を遂次反復し、最終的に比較レジスタ値格
納手段６に比較レジスタ値が無くなった時点で完了す
る。
場合には、各比較方法に基づいて各レジスタ値を各比較
レジスタ値との間で順次比較できるように、比較レジス
タ値を判断する処理（ステップＳ２）の前にリターンす
るが、残っていない場合には、デバック処理を終了（ス
テップＳ７）する。即ち、本発明のデバックシステムに
おけるデバック処理は、レジスタ値比較手段５による比
較方法格納手段７を介しての引き出し（特定）比較方法
に基づく比較レジスタ値の判断処理（ステップＳ２），
レジスタ値比較手段５によるレジスタ監視手段４を介し
ての目的レジスタ値の取得処理（ステップＳ３），レジ
スタ値比較手段５による比較方法に基づくレジスタ値及
び比較レジスタ値の比較処理（ステップＳ４），レジス
タ値及び比較レジスタ値の照合チェック処理（ステップ
Ｓ５），及び比較レジスタ値の残状態チェック処理（ス
テップＳ６）を遂次反復し、最終的に比較レジスタ値格
納手段６に比較レジスタ値が無くなった時点で完了す
る。
【００１４】このような構成によるデバックシステム
は、ＣＰＵ３のレジスタ値を条件として比較レジスタ値
を対応させるものとして、ブレークポイントを設定する
ことができるので、デバック処理の効率が向上する。
又、このようなデバックシステムは、比較レジスタ値格
納手段６に格納された比較レジスタ値の数がＣＰＵ３の
有するレジスタ値の数と同じか、或いは少ない場合に所
定動作プログラムに基づくデバック処理を遂行すること
が有効となる。
は、ＣＰＵ３のレジスタ値を条件として比較レジスタ値
を対応させるものとして、ブレークポイントを設定する
ことができるので、デバック処理の効率が向上する。
又、このようなデバックシステムは、比較レジスタ値格
納手段６に格納された比較レジスタ値の数がＣＰＵ３の
有するレジスタ値の数と同じか、或いは少ない場合に所
定動作プログラムに基づくデバック処理を遂行すること
が有効となる。
【００１５】図３は、比較レジスタ値の数がレジスタ値
の数と同じ場合の比較レジスタ値格納手段６と比較方法
格納手段７との対応を説明するものである。比較レジス
タ値格納手段６には、複数の比較レジスタ値格納領域１
〜ｎが割り当てられ、比較方法格納手段７には、これら
各比較レジスタ値格納領域１〜ｎのそれぞれに１対１で
対応する比較方法格納領域１〜ｎが割り当てられてい
る。この場合のデバック処理は、比較レジスタ値及び比
較方法の数（ｎ個）がレジスタ値の数と同じであるの
で、比較方法は相対的に区別可能な固有情報を有するよ
うに構成されるものである。
の数と同じ場合の比較レジスタ値格納手段６と比較方法
格納手段７との対応を説明するものである。比較レジス
タ値格納手段６には、複数の比較レジスタ値格納領域１
〜ｎが割り当てられ、比較方法格納手段７には、これら
各比較レジスタ値格納領域１〜ｎのそれぞれに１対１で
対応する比較方法格納領域１〜ｎが割り当てられてい
る。この場合のデバック処理は、比較レジスタ値及び比
較方法の数（ｎ個）がレジスタ値の数と同じであるの
で、比較方法は相対的に区別可能な固有情報を有するよ
うに構成されるものである。
【００１６】これに対する図４は、比較レジスタ値の数
がレジスタ値の数よりも少ない場合の比較レジスタ値格
納手段６と比較方法格納手段７との対応を説明するもの
である。ここでの比較レジスタ値格納手段６には、複数
の比較レジスタ値格納領域１〜ｍが割り当てられ、比較
方法格納手段７には、各比較レジスタ値格納領域１〜ｍ
のそれぞれに１対１で対応する比較方法格納領域１〜ｍ
が割り当てられている。この場合のデバック処理は、比
較レジスタ値及び比較方法の数がレジスタ値の数よりも
少ないので、比較方法自体はレジスタマッピング情報を
有するようにすれば良い。即ち、比較方法格納手段７の
比較方法格納領域ｍにおける単一構成は、比較方法格納
フィールドとレジスタマッピング情報格納フィールドと
によって構成されている。
がレジスタ値の数よりも少ない場合の比較レジスタ値格
納手段６と比較方法格納手段７との対応を説明するもの
である。ここでの比較レジスタ値格納手段６には、複数
の比較レジスタ値格納領域１〜ｍが割り当てられ、比較
方法格納手段７には、各比較レジスタ値格納領域１〜ｍ
のそれぞれに１対１で対応する比較方法格納領域１〜ｍ
が割り当てられている。この場合のデバック処理は、比
較レジスタ値及び比較方法の数がレジスタ値の数よりも
少ないので、比較方法自体はレジスタマッピング情報を
有するようにすれば良い。即ち、比較方法格納手段７の
比較方法格納領域ｍにおける単一構成は、比較方法格納
フィールドとレジスタマッピング情報格納フィールドと
によって構成されている。
【００１７】尚、図１のデバックシステムにおいて、比
較レジスタ値格納手段６に単一の比較レジスタ値を格納
させ、且つ比較方法格納手段７に特定のレジスタ値を比
較レジスタ値との間で比較する単一の比較方法を格納さ
せると共に、レジスタ監視手段４を動作プログラムの特
定のレジスタ値を監視するようにすることで、レジスタ
値比較手段５により単一の比較方法に基づいて特定のレ
ジスタ値を単一の比較レジスタ値との間で比較すること
により、計算機１が停止条件であるか否かを判定するよ
うに構成しても良いので、本発明は実施例に限定されな
い。
較レジスタ値格納手段６に単一の比較レジスタ値を格納
させ、且つ比較方法格納手段７に特定のレジスタ値を比
較レジスタ値との間で比較する単一の比較方法を格納さ
せると共に、レジスタ監視手段４を動作プログラムの特
定のレジスタ値を監視するようにすることで、レジスタ
値比較手段５により単一の比較方法に基づいて特定のレ
ジスタ値を単一の比較レジスタ値との間で比較すること
により、計算機１が停止条件であるか否かを判定するよ
うに構成しても良いので、本発明は実施例に限定されな
い。
【００１８】
【発明の効果】以上のように、本発明によれば、ＣＰＵ
のレジスタ値を条件として比較レジスタ値を対応させ、
ブレークポイントを設定することができるので、動作プ
ログラム（基本ソフトウェア／ＢＩＯＳ，デバイスドラ
イバ等）のデバック処理の効率の向上を図り得る計算機
用プログラムのデバックシステムが得られる。即ち、デ
バック処理に際して最良効率のレジスタ値を使用できる
ので、ＣＰＵに対するトレース能力が格段に高められ
る。
のレジスタ値を条件として比較レジスタ値を対応させ、
ブレークポイントを設定することができるので、動作プ
ログラム（基本ソフトウェア／ＢＩＯＳ，デバイスドラ
イバ等）のデバック処理の効率の向上を図り得る計算機
用プログラムのデバックシステムが得られる。即ち、デ
バック処理に際して最良効率のレジスタ値を使用できる
ので、ＣＰＵに対するトレース能力が格段に高められ
る。
【図１】本発明の一実施例であるデバックシステムの基
本構成を示したブロック図である。
本構成を示したブロック図である。
【図２】デバックシステムによりデバック処理を行うた
めの動作プログラム（レジスタ監視用アルゴリズム）を
示すフローチャートである。
めの動作プログラム（レジスタ監視用アルゴリズム）を
示すフローチャートである。
【図３】比較レジスタ値の数がレジスタ値の数と同じ場
合の比較レジスタ値格納手段及び比較方法格納手段の対
応を説明する図である。
合の比較レジスタ値格納手段及び比較方法格納手段の対
応を説明する図である。
【図４】比較レジスタ値の数がレジスタ値の数よりも少
ない場合の比較レジスタ値格納手段及び比較方法格納手
段の対応を説明する図である。
ない場合の比較レジスタ値格納手段及び比較方法格納手
段の対応を説明する図である。
１ 計算機 ２ エミュレータ ３ ＣＰＵ ４ レジスタ監視手段 ５ レジスタ値比較手段 ６ 比較レジスタ値格納手段 ７ 比較方法格納手段
Claims (3)
- 【請求項１】 所定動作プログラムに基づいてエミュレ
ートされるＣＰＵを備えた計算機をターゲットとし、前
記ＣＰＵの動作プログラムをデバック処理する計算機用
プログラムのデバックシステムにおいて、前記動作プロ
グラムのレジスタ値を監視するレジスタ監視手段と、比
較レジスタ値を格納した比較レジスタ値格納手段と、前
記レジスタ値を前記比較レジスタ値との間で比較する比
較方法を格納した比較方法格納手段と、前記比較方法に
基づいて前記レジスタ値を前記比較レジスタ値との間で
比較することにより、前記計算機が停止条件であるか否
かを判定するレジスタ値比較手段とを備えたことを特徴
とする計算機用プログラムのデバックシステム。 - 【請求項２】 前記レジスタ値比較手段は、前記レジス
タ監視手段より前記レジスタ値を取得できない場合、デ
バック処理の完了と判定することを特徴とする請求項１
記載の計算機用プログラムのデバックシステム。 - 【請求項３】 前記比較レジスタ値格納手段は、複数の
比較レジスタ値を格納し、前記比較方法格納手段は、前
記各比較レジスタ値毎に対応し、且つ順次指定される複
数のレジスタ値を前記各比較レジスタ値との間で比較可
能にするための複数の比較方法を格納し、前記レジスタ
値比較手段は、前記各比較方法に基づいて前記各レジス
タ値を前記各比較レジスタ値との間で比較することによ
り、前記計算機が停止条件であるか否かを判定すること
を特徴とする請求項１又は２記載の計算機用プログラム
のデバックシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3266530A JPH05108407A (ja) | 1991-10-15 | 1991-10-15 | 計算機用プログラムのデバツクシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3266530A JPH05108407A (ja) | 1991-10-15 | 1991-10-15 | 計算機用プログラムのデバツクシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05108407A true JPH05108407A (ja) | 1993-04-30 |
Family
ID=17432163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3266530A Withdrawn JPH05108407A (ja) | 1991-10-15 | 1991-10-15 | 計算機用プログラムのデバツクシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05108407A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005301616A (ja) * | 2004-04-09 | 2005-10-27 | Ricoh Co Ltd | デバッグシステム |
-
1991
- 1991-10-15 JP JP3266530A patent/JPH05108407A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005301616A (ja) * | 2004-04-09 | 2005-10-27 | Ricoh Co Ltd | デバッグシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984239A (en) | Automatic verification system for maintenance/diagnosis facility in computer system | |
| US5438673A (en) | Automatic interface for CPU real machine and logic simulator diagnostics | |
| US5280626A (en) | Multi-process emulator suitable for testing software under multi-process environments | |
| JPH05108407A (ja) | 計算機用プログラムのデバツクシステム | |
| CN119132380A (zh) | 中断源的处理方法及装置、存储介质、电子设备 | |
| US7086054B2 (en) | Method and device for reconstructing the process sequence of a control program | |
| JPH05298204A (ja) | 入出力処理装置試験回路 | |
| JP3085730B2 (ja) | 複合ｃｐｕシステムの並列シミュレーション方式 | |
| US20250004934A1 (en) | Method for testing a computer program | |
| JP2001318805A (ja) | 組み込みシステムのテスト方法及びテストシステム | |
| US20250004917A1 (en) | Method for testing a computer program | |
| US20250077393A1 (en) | Method for testing a computer program | |
| US20240419579A1 (en) | Method for testing a computer program | |
| US20250004911A1 (en) | Method for testing a computer program | |
| JP2001051864A (ja) | データ処理装置の試験実行方式 | |
| CN119226132A (zh) | 用于测试计算机程序的方法 | |
| JPH04247534A (ja) | 情報処理装置の試験方式 | |
| CN119065956A (zh) | 用于测试计算机程序的方法 | |
| CN120386709A (zh) | 一种数据代码调试方法及终端 | |
| JPS63157244A (ja) | 周辺装置試験プログラムデバグ方式 | |
| JPH04102931A (ja) | 情報処理装置の試験方式 | |
| JPH11242616A (ja) | プログラム開発方法 | |
| JPH04217034A (ja) | プログラムトレースの表示方式 | |
| JPS63300330A (ja) | ファ−ムウェアのデバッグ方法 | |
| JPH0566957A (ja) | 情報処理装置の試験方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |