JPH05108469A - 記憶システム - Google Patents
記憶システムInfo
- Publication number
- JPH05108469A JPH05108469A JP29208491A JP29208491A JPH05108469A JP H05108469 A JPH05108469 A JP H05108469A JP 29208491 A JP29208491 A JP 29208491A JP 29208491 A JP29208491 A JP 29208491A JP H05108469 A JPH05108469 A JP H05108469A
- Authority
- JP
- Japan
- Prior art keywords
- access
- timing
- address
- memory
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 種類を異にするメモリモジュールからなる記
憶装置をアクセスするとき、各記憶モジュールに最適な
アクセスができるようにする。 【構成】 ＣＰＵと、ＭＣＵと、アクセススピ−ドが異
なる複数の記憶モジュ−ルを備える主記憶から成る記憶
システムにおいて、ＭＣＵにアクセススピード判定手段
とタイミング制御手段を設ける。アクセススピード判定
手段はメモリ参照アドレス中の記憶モジュ−ルを指定す
る上位ビットに基づきメモリ参照アドレスが指定する記
憶モジュ−ルのアクセススピードを判定し、タイミング
制御手段はアクセススピード判定手段の判定結果を受け
てメモリ参照アドレスが指定する記憶モジュ−ルをアク
セスするための最適なアクセスタイミング信号を発生す
る。又、コントロール情報をコントロールレジスタにセ
ットし、該情報を変更することにより前記判定結果及び
アクセスタイミング信号を変更可能にしている。
憶装置をアクセスするとき、各記憶モジュールに最適な
アクセスができるようにする。 【構成】 ＣＰＵと、ＭＣＵと、アクセススピ−ドが異
なる複数の記憶モジュ−ルを備える主記憶から成る記憶
システムにおいて、ＭＣＵにアクセススピード判定手段
とタイミング制御手段を設ける。アクセススピード判定
手段はメモリ参照アドレス中の記憶モジュ−ルを指定す
る上位ビットに基づきメモリ参照アドレスが指定する記
憶モジュ−ルのアクセススピードを判定し、タイミング
制御手段はアクセススピード判定手段の判定結果を受け
てメモリ参照アドレスが指定する記憶モジュ−ルをアク
セスするための最適なアクセスタイミング信号を発生す
る。又、コントロール情報をコントロールレジスタにセ
ットし、該情報を変更することにより前記判定結果及び
アクセスタイミング信号を変更可能にしている。
Description
【０００１】
【産業上の利用分野】本発明は、アクセススピ−ドの異
なる記憶モジュ−ルから成る記憶システムに関し、特に
参照アドレスに対応するメモリモジュールによってアク
セススピ−ドが異なる場合の記憶システムおよびメモリ
モジュールとしてＳＲＡＭ、ＤＲＡＭが混在している場
合の記憶システムに関する。
なる記憶モジュ−ルから成る記憶システムに関し、特に
参照アドレスに対応するメモリモジュールによってアク
セススピ−ドが異なる場合の記憶システムおよびメモリ
モジュールとしてＳＲＡＭ、ＤＲＡＭが混在している場
合の記憶システムに関する。
【０００２】
【従来の技術】近年、ワ−クステ−ション、パ−ソナル
コンピュ−タの分野では、メモリ素子の高集積化に伴
い、主記憶の基本メモリを第１図の如くＣＰＵボ−ド上
に実装する傾向にあり、これにより主記憶制御装置、基
本メモリ間の信号ラインの遅延時間が改善され、主記憶
アクセスの高速化が期待される。しかし、増設メモリ
は、従来通り増設コネクタまたはバックボ−ドに接続さ
れるため、同様の高速化はできず、上記高速化を実現す
るために、記憶モジュ−ルによりアクセスタイミングを
変化させる技術が必要となってきた。また、ファイルア
クセスを高速化する技術として、主記憶をＳＲＡＭ、Ｄ
ＲＡＭで構成し、ハ−ドディスクの一部の写しを主記憶
上のＳＲＡＭに置く方法において、システムを安価にす
るために、特別な信号を用いることなくＤＲＡＭインタ
フェ−スでＳＲＡＭを高速にアクセスする技術が必要と
なってきた。
コンピュ−タの分野では、メモリ素子の高集積化に伴
い、主記憶の基本メモリを第１図の如くＣＰＵボ−ド上
に実装する傾向にあり、これにより主記憶制御装置、基
本メモリ間の信号ラインの遅延時間が改善され、主記憶
アクセスの高速化が期待される。しかし、増設メモリ
は、従来通り増設コネクタまたはバックボ−ドに接続さ
れるため、同様の高速化はできず、上記高速化を実現す
るために、記憶モジュ−ルによりアクセスタイミングを
変化させる技術が必要となってきた。また、ファイルア
クセスを高速化する技術として、主記憶をＳＲＡＭ、Ｄ
ＲＡＭで構成し、ハ−ドディスクの一部の写しを主記憶
上のＳＲＡＭに置く方法において、システムを安価にす
るために、特別な信号を用いることなくＤＲＡＭインタ
フェ−スでＳＲＡＭを高速にアクセスする技術が必要と
なってきた。
【０００３】記憶モジュ−ルによって、主記憶アクセス
タイミングを変化させる第１の従来技術としては、シス
テムパワ−オン時にプログラマブルにアクセスタイミン
グを初期設定する方式や、特開平２−２８７８４５号公
報に開示されているように、主記憶側からアクセススピ
−ド情報を主記憶制御装置に伝えることにより、アクセ
スタイミングを変更する方式がある。また、記憶モジュ
−ルとしてＤＲＡＭ、ＳＲＡＭが混在していて、ＳＲＡ
ＭをＤＲＡＭインタ−フェ−スでアクセスする第２の従
来技術としては、ＤＲＡＭと同じ、ロ−アドレス、カラ
ムアドレスをラッチした後ＳＲＡＭをアクセスする方式
がある。
タイミングを変化させる第１の従来技術としては、シス
テムパワ−オン時にプログラマブルにアクセスタイミン
グを初期設定する方式や、特開平２−２８７８４５号公
報に開示されているように、主記憶側からアクセススピ
−ド情報を主記憶制御装置に伝えることにより、アクセ
スタイミングを変更する方式がある。また、記憶モジュ
−ルとしてＤＲＡＭ、ＳＲＡＭが混在していて、ＳＲＡ
ＭをＤＲＡＭインタ−フェ−スでアクセスする第２の従
来技術としては、ＤＲＡＭと同じ、ロ−アドレス、カラ
ムアドレスをラッチした後ＳＲＡＭをアクセスする方式
がある。
【０００４】
【発明が解決しようとする課題】上記第一の従来技術で
は、主記憶のアクセスタイミングをダイナミックに変更
するために、主記憶側に特別なハ−ドウェアやインタ−
フェイス信号を付加する必要があり、システムが高価に
なるという問題点を有するものであった。また、上記第
二の従来技術では、ＤＲＡＭインタフェ−スでＳＲＡＭ
をアクセスする場合に、ＤＲＡＭと同様のタイミングで
アクセスするため、ＳＲＡＭの高速性を十分生かせない
という問題点を有するものであった。本発明は、種類を
異にするメモリモジュールからなる記憶装置をアクセス
するとき、各記憶モジュールに最適なアクセスができる
ようにすることを目的としている。更に、本発明は、上
記第一の従来技術における問題点を解消し、特別なイン
タフェ−ス信号を用いることなく主記憶モジュ−ルのア
クセススピ−ドにマッチしたアクセスタイミングをダイ
ナミックに設定させることを目的としている。更に、本
発明は、上記第二の従来技術における問題点を解消し、
ＤＲＡＭインタフェ−スでＳＲＡＭを高速にアクセスさ
せることを目的としている。
は、主記憶のアクセスタイミングをダイナミックに変更
するために、主記憶側に特別なハ−ドウェアやインタ−
フェイス信号を付加する必要があり、システムが高価に
なるという問題点を有するものであった。また、上記第
二の従来技術では、ＤＲＡＭインタフェ−スでＳＲＡＭ
をアクセスする場合に、ＤＲＡＭと同様のタイミングで
アクセスするため、ＳＲＡＭの高速性を十分生かせない
という問題点を有するものであった。本発明は、種類を
異にするメモリモジュールからなる記憶装置をアクセス
するとき、各記憶モジュールに最適なアクセスができる
ようにすることを目的としている。更に、本発明は、上
記第一の従来技術における問題点を解消し、特別なイン
タフェ−ス信号を用いることなく主記憶モジュ−ルのア
クセススピ−ドにマッチしたアクセスタイミングをダイ
ナミックに設定させることを目的としている。更に、本
発明は、上記第二の従来技術における問題点を解消し、
ＤＲＡＭインタフェ−スでＳＲＡＭを高速にアクセスさ
せることを目的としている。
【０００５】
【課題を解決するための手段】主記憶を構成する記憶モ
ジュ−ルのアクセススピ−ドが参照アドレスによって異
なる記憶システムにおいては、前記参照アドレスをデコ
−ドし、当該記憶素子のアクセススピ−ドを判定し、該
判定結果により前記記憶モジュ−ルへのアクセスを最適
なタイミングに設定することによって達成される。更
に、コントロール情報をプログラマブルに設定できるコ
ントロールレジスタを設け、該コントロール情報をアク
セススピ−ド判定の判定要因またはアクセスタイミング
の設定要因とし、該コントロール情報を変更することに
よりアクセススピ−ド判定結果またはアクセスタイミン
グを変更可能とし、記憶装置を構成する記憶モジュール
に対する種々の変更に対応できるようにしている。ま
た、主記憶を構成する記憶モジュ−ルがＤＲＡＭ部、Ｓ
ＲＡＭ部から成り、ＤＲＡＭインタフェ−スでＳＲＡＭ
をアクセスする記憶システムにおいては、主記憶制御装
置と主記憶間のデ−タラインを、デ−タとカラムアドレ
スのマルチプレックスバス構成とし、ＳＲＡＭをアクセ
スするときは、主記憶制御装置からアドレスラインにロ
−アドレスを出力するタイミングと同一タイミングで前
記デ−タラインにカラムアドレスを出力し、ローアドレ
スストローブ信号（ＲＡＳ信号）のアサ−トタイミング
で前記カラムアドレスをラッチする。ラッチ後はデ−タ
ラインのカラムアドレス出力をディセ−ブルし、ＳＲＡ
Ｍをロ−アドレスと前記ラッチ出力によって起動をかけ
ることによって達成される。
ジュ−ルのアクセススピ−ドが参照アドレスによって異
なる記憶システムにおいては、前記参照アドレスをデコ
−ドし、当該記憶素子のアクセススピ−ドを判定し、該
判定結果により前記記憶モジュ−ルへのアクセスを最適
なタイミングに設定することによって達成される。更
に、コントロール情報をプログラマブルに設定できるコ
ントロールレジスタを設け、該コントロール情報をアク
セススピ−ド判定の判定要因またはアクセスタイミング
の設定要因とし、該コントロール情報を変更することに
よりアクセススピ−ド判定結果またはアクセスタイミン
グを変更可能とし、記憶装置を構成する記憶モジュール
に対する種々の変更に対応できるようにしている。ま
た、主記憶を構成する記憶モジュ−ルがＤＲＡＭ部、Ｓ
ＲＡＭ部から成り、ＤＲＡＭインタフェ−スでＳＲＡＭ
をアクセスする記憶システムにおいては、主記憶制御装
置と主記憶間のデ−タラインを、デ−タとカラムアドレ
スのマルチプレックスバス構成とし、ＳＲＡＭをアクセ
スするときは、主記憶制御装置からアドレスラインにロ
−アドレスを出力するタイミングと同一タイミングで前
記デ−タラインにカラムアドレスを出力し、ローアドレ
スストローブ信号（ＲＡＳ信号）のアサ−トタイミング
で前記カラムアドレスをラッチする。ラッチ後はデ−タ
ラインのカラムアドレス出力をディセ−ブルし、ＳＲＡ
Ｍをロ−アドレスと前記ラッチ出力によって起動をかけ
ることによって達成される。
【０００６】
【作用】本発明によれば、アクセススピ−ドが遅い記憶
モジュ−ルと速い記憶モジュ−ルが混在している記憶シ
ステムにおいて、該記憶モジュ−ルがアドレスによって
割り振られている場合には、そのアドレスをデコ−ド
し、最適なアクセスタイミングに設定するようにしてい
るため、記憶システムの性能を向上させることが可能と
なる。更に、コントロール情報をプログラマブルに設定
できるコントロールレジスタを設けているため、記憶装
置を構成する記憶モジュールに対する種々の変更に応じ
てアクセスタイミングを変更することが可能となる。ま
た、本発明によれば、ＤＲＡＭインタフェ−スでＳＲＡ
Ｍをアクセスする記憶システムにおいて、ＳＲＡＭのデ
−タラインをカラムアドレスとデ−タのマルチプレック
スバスとし、ロ−アドレスの出力と同時に前記バスにカ
ラムアドレスを出力するようにしているため、高速にＳ
ＲＡＭをアクセスすることが可能となる。
モジュ−ルと速い記憶モジュ−ルが混在している記憶シ
ステムにおいて、該記憶モジュ−ルがアドレスによって
割り振られている場合には、そのアドレスをデコ−ド
し、最適なアクセスタイミングに設定するようにしてい
るため、記憶システムの性能を向上させることが可能と
なる。更に、コントロール情報をプログラマブルに設定
できるコントロールレジスタを設けているため、記憶装
置を構成する記憶モジュールに対する種々の変更に応じ
てアクセスタイミングを変更することが可能となる。ま
た、本発明によれば、ＤＲＡＭインタフェ−スでＳＲＡ
Ｍをアクセスする記憶システムにおいて、ＳＲＡＭのデ
−タラインをカラムアドレスとデ−タのマルチプレック
スバスとし、ロ−アドレスの出力と同時に前記バスにカ
ラムアドレスを出力するようにしているため、高速にＳ
ＲＡＭをアクセスすることが可能となる。
【０００７】
【実施例】以下、本発明の実施例を図により説明する。
図１は本発明の第一の実施例を示した図で、図２は図１
を詳細に説明した図である。図１において、１はＣＰＵ
ボ−ド、２は中央処理装置（ＣＰＵ）、３は主記憶制御
装置（ＭＣＵ）、４はドライバ／レシ−バ、５は主記憶
装置の基本メモリ、６、７は主記憶装置の増設メモリ、
８はＣＰＵ２からアドレスライン１０３を介して出力さ
れるアドレス情報をデコ−ドしてアクセススピードを判
定するデコ−ダ、１０はデコ−ダ８によってメモリアク
セスのタイミングを可変にするタイミング制御回路、９
はデコ−ダ８のデコ−ドパタ−ンおよびタイミング制御
回路１０のタイミングを可変にするコントロ−ルレジス
タ、ライン１０１は内部メモリバス、ライン１０２は外
部メモリバスである。
図１は本発明の第一の実施例を示した図で、図２は図１
を詳細に説明した図である。図１において、１はＣＰＵ
ボ−ド、２は中央処理装置（ＣＰＵ）、３は主記憶制御
装置（ＭＣＵ）、４はドライバ／レシ−バ、５は主記憶
装置の基本メモリ、６、７は主記憶装置の増設メモリ、
８はＣＰＵ２からアドレスライン１０３を介して出力さ
れるアドレス情報をデコ−ドしてアクセススピードを判
定するデコ−ダ、１０はデコ−ダ８によってメモリアク
セスのタイミングを可変にするタイミング制御回路、９
はデコ−ダ８のデコ−ドパタ−ンおよびタイミング制御
回路１０のタイミングを可変にするコントロ−ルレジス
タ、ライン１０１は内部メモリバス、ライン１０２は外
部メモリバスである。
【０００８】基本メモリ５にはＯＳ核など参照頻度の高
いデ−タが格納されていて、ＣＰＵボ−ド１上に実装さ
れ、内部メモリバス１０１によってＭＣＵ３と直接接続
されている。又、増設メモリ６、７は外部メモリバス１
０２によってドライバ／レシ−バ４経由で内部メモリバ
スに接続されている。基本メモリ５、増設メモリ６、７
の各記憶領域はメモリ空間上にマッピングされている。
なお、主記憶制御装置（ＭＣＵ）３の構成については、
本願発明に関連する主要部分のみが記載され、他の部分
は記載が省略されている。
いデ−タが格納されていて、ＣＰＵボ−ド１上に実装さ
れ、内部メモリバス１０１によってＭＣＵ３と直接接続
されている。又、増設メモリ６、７は外部メモリバス１
０２によってドライバ／レシ−バ４経由で内部メモリバ
スに接続されている。基本メモリ５、増設メモリ６、７
の各記憶領域はメモリ空間上にマッピングされている。
なお、主記憶制御装置（ＭＣＵ）３の構成については、
本願発明に関連する主要部分のみが記載され、他の部分
は記載が省略されている。
【０００９】ＣＰＵからＭＣＵ３にメモリアクセス要求
が発生すると、アクセススピードを判定するデコ−ダ８
によって、上記基本メモリ、増設メモリ等のメモリモジ
ュ−ルの内の参照メモリモジュ−ルのアクセススピード
を判定し、タイミング制御回路１０によって該決定され
たメモリモジュ−ルに最適なタイミングでメモリアクセ
スを実行する。
が発生すると、アクセススピードを判定するデコ−ダ８
によって、上記基本メモリ、増設メモリ等のメモリモジ
ュ−ルの内の参照メモリモジュ−ルのアクセススピード
を判定し、タイミング制御回路１０によって該決定され
たメモリモジュ−ルに最適なタイミングでメモリアクセ
スを実行する。
【００１０】これら一連の動作を図２および図３を用い
て詳細に説明する。図２は、図１におけるＭＣＵ３の本
願発明に関連する主要部分の構成をさらに詳細に示した
ものである。図２において、２はＣＰＵ、９はコントロ
−ル情報が格納されるコントロ−ルレジスタ、８はデコ
−ダ、１０はタイミング制御回路で、コントロ−ルレジ
スタ９、デコ−ダ８、タイミング制御回路１０はＭＣＵ
３の内部に存在する。デコ−ダ８は、デコ−ド回路２１
〜２５および４入力ＮＡＮＤ回路２６から成り、タイミ
ング制御回路１０はステ−ジ回路２７、４入力マルチプ
レクサ２８、ＮＯＴゲ−ト２９、フリップフロップ（Ｆ
Ｆ）３０、出力ドライバ３１から成る。 図２の４入力
ＮＡＮＤ回路２６はその記載が簡略化されているが、そ
の詳細な記載を第７図に示す。
て詳細に説明する。図２は、図１におけるＭＣＵ３の本
願発明に関連する主要部分の構成をさらに詳細に示した
ものである。図２において、２はＣＰＵ、９はコントロ
−ル情報が格納されるコントロ−ルレジスタ、８はデコ
−ダ、１０はタイミング制御回路で、コントロ−ルレジ
スタ９、デコ−ダ８、タイミング制御回路１０はＭＣＵ
３の内部に存在する。デコ−ダ８は、デコ−ド回路２１
〜２５および４入力ＮＡＮＤ回路２６から成り、タイミ
ング制御回路１０はステ−ジ回路２７、４入力マルチプ
レクサ２８、ＮＯＴゲ−ト２９、フリップフロップ（Ｆ
Ｆ）３０、出力ドライバ３１から成る。 図２の４入力
ＮＡＮＤ回路２６はその記載が簡略化されているが、そ
の詳細な記載を第７図に示す。
【００１１】コントロ−ル情報が格納されるコントロ−
ルレジスタは４ビットから成り、下位２ビットはライン
１０４によってデコ−ド回路２１に接続されていて、そ
のビットパターンに応じてデコード回路２２〜２５のい
ずれか１つをイネーブルする。上位２ビットはライン１
０６によってステ−ジ回路２７に接続されていている。
ステ−ジ回路２７は多相パルスを発生し、前記上位２ビ
ットのビットパターンに応じて多相パルスパターンを変
化させる。前記４ビットはＣＰＵ２のマイクロプログラ
ムにより自由にそのビットパターンを設定することがで
きる。タイミング制御回路１０はメモリバスのアクセス
タイミング信号を生成する。図２のタイミング制御回路
１０には、アクセスタイミング信号のうちのローアドレ
スストローブ信号（ＲＡＳ）の否定である ¬ＲＡＳ１
１３（「¬」は否定を表し、¬ＲＡＳはＲＡＳの否定を
示す）を生成する部分のみが示されている。
ルレジスタは４ビットから成り、下位２ビットはライン
１０４によってデコ−ド回路２１に接続されていて、そ
のビットパターンに応じてデコード回路２２〜２５のい
ずれか１つをイネーブルする。上位２ビットはライン１
０６によってステ−ジ回路２７に接続されていている。
ステ−ジ回路２７は多相パルスを発生し、前記上位２ビ
ットのビットパターンに応じて多相パルスパターンを変
化させる。前記４ビットはＣＰＵ２のマイクロプログラ
ムにより自由にそのビットパターンを設定することがで
きる。タイミング制御回路１０はメモリバスのアクセス
タイミング信号を生成する。図２のタイミング制御回路
１０には、アクセスタイミング信号のうちのローアドレ
スストローブ信号（ＲＡＳ）の否定である ¬ＲＡＳ１
１３（「¬」は否定を表し、¬ＲＡＳはＲＡＳの否定を
示す）を生成する部分のみが示されている。
【００１２】ＣＰＵ２からＭＣＵ３にメモリアクセス起
動がかかると、アドレスライン１０３で送出されたアド
レスの上位２ビットをデコ−ド回路２２〜２５でデコ−
トする。ここで、コントロ−ルレジスタ９はあらかじめ
オ−ル０に設定され、デコ−ド回路２１の出力のうち、
ＤＯ（１１２）のみが‘Ｌ’となり、デコ−ド回路２５
のみがイネ−ブルされて、デコード回路２２、２３、２
４はディセーブルされているものとする。よって、デコ
−ド回路２５の出力４ビットのうちの１ビットのみが
‘Ｌ’となり、４入力マルチプレクサ２８への入力であ
り、アクセススピード判定結果である４入力ＮＡＮＤゲ
−ト２６の出力４ビット（１１８〜１２１）のうち１ビ
ットのみが‘Ｈ’となり、この‘Ｈ’のビットによりス
テージ回路２７から４入力マルチプレクサ２８に入力さ
れる多相パルスのうち前記‘Ｈ’のビットに対応するパ
ルスのみが選択され、４入力マルチプレクサ２８の出力
となる。ここでＳ４〜Ｓ７（１０８〜１１１）及びＳ０
（１０７）はステ−ジ回路２７で多相パルスとして生成
されるステ−ジ出力で、図３で示すタイミングで出力さ
れていて、４入力ＮＡＮＤゲ−ト２６の出力で選択され
る。
動がかかると、アドレスライン１０３で送出されたアド
レスの上位２ビットをデコ−ド回路２２〜２５でデコ−
トする。ここで、コントロ−ルレジスタ９はあらかじめ
オ−ル０に設定され、デコ−ド回路２１の出力のうち、
ＤＯ（１１２）のみが‘Ｌ’となり、デコ−ド回路２５
のみがイネ−ブルされて、デコード回路２２、２３、２
４はディセーブルされているものとする。よって、デコ
−ド回路２５の出力４ビットのうちの１ビットのみが
‘Ｌ’となり、４入力マルチプレクサ２８への入力であ
り、アクセススピード判定結果である４入力ＮＡＮＤゲ
−ト２６の出力４ビット（１１８〜１２１）のうち１ビ
ットのみが‘Ｈ’となり、この‘Ｈ’のビットによりス
テージ回路２７から４入力マルチプレクサ２８に入力さ
れる多相パルスのうち前記‘Ｈ’のビットに対応するパ
ルスのみが選択され、４入力マルチプレクサ２８の出力
となる。ここでＳ４〜Ｓ７（１０８〜１１１）及びＳ０
（１０７）はステ−ジ回路２７で多相パルスとして生成
されるステ−ジ出力で、図３で示すタイミングで出力さ
れていて、４入力ＮＡＮＤゲ−ト２６の出力で選択され
る。
【００１３】今、アドレスライン１０３で送出されたア
ドレスの上位２ビットの値が（００）の場合、基本メモ
リ５を選択すると仮定すると、図３（ａ）で示すよう
に、ＳＯのタイミングでＮＯＴゲ−ト２９経由でＦＦ３
０をセットし、¬ＲＡＳ１１３がアサ−トされる。４入
力マルチブレクサ２８では、アドレスライン１０３で送
出されたアドレスの上位２ビットの値が（００）である
ので、アクセススピード判定結果である４入力ＮＡＮＤ
ゲ−ト２６の出力において、ライン１１８上の出力が
‘Ｈ’となり、ステ−ジ回路２７の出力Ｓ４（１０８）
が選択されることから、Ｓ４のタイミングでＦＦ３０を
リセットし、¬ＲＡＳ１１３をネゲ−トする。
ドレスの上位２ビットの値が（００）の場合、基本メモ
リ５を選択すると仮定すると、図３（ａ）で示すよう
に、ＳＯのタイミングでＮＯＴゲ−ト２９経由でＦＦ３
０をセットし、¬ＲＡＳ１１３がアサ−トされる。４入
力マルチブレクサ２８では、アドレスライン１０３で送
出されたアドレスの上位２ビットの値が（００）である
ので、アクセススピード判定結果である４入力ＮＡＮＤ
ゲ−ト２６の出力において、ライン１１８上の出力が
‘Ｈ’となり、ステ−ジ回路２７の出力Ｓ４（１０８）
が選択されることから、Ｓ４のタイミングでＦＦ３０を
リセットし、¬ＲＡＳ１１３をネゲ−トする。
【００１４】一方、アドレスライン１０３で送出された
アドレスの上位２ビットの値が（１１）の場合、増設メ
モリ７を選択すると仮定すると、図３（ｂ）で示すよう
に、ＳＯのタイミングでＦＦ３０をセットし、¬ＲＡＳ
１１３がアサ−トされ、４入力マルチプレクサ２８で
は、アドレスライン１０３で送出されたアドレスの上位
２ビットの値が（１１）であるので、アクセススピード
判定結果である４入力ＮＡＮＤゲ−ト２６の出力におい
て、ライン１２１上の出力が‘Ｈ’となり、ステ−ジ回
路２７の出力Ｓ７（１１１）が選択されることから、Ｓ
７のタイミングでＦＦ３０をネゲ−トする。Ｓ７はＳ４
と比べてステ−ジ３段分出力タイミングが遅いことか
ら、基本メモリ５は増設メモリ７と比べて、ステ−ジ３
段分早くアクセスすることが可能となる。
アドレスの上位２ビットの値が（１１）の場合、増設メ
モリ７を選択すると仮定すると、図３（ｂ）で示すよう
に、ＳＯのタイミングでＦＦ３０をセットし、¬ＲＡＳ
１１３がアサ−トされ、４入力マルチプレクサ２８で
は、アドレスライン１０３で送出されたアドレスの上位
２ビットの値が（１１）であるので、アクセススピード
判定結果である４入力ＮＡＮＤゲ−ト２６の出力におい
て、ライン１２１上の出力が‘Ｈ’となり、ステ−ジ回
路２７の出力Ｓ７（１１１）が選択されることから、Ｓ
７のタイミングでＦＦ３０をネゲ−トする。Ｓ７はＳ４
と比べてステ−ジ３段分出力タイミングが遅いことか
ら、基本メモリ５は増設メモリ７と比べて、ステ−ジ３
段分早くアクセスすることが可能となる。
【００１５】本実施例はアクセスタイミング信号のうち
の¬ＲＡＳ１１３のみの制御を示しているが、他のアク
セスタイミング信号も同様な回路を用いて生成すること
ができることは言うまでもない。また、コントロ−ルレ
ジスタ９の下位２ビットをマイクロプログラムによって
変更することにより、デコ−ド回路２１の出力を変化さ
せ、デコ−ド回路２２〜２５の選択を可変にすることが
可能となる。デコ−ド回路２２〜２５はそれぞれデコ−
ドパタ−ンが異なって設定されていて、記憶モジュ−ル
のアドレスマッピングが変わった場合でもプログラマブ
ルに必要なデコ−ドパタ−ンを選定することが可能とな
る。一方、コントロ−ルレジスタ９の上位２ビットによ
ってステ−ジ回路２７のタイミングを可変にすることに
より、記憶モジュールが変更された場合などに、アドレ
スに依存せずに、アクセスタイミングを可変にすること
が可能となる。
の¬ＲＡＳ１１３のみの制御を示しているが、他のアク
セスタイミング信号も同様な回路を用いて生成すること
ができることは言うまでもない。また、コントロ−ルレ
ジスタ９の下位２ビットをマイクロプログラムによって
変更することにより、デコ−ド回路２１の出力を変化さ
せ、デコ−ド回路２２〜２５の選択を可変にすることが
可能となる。デコ−ド回路２２〜２５はそれぞれデコ−
ドパタ−ンが異なって設定されていて、記憶モジュ−ル
のアドレスマッピングが変わった場合でもプログラマブ
ルに必要なデコ−ドパタ−ンを選定することが可能とな
る。一方、コントロ−ルレジスタ９の上位２ビットによ
ってステ−ジ回路２７のタイミングを可変にすることに
より、記憶モジュールが変更された場合などに、アドレ
スに依存せずに、アクセスタイミングを可変にすること
が可能となる。
【００１６】次に本発明の第２の実施例を図４、図５、
図６により説明する。図４は、主記憶がアドレスにより
ＳＲＡＭ部、ＤＲＡＭ部に分かれていてＳＲＡＭをＤＲ
ＡＭインターフェースでアクセスする場合の従来の制御
方式を示した図で、図４において、２はＣＰＵ、３はＭ
ＣＵ、１１は主記憶のＳＲＡＭ部、１２はＤＲＡＭ部、
１６、１７はラッチ回路、１４はＳＲＡＭ、１５はＤＲ
ＡＭで、図６（ａ）は従来方式のＳＲＡＭ部１１のリ−
ドタイミングを示した図である。
図６により説明する。図４は、主記憶がアドレスにより
ＳＲＡＭ部、ＤＲＡＭ部に分かれていてＳＲＡＭをＤＲ
ＡＭインターフェースでアクセスする場合の従来の制御
方式を示した図で、図４において、２はＣＰＵ、３はＭ
ＣＵ、１１は主記憶のＳＲＡＭ部、１２はＤＲＡＭ部、
１６、１７はラッチ回路、１４はＳＲＡＭ、１５はＤＲ
ＡＭで、図６（ａ）は従来方式のＳＲＡＭ部１１のリ−
ドタイミングを示した図である。
【００１７】従来方式では、ＭＣＵ３の出力するアドレ
ス（ＡＤ）２０１から出力されるロ−アドレス、カラム
アドレスをローアドレスストローブ ¬ＲＡＳ２０２、
カラムアドレスストローブ ¬ＣＡＳ２０３のアサ−ト
タイミングで、それぞれラッチ回路１６、１７によって
ラッチした後、上位アドレス（ＳＡＨ）２０６、下位ア
ドレス（ＳＡＬ）２０５によってＳＲＡＭ１４をアクセ
スし、デ−タ（ＤＴ）２０４を出力する方式のため、Ｓ
ＲＡＭ１４を高速にアクセスできないという問題点があ
った。また、ＣＰＵ２からのアドレス１０３によって、
アクセスタイムを変化させることを行なっていないの
で、主記憶の各モジュ−ルで、最もアクセスタイムの遅
いモジュ−ルに合わせてアクセスタイミングを設定する
という問題点があった。
ス（ＡＤ）２０１から出力されるロ−アドレス、カラム
アドレスをローアドレスストローブ ¬ＲＡＳ２０２、
カラムアドレスストローブ ¬ＣＡＳ２０３のアサ−ト
タイミングで、それぞれラッチ回路１６、１７によって
ラッチした後、上位アドレス（ＳＡＨ）２０６、下位ア
ドレス（ＳＡＬ）２０５によってＳＲＡＭ１４をアクセ
スし、デ−タ（ＤＴ）２０４を出力する方式のため、Ｓ
ＲＡＭ１４を高速にアクセスできないという問題点があ
った。また、ＣＰＵ２からのアドレス１０３によって、
アクセスタイムを変化させることを行なっていないの
で、主記憶の各モジュ−ルで、最もアクセスタイムの遅
いモジュ−ルに合わせてアクセスタイミングを設定する
という問題点があった。
【００１８】図５は、主記憶がアドレスによりＳＲＡＭ
部、ＤＲＡＭ部に分かれていてＳＲＡＭをＤＲＡＭイン
ターフェースでアクセスする場合の本発明の一実施例を
示した図で、図において、２はＣＰＵ、３はＭＣＵ、１
１は主記憶のＳＲＡＭ部、１２はＤＲＡＭ部、８はデコ
−ダ、９はコントロ−ルレジスタ、１０はタイミング制
御回路、１８はラッチ回路、１４はＳＲＡＭ、１５はＤ
ＲＡＭ、１９は双方向ドライバ、２０はセレクタであ
る。
部、ＤＲＡＭ部に分かれていてＳＲＡＭをＤＲＡＭイン
ターフェースでアクセスする場合の本発明の一実施例を
示した図で、図において、２はＣＰＵ、３はＭＣＵ、１
１は主記憶のＳＲＡＭ部、１２はＤＲＡＭ部、８はデコ
−ダ、９はコントロ−ルレジスタ、１０はタイミング制
御回路、１８はラッチ回路、１４はＳＲＡＭ、１５はＤ
ＲＡＭ、１９は双方向ドライバ、２０はセレクタであ
る。
【００１９】図６（ｂ）は本発明のメモリリ−ドのタイ
ミングを示した図である。ＣＰＵ２からのメモリリ−ド
要求があり、アドレスライン１０３でＭＣＵ３に送出さ
れたアドレスをＭＣＵ３のデコ−ダ８でデコ−ドし、そ
の結果、もしＳＲＡＭ１４へのアクセスである場合は、
タイミング制御回路１０をＳＲＡＭアクセスモ−ドに設
定し、タイミング制御回路１０はセレクト信号（２０
７）をセレクタ２０に出力してセレクタの一方の入力で
あるアドレスライン１０３側を選択させる。該セレクタ
の他方の入力はメモリへのライトデータである。
ミングを示した図である。ＣＰＵ２からのメモリリ−ド
要求があり、アドレスライン１０３でＭＣＵ３に送出さ
れたアドレスをＭＣＵ３のデコ−ダ８でデコ−ドし、そ
の結果、もしＳＲＡＭ１４へのアクセスである場合は、
タイミング制御回路１０をＳＲＡＭアクセスモ−ドに設
定し、タイミング制御回路１０はセレクト信号（２０
７）をセレクタ２０に出力してセレクタの一方の入力で
あるアドレスライン１０３側を選択させる。該セレクタ
の他方の入力はメモリへのライトデータである。
【００２０】そして、アドレス線ＡＤ２０１にロ−アド
レスが送出されるタイミングと同じタイミングでアドレ
スライン１０３からセレクタを介しドライバ１９経由で
データ線ＤＴ２０４にカラムアドレスも送出し、¬ＲＡ
Ｓ２０２のアサ−トタイミングでＤＴ２０４のカラムア
ドレスをラッチ１８によりラッチする。カラムアドレス
がラッチされた後はＤＴ２０４に接続された双方向ドラ
イバ１９は入力状態とし、ＳＲＡＭ１４のアウトイネ−
ブル信号（¬ＯＥ）をアサ−トする。ＳＲＡＭ１４はＡ
Ｄ２０１上のロ−アドレスとカラムアドレスであるラッ
チ回路１８の出力ＳＡ２０９で同時にアクセスされる。
レスが送出されるタイミングと同じタイミングでアドレ
スライン１０３からセレクタを介しドライバ１９経由で
データ線ＤＴ２０４にカラムアドレスも送出し、¬ＲＡ
Ｓ２０２のアサ−トタイミングでＤＴ２０４のカラムア
ドレスをラッチ１８によりラッチする。カラムアドレス
がラッチされた後はＤＴ２０４に接続された双方向ドラ
イバ１９は入力状態とし、ＳＲＡＭ１４のアウトイネ−
ブル信号（¬ＯＥ）をアサ−トする。ＳＲＡＭ１４はＡ
Ｄ２０１上のロ−アドレスとカラムアドレスであるラッ
チ回路１８の出力ＳＡ２０９で同時にアクセスされる。
【００２１】また、ＳＲＡＭ１４の読み出しデ−タが確
定し、ＭＣＵ３に取り込むまでＡＤ２０１にはロ−アド
レスを保持しておく。読み出しデ−タはデータライン、
ドライバ１９を経由してＭＣＵ３のリードデータレジス
タ（図示せず）に取り込まれ、取り込まれ後、¬ＲＡＳ
２０２、¬ＯＥ２１０をネゲ−トしてアクセスを終了す
る。¬ＣＡＳ２０３はＳＲＡＭ部１１では使用しない。
ＳＲＡＭ１４をＡＤ２０１とラッチ回路１８の出力ＳＡ
２０９で同時にアクセスするため、図６（ａ）と比較し
てアクセスが高速化できる。
定し、ＭＣＵ３に取り込むまでＡＤ２０１にはロ−アド
レスを保持しておく。読み出しデ−タはデータライン、
ドライバ１９を経由してＭＣＵ３のリードデータレジス
タ（図示せず）に取り込まれ、取り込まれ後、¬ＲＡＳ
２０２、¬ＯＥ２１０をネゲ−トしてアクセスを終了す
る。¬ＣＡＳ２０３はＳＲＡＭ部１１では使用しない。
ＳＲＡＭ１４をＡＤ２０１とラッチ回路１８の出力ＳＡ
２０９で同時にアクセスするため、図６（ａ）と比較し
てアクセスが高速化できる。
【００２２】一方、前述のデコ−ダ８のデコ−ド結果が
ＤＲＡＭ部１２を指している場合は、従来通りのＤＲＡ
Ｍアクセスを実行する。本実施例ではメモリリ−ドアク
セスの動作を説明したが、ライトアクセスでも同様の方
法でアクセスを高速化できることは言うまでもない。
ＤＲＡＭ部１２を指している場合は、従来通りのＤＲＡ
Ｍアクセスを実行する。本実施例ではメモリリ−ドアク
セスの動作を説明したが、ライトアクセスでも同様の方
法でアクセスを高速化できることは言うまでもない。
【００２３】
【効果】以上、詳細に説明した如く、本発明によれば、
主記憶装置を構成する記憶モジュ−ルのアクセススピ−
ドが参照アドレスによって異なる記憶システムにおい
て、前記参照アドレスが該当する記憶モジュ−ルのアク
セススピ−ドを判定することにより、記憶モジュ−ルに
合ったアクセスタイミングでアクセスすることができ、
主記憶アクセスを高速化できるという効果がある。更
に、コントロール情報をプログラマブルに設定できるコ
ントロールレジスタを設けているため、記憶装置を構成
する記憶モジュールに対する種々の変更に応じてアクセ
スタイミングを変更することができるという効果があ
る。また、記憶モジュ−ルがＤＲＡＭ部、ＳＲＡＭ部か
ら成る場合には、ＳＲＡＭのデ−タラインをカラムアド
レスとデ−タのマルチプレックスバス構成とし、ＳＲＡ
Ｍにロ−アドレスと同時にカラムアドレスを与えること
により、特別な信号を付加することなく、ＳＲＡＭを高
速にアクセスできるという効果がある。
主記憶装置を構成する記憶モジュ−ルのアクセススピ−
ドが参照アドレスによって異なる記憶システムにおい
て、前記参照アドレスが該当する記憶モジュ−ルのアク
セススピ−ドを判定することにより、記憶モジュ−ルに
合ったアクセスタイミングでアクセスすることができ、
主記憶アクセスを高速化できるという効果がある。更
に、コントロール情報をプログラマブルに設定できるコ
ントロールレジスタを設けているため、記憶装置を構成
する記憶モジュールに対する種々の変更に応じてアクセ
スタイミングを変更することができるという効果があ
る。また、記憶モジュ−ルがＤＲＡＭ部、ＳＲＡＭ部か
ら成る場合には、ＳＲＡＭのデ−タラインをカラムアド
レスとデ−タのマルチプレックスバス構成とし、ＳＲＡ
Ｍにロ−アドレスと同時にカラムアドレスを与えること
により、特別な信号を付加することなく、ＳＲＡＭを高
速にアクセスできるという効果がある。
【図１】本発明の第１実施例を示した図である。
【図２】図１の一部分を詳細に示した図である。
【図３】本発明の第１実施例の動作タイミングを示した
図である。
図である。
【図４】本発明の第２実施例に係る従来技術を説明する
図である。
図である。
【図５】本発明の第２実施例を示した図である。
【図６】本発明の第２実施例に係る従来技術の動作タイ
ミング及び本発明の第２実施例の動作タイミングを示し
た図である。
ミング及び本発明の第２実施例の動作タイミングを示し
た図である。
【図７】図２に示されたデコーダ部分の一部分を詳細に
示した図である。
示した図である。
１ ＣＰＵボ−ド ２ 中央処理装置 ３ 主記憶制御装置 ４ ドライバ／レシ−バ ５ 基本メモリ ６、７ 増設メモリ ８ デコ−ダ ９ コントロ−ルレジスタ １０ タイミング制御回路 １１ ＳＲＡＭ部 １２ ＤＲＡＭ部 １８ ラッチ回路 １４ ＳＲＡＭ １５ ＤＲＡＭ
Claims (4)
- 【請求項１】 中央処理装置と、主記憶制御装置と、ア
クセススピ−ドが異なる複数の記憶モジュ−ルを備える
主記憶装置から成る記憶システムにおいて、前記主記憶
制御装置はアクセススピード判定手段とタイミング制御
手段を備え、前記アクセススピード判定手段はメモリ参
照アドレス中の記憶モジュ−ルを指定する上位ビットに
基づき前記メモリ参照アドレスが指定する記憶モジュ−
ルのアクセススピードを判定し、前記タイミング制御手
段は前記アクセススピード判定手段の判定結果を受けて
前記メモリ参照アドレスが指定する記憶モジュ−ルをア
クセスするための最適なアクセスタイミング信号を発生
するよう構成したことを特徴とする記憶システム。 - 【請求項２】 請求項１記載の記憶システムにおいて、
前記主記憶制御装置にコントロール情報をプログラマブ
ルに設定できるコントロールレジスタを設け、前記アク
セススピード判定手段は前記コントロール情報を受け、
該コントロール情報とメモリ参照アドレス中の記憶モジ
ュ−ルを指定する上位ビットに基づき前記メモリ参照ア
ドレスが指定する記憶モジュ−ルのアクセススピードを
判定し、前記コントロール情報が変更されたとき該変更
に応じてアクセススピード判定結果を変更するよう構成
し、前記記憶モジュ−ルのアドレシングまたはアクセス
タイムが変化した場合でも、容易にアクセスタイミング
信号を変更可能としたことを特徴とする記憶システム。 - 【請求項３】 請求項１記載の記憶システムにおいて、
前記主記憶制御装置にコントロール情報をプログラマブ
ルに設定できるコントロールレジスタを設け、前記タイ
ミング制御手段は前記コントロール情報を受け、該コン
トロール情報と前記アクセススピード判定手段の判定結
果を受けて前記メモリ参照アドレスが指定する記憶モジ
ュ−ルをアクセスするための最適なアクセスタイミング
信号を発生し、前記コントロール情報が変更されたとき
該変更に応じて前記アクセスタイミング信号を変更する
よう構成し、前記主記憶装置の記憶モジュ−ルが変更さ
れた場合でも、容易にアクセスタイミング信号を変更可
能としたことを特徴とする記憶システム。 - 【請求項４】 中央処理装置と主記憶制御装置およびダ
イナミックランダムアクセスメモリ（ＤＲＡＭ）部およ
びスタティックランダムアクセスメモリ（ＳＲＡＭ）部
から成る主記憶装置から成り、ＳＲＡＭをＤＲＡＭイン
タ−フェ−スでアクセスする記憶システムにおいて、前
記主記憶制御装置と前記主記憶装置に接続されたデ−タ
ラインをデ−タバスとカラムアドレスバスのマルチプレ
ックスバス構成とし、前記主記憶制御装置にデコーダと
タイミング制御手段とデ−タラインへデータ又はカラム
アドレスのいずれかを選択出力するための選択手段を設
け、前記ＳＲＡＭ部に前記デ−タラインから出力された
前記カラムアドレスをラッチする手段を設け、メモリ参
照アドレスが前記デコード手段でデコードされＳＲＡＭ
が選択されたとき、タイミング制御手段は前記選択手段
を制御して前記主記憶制御装置から前記メモリ参照アド
レスのロ−アドレスを出すタイミングと同一タイミング
でカラムアドレスを前記データバスに出力し、該データ
バス上のカラムアドレスを前記タイミング制御手段から
のロ−アドレスストロ−ブ信号のアサ−トタイミングで
前記ラッチ手段にラッチし、ラッチ後、前記デ−タライ
ンのカラムアドレス出力をディセ−ブルし、前記ＳＲＡ
Ｍ部に対して前記ロ−アドレスと前記ラッチしたカラム
アドレスによって起動をかけアクセスを実行し、メモリ
参照アドレスが前記デコード手段でデコードされＤＲＡ
Ｍが選択されたときは、前記メモリ参照アドレスのロ−
アドレスおよびカラムアドレスと前記タイミング制御手
段からのロ−アドレスストロ−ブ信号およびカラムアド
レスストローブ信号によりＤＲＡＭ部に対して通常のア
クセスを実行することを特徴とする記憶システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29208491A JP3343556B2 (ja) | 1991-10-12 | 1991-10-12 | 記憶システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29208491A JP3343556B2 (ja) | 1991-10-12 | 1991-10-12 | 記憶システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05108469A true JPH05108469A (ja) | 1993-04-30 |
| JP3343556B2 JP3343556B2 (ja) | 2002-11-11 |
Family
ID=17777343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29208491A Expired - Fee Related JP3343556B2 (ja) | 1991-10-12 | 1991-10-12 | 記憶システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3343556B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6385746B1 (en) | 1999-05-31 | 2002-05-07 | Mitsubishi Denki Kabushiki Kaisha | Memory test circuit |
-
1991
- 1991-10-12 JP JP29208491A patent/JP3343556B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6385746B1 (en) | 1999-05-31 | 2002-05-07 | Mitsubishi Denki Kabushiki Kaisha | Memory test circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3343556B2 (ja) | 2002-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6381190B1 (en) | Semiconductor memory device in which use of cache can be selected | |
| US7149824B2 (en) | Dynamically setting burst length of memory device by applying signal to at least one external pin during a read or write transaction | |
| US5729503A (en) | Address transition detection on a synchronous design | |
| US5598376A (en) | Distributed write data drivers for burst access memories | |
| US5966724A (en) | Synchronous memory device with dual page and burst mode operations | |
| US6981100B2 (en) | Synchronous DRAM with selectable internal prefetch size | |
| US20020001234A1 (en) | Distributed write data drivers for burst access memories | |
| US6272064B1 (en) | Memory with combined synchronous burst and bus efficient functionality | |
| US5555209A (en) | Circuit for latching data signals from DRAM memory | |
| US12315551B2 (en) | Read clock start and stop for synchronous memories | |
| JP2000506301A (ja) | 高速コマンド入力を有する簡単化されたクロックドｄｒａｍ | |
| US6219746B1 (en) | Data processing system having a synchronous memory with an output circuit which selectively outputs groups of M data bits | |
| US6166970A (en) | Priority determining apparatus using the least significant bit and CAS latency signal in DDR SDRAM device | |
| US5446859A (en) | Register addressing control circuit including a decoder and an index register | |
| JP3343556B2 (ja) | 記憶システム | |
| US5946269A (en) | Synchronous RAM controlling device and method | |
| KR940002595Y1 (ko) | Cpu보드상의 이중 포트 기억장치 회로 | |
| JPS6314434B2 (ja) | ||
| JPH0528751A (ja) | 半導体記憶装置 | |
| JPH06139371A (ja) | マイクロコンピュータ | |
| JPH10198599A (ja) | メモリ制御装置 | |
| JPH04299752A (ja) | マイクロプロセッサ | |
| JPH04258879A (ja) | 半導体記憶装置 | |
| JPS61198276A (ja) | メモリｌｓｉ | |
| JPS6325885A (ja) | メモリアクセス方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20070830 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080830 |
|
| LAPS | Cancellation because of no payment of annual fees |