JPH05108560A - データ読み取り方式 - Google Patents
データ読み取り方式Info
- Publication number
- JPH05108560A JPH05108560A JP26664391A JP26664391A JPH05108560A JP H05108560 A JPH05108560 A JP H05108560A JP 26664391 A JP26664391 A JP 26664391A JP 26664391 A JP26664391 A JP 26664391A JP H05108560 A JPH05108560 A JP H05108560A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- signal
- command
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】データバス上のデータを任意の複数クロックで
時差読み取り比較を行い、データが確定するまで読み取
り動作を継続させる。 【構成】データ比較回路３でデータバス上のデータＤＡ
ＴＡ１〜３信号７〜９をＣＬＫ１，２信号５，１０のク
ロックで読み取り比較を行い、比較結果ＤＴＥＮ信号１
３をデータサンプリング制御部２に発行する。比較は各
ビットごとに行い、全ビットの比較結果が一致するまで
ＤＴＥＮ信号１３は発行されない。比較結果が一致した
ことを通知されたデータサンプリング制御部２はデータ
サンプリング回路４で正式読み取り動作を実施させると
共に、読み取り動作サイクルを終了させる。
時差読み取り比較を行い、データが確定するまで読み取
り動作を継続させる。 【構成】データ比較回路３でデータバス上のデータＤＡ
ＴＡ１〜３信号７〜９をＣＬＫ１，２信号５，１０のク
ロックで読み取り比較を行い、比較結果ＤＴＥＮ信号１
３をデータサンプリング制御部２に発行する。比較は各
ビットごとに行い、全ビットの比較結果が一致するまで
ＤＴＥＮ信号１３は発行されない。比較結果が一致した
ことを通知されたデータサンプリング制御部２はデータ
サンプリング回路４で正式読み取り動作を実施させると
共に、読み取り動作サイクルを終了させる。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置のデータ読
み取り方式に関し、特に複数ビットのデータバスを持つ
情報処理装置間のデータ転送時のデータ読み取り方式に
関する。
み取り方式に関し、特に複数ビットのデータバスを持つ
情報処理装置間のデータ転送時のデータ読み取り方式に
関する。
【０００２】
【従来の技術】従来のこの種の情報処理装置のデータ読
み取り方式は、命令要求装置（以下マスタ）がコマンド
に対する命令応答装置（以下スレーブ）からのＲＤＹ信
号を受信したとき、データの状態に無関係にデータの読
み取り動作を行っていた。
み取り方式は、命令要求装置（以下マスタ）がコマンド
に対する命令応答装置（以下スレーブ）からのＲＤＹ信
号を受信したとき、データの状態に無関係にデータの読
み取り動作を行っていた。
【０００３】
【発明が解決しようとする課題】この従来のデータ読み
取り方式では、データバス上にノイズ等が発生したとき
には、誤ったデータを読み取る可能性があるという問題
点があった。
取り方式では、データバス上にノイズ等が発生したとき
には、誤ったデータを読み取る可能性があるという問題
点があった。
【０００４】
【課題を解決するための手段】本発明のデータ読み取り
方式は、多系統クロックによる時差読み取りデータの比
較を行うデータ比較回路と、データ比較回路の比較結果
からデータの読み取り許可を判断するデータサンプリン
グ制御部とを備え、データバス上のデータがノイズによ
る不確定な状態から確定状態になるまでマスタ側が待機
状態を保持することを特徴とする。
方式は、多系統クロックによる時差読み取りデータの比
較を行うデータ比較回路と、データ比較回路の比較結果
からデータの読み取り許可を判断するデータサンプリン
グ制御部とを備え、データバス上のデータがノイズによ
る不確定な状態から確定状態になるまでマスタ側が待機
状態を保持することを特徴とする。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明のデータ読み取り方式の一実施例のブ
ロック図、図２は図１における詳細回路図である。図２
は３ビットのデータバス，二系統クロックによる時差読
み取りデータの比較を行う例を示している。また図３は
図２における基本動作タイミングチャートである。
る。図１は本発明のデータ読み取り方式の一実施例のブ
ロック図、図２は図１における詳細回路図である。図２
は３ビットのデータバス，二系統クロックによる時差読
み取りデータの比較を行う例を示している。また図３は
図２における基本動作タイミングチャートである。
【０００６】図１において、コマンド生成部１はＣＬＫ
２信号１０に同期したスレーブに対するＣＭＤ信号１１
を発行した後、スレーブから読み取り許可信号のＲＤＹ
信号６を受信するまで待機状態を保持する。その後、ス
レーブからのＲＤＹ信号６を受信すると、データサンプ
リング制御部２はデータ比較回路３の比較結果ＤＴＥＮ
信号１３とＲＤＹ信号６とから、データサンプリング回
路４に対し読み取りデータサンプリングクロックのＲＹ
ＣＬＫ信号１４とコマンド生成部１に対する読み取り動
作終了を通知するＣＭＤＲＳＴ信号１２とを発行する。
読み取り終了を受信したコマンド生成部１はＣＭＤ信号
１１でスレーブに対し読み取り終了を通知して読み取り
サイクルを終了させる。
２信号１０に同期したスレーブに対するＣＭＤ信号１１
を発行した後、スレーブから読み取り許可信号のＲＤＹ
信号６を受信するまで待機状態を保持する。その後、ス
レーブからのＲＤＹ信号６を受信すると、データサンプ
リング制御部２はデータ比較回路３の比較結果ＤＴＥＮ
信号１３とＲＤＹ信号６とから、データサンプリング回
路４に対し読み取りデータサンプリングクロックのＲＹ
ＣＬＫ信号１４とコマンド生成部１に対する読み取り動
作終了を通知するＣＭＤＲＳＴ信号１２とを発行する。
読み取り終了を受信したコマンド生成部１はＣＭＤ信号
１１でスレーブに対し読み取り終了を通知して読み取り
サイクルを終了させる。
【０００７】次に図２，図３を参照して本実施例の基本
動作について説明する。
動作について説明する。
【０００８】上述したように、データサンプリング制御
部２はコマンド生成部１のＣＭＤ信号１１の発行に対す
るスレーブからのＲＤＹ信号６の受信後、ＤＴＥＮ信号
１３のデータ比較結果を参照し始める。データ比較回路
３はＣＬＫ１信号５とＣＬＫ２信号１０の時差クロック
二系統でスレーブからの読み取りデータＤＡＴＡ１，〜
３信号７，〜９をそれぞれサンプリングし、サンプリン
グ結果をＤＡＴＡ１，〜３信号７，〜９の各ビットごと
に比較する。各ビットの比較結果が全ビット一致したと
きは、データサンプリング制御部２にＤＴＥＮ信号１３
を発行する。
部２はコマンド生成部１のＣＭＤ信号１１の発行に対す
るスレーブからのＲＤＹ信号６の受信後、ＤＴＥＮ信号
１３のデータ比較結果を参照し始める。データ比較回路
３はＣＬＫ１信号５とＣＬＫ２信号１０の時差クロック
二系統でスレーブからの読み取りデータＤＡＴＡ１，〜
３信号７，〜９をそれぞれサンプリングし、サンプリン
グ結果をＤＡＴＡ１，〜３信号７，〜９の各ビットごと
に比較する。各ビットの比較結果が全ビット一致したと
きは、データサンプリング制御部２にＤＴＥＮ信号１３
を発行する。
【０００９】図３では、ＤＡＴＡ１信号７のノイズ１か
らＴ１間はデータ不一致となり、ＤＡＴＡ２信号８のノ
イズ２からＴ２間もデータ不一致となる。その後、Ｔ３
間でＤＴＥＮ信号１３によってデータ一致が通知される
と、データサンプリング制御部２はデータサンプリング
回路４にＲＹＣＬＫ信号１４を発行し、データサンプリ
ング回路４でデータ比較回路３の読み取りデータＤＴ
１，〜３信号１５，〜１７から読み取りデータＤ１，〜
３信号４０，〜４２を生成させると共に、コマンド生成
部１にＣＭＤＲＳＴ信号１２を発行して読み取り動作の
終了を通知する。ＣＭＤＲＳＴ信号１２で終了通知を受
けたコマンド生成部１はＣＭＤ信号１１でスレーブに対
し読み取り動作終了を通知して読み取りサイクルを終了
させる。
らＴ１間はデータ不一致となり、ＤＡＴＡ２信号８のノ
イズ２からＴ２間もデータ不一致となる。その後、Ｔ３
間でＤＴＥＮ信号１３によってデータ一致が通知される
と、データサンプリング制御部２はデータサンプリング
回路４にＲＹＣＬＫ信号１４を発行し、データサンプリ
ング回路４でデータ比較回路３の読み取りデータＤＴ
１，〜３信号１５，〜１７から読み取りデータＤ１，〜
３信号４０，〜４２を生成させると共に、コマンド生成
部１にＣＭＤＲＳＴ信号１２を発行して読み取り動作の
終了を通知する。ＣＭＤＲＳＴ信号１２で終了通知を受
けたコマンド生成部１はＣＭＤ信号１１でスレーブに対
し読み取り動作終了を通知して読み取りサイクルを終了
させる。
【００１０】つまり、データサンプリング制御部２とデ
ータ比較回路３で、ＣＬＫ１信号５またはＣＬＫ２信号
１０の半サイクル以内のノイズは感知され、読み取りデ
ータが一致するまで読み取りサイクルは継続される。
ータ比較回路３で、ＣＬＫ１信号５またはＣＬＫ２信号
１０の半サイクル以内のノイズは感知され、読み取りデ
ータが一致するまで読み取りサイクルは継続される。
【００１１】尚、上述したように本実施例回路は３ビッ
トのデータバス，二系統クロックによる時差読み取りデ
ータの比較を行った場合であり、ｎビットのデータバ
ス，ｎ′系統の時差クロックの場合は、データ比較回路
３のフリップフロップ２０，〜２５がｎ行×ｎ′列個，
ＥＸＣＬＵＳＩＶＥ−ＮＯＲゲート３４，〜３６がｎ′
入力ＥＸＣＬＵＳＩＶＥ−ＮＯＲゲート×ｎ個および、
ＮＡＮＤゲート３７がｎ入力ＮＡＮＤゲートの構成で実
現可能である。
トのデータバス，二系統クロックによる時差読み取りデ
ータの比較を行った場合であり、ｎビットのデータバ
ス，ｎ′系統の時差クロックの場合は、データ比較回路
３のフリップフロップ２０，〜２５がｎ行×ｎ′列個，
ＥＸＣＬＵＳＩＶＥ−ＮＯＲゲート３４，〜３６がｎ′
入力ＥＸＣＬＵＳＩＶＥ−ＮＯＲゲート×ｎ個および、
ＮＡＮＤゲート３７がｎ入力ＮＡＮＤゲートの構成で実
現可能である。
【００１２】
【発明の効果】以上説明したように本発明は、スレーブ
からの読み取りデータを多系統クロックで時差読み取り
を行い、読み取りデータのノイズによる不確定状態を感
知し、マスタ側での読み取りデータが確定するまで読み
取り動作を継続させることで、データの誤認識を防止
し、信頼性向上という効果を有する。
からの読み取りデータを多系統クロックで時差読み取り
を行い、読み取りデータのノイズによる不確定状態を感
知し、マスタ側での読み取りデータが確定するまで読み
取り動作を継続させることで、データの誤認識を防止
し、信頼性向上という効果を有する。
【図１】本発明のデータ読み取り方式の一実施例のブロ
ック図である。
ック図である。
【図２】図１における詳細回路図である。
【図３】図２における基本動作タイミングチャートであ
る。
る。
１ コマンド生成部 ２ データサンプリング制御部 ３ データ比較回路 ４ データサンプリング回路 ５，１０ クロック信号（ＣＬＫ１，ＣＬＫ２） ６ 読み取り許可信号（ＲＤＹ） ７，〜９ 読み取りデータ（ＤＡＴＡ１，〜３） １１ コマンド（ＣＭＤ） １２ 読み取り動作終了信号（ＣＭＤＲＳＴ） １３ データ比較結果信号（ＤＴＥＮ） １４ 読み取りデータサンプリングクロック（ＲＹＣ
ＬＫ） １５，〜１７ データ比較回路３の読み取りデータ
（ＤＴ１，〜３） １９，〜２９ フリップフロップ ３２ インバータ ３３ ＯＲゲート ３４〜３６ ＥＸＣＬＵＳＩＶＥ−ＮＯＲゲート ３７ ＮＡＮＤゲート ３８ ＮＯＲゲート ３９ ディレーライン ４０，〜４２ データサンプリング回路４の読み取り
データ（Ｄ１，〜３） ４３ ＲＤＹをＣＬＫ１でサンプリングした信号（Ｒ
ＤＹ′） ４４，〜４５ ＤＡＴＡ１，〜３をＣＬＫ２でサンプ
リングした読み取りデータ（ＤＴ１′，３′）
ＬＫ） １５，〜１７ データ比較回路３の読み取りデータ
（ＤＴ１，〜３） １９，〜２９ フリップフロップ ３２ インバータ ３３ ＯＲゲート ３４〜３６ ＥＸＣＬＵＳＩＶＥ−ＮＯＲゲート ３７ ＮＡＮＤゲート ３８ ＮＯＲゲート ３９ ディレーライン ４０，〜４２ データサンプリング回路４の読み取り
データ（Ｄ１，〜３） ４３ ＲＤＹをＣＬＫ１でサンプリングした信号（Ｒ
ＤＹ′） ４４，〜４５ ＤＡＴＡ１，〜３をＣＬＫ２でサンプ
リングした読み取りデータ（ＤＴ１′，３′）
Claims (1)
- 【請求項１】 複数ビットのデータバスを持つ情報処理
装置の命令要求装置と命令応答装置との間でデータを転
送する際に前記命令要求装置からのコマンドに対する前
記命令応答装置からの読み取り許可信号によって前記命
令要求装置は待機状態を抜け出して前記データバス上の
データを読み取って読み取り動作を終了するデータ読み
取り方式において、多系統クロックによる時差読み取り
データの比較を行うデータ比較回路と、前記データ比較
回路の比較結果からデータの読み取り許可を判断するデ
ータサンプリング制御部とを備え、前記データバス上の
データがノイズによる不確定な状態から確定状態になる
まで前記命令要求装置側が待機状態を保持することを特
徴とするデータ読み取り方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26664391A JPH05108560A (ja) | 1991-10-16 | 1991-10-16 | データ読み取り方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26664391A JPH05108560A (ja) | 1991-10-16 | 1991-10-16 | データ読み取り方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05108560A true JPH05108560A (ja) | 1993-04-30 |
Family
ID=17433680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26664391A Pending JPH05108560A (ja) | 1991-10-16 | 1991-10-16 | データ読み取り方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05108560A (ja) |
-
1991
- 1991-10-16 JP JP26664391A patent/JPH05108560A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3565600B2 (ja) | データ通信装置およびデータ通信方法 | |
| US7280417B2 (en) | System and method for capturing data signals using a data strobe signal | |
| JP5459807B2 (ja) | マルチプロセッサデータ処理システムにおけるデバッグシグナリング | |
| US4835728A (en) | Deterministic clock control apparatus for a data processing system | |
| US7500131B2 (en) | Training pattern based de-skew mechanism and frame alignment | |
| US7834664B2 (en) | Semiconductor device for detecting a phase of a clock | |
| US11762017B2 (en) | Performing scan data transfer inside multi-die package with SERDES functionality | |
| EP3739463B1 (en) | Circuit for asynchronous data transfer | |
| US10732669B2 (en) | Serial peripheral interface and methods of operating same | |
| KR100907016B1 (ko) | 반도체 메모리 장치의 데이터 입력 회로 및 그 제어 방법 | |
| US12411778B2 (en) | Advanced initialization bus (AIB) | |
| US6317842B1 (en) | Method and circuit for receiving dual edge clocked data | |
| JP4364041B2 (ja) | データ転送回路 | |
| US5333301A (en) | Data transfer bus system and method serving multiple parallel asynchronous units | |
| US6205192B1 (en) | Clock input control circuit | |
| JPS6290742A (ja) | 中央処理装置の性能を向上させる方法および装置 | |
| CN100414522C (zh) | 在线对上传输和接收数据信号的方法及其发送和接收电路 | |
| US6041418A (en) | Race free and technology independent flag generating circuitry associated with two asynchronous clocks | |
| JPS622348B2 (ja) | ||
| US4212038A (en) | Double density read recovery | |
| US6601182B1 (en) | Optimized static sliding-window for ACK sampling | |
| JP2819955B2 (ja) | 装置内誤り監視回路 | |
| US5586272A (en) | Asynchronous data transfers among a plurality of computer devices | |
| US3553657A (en) | Data transfer system | |
| JPH02140852A (ja) | Ｄｍａ転送制御装置 |