JPH05109557A - 高周波用薄膜トランスおよび高周波用薄膜インダクタ - Google Patents
高周波用薄膜トランスおよび高周波用薄膜インダクタInfo
- Publication number
- JPH05109557A JPH05109557A JP26459491A JP26459491A JPH05109557A JP H05109557 A JPH05109557 A JP H05109557A JP 26459491 A JP26459491 A JP 26459491A JP 26459491 A JP26459491 A JP 26459491A JP H05109557 A JPH05109557 A JP H05109557A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- thin film
- film
- inductor
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0053—Printed inductances with means to reduce eddy currents
Landscapes
- Thin Magnetic Films (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 高周波用薄膜トランスおよび高周波用薄膜イ
ンダクタにおいて、高周波における導体抵抗の増加を低
減し、使用できる周波数ならびに効率を向上させる。 【構成】 中心部磁性膜３を取り巻くように導線４を絶
縁して螺旋状に巻回する構造の薄膜インダクタにおい
て、中心部磁性膜３の上下に上部磁性膜６と下部磁性膜
５を配置し、かつ、それぞれの磁性膜３，５，６を磁路
方向端部において互いに磁気的に接続する。これによ
り、中心部磁性膜３を通る磁束が上下の磁性膜５，６を
還流する構造とし、磁束と導体の錯交を減じ、渦電流の
発生を低減し、高周波における導体抵抗の増加を抑制し
て効率の向上および使用できる周波数の高周波化を可能
とする。
ンダクタにおいて、高周波における導体抵抗の増加を低
減し、使用できる周波数ならびに効率を向上させる。 【構成】 中心部磁性膜３を取り巻くように導線４を絶
縁して螺旋状に巻回する構造の薄膜インダクタにおい
て、中心部磁性膜３の上下に上部磁性膜６と下部磁性膜
５を配置し、かつ、それぞれの磁性膜３，５，６を磁路
方向端部において互いに磁気的に接続する。これによ
り、中心部磁性膜３を通る磁束が上下の磁性膜５，６を
還流する構造とし、磁束と導体の錯交を減じ、渦電流の
発生を低減し、高周波における導体抵抗の増加を抑制し
て効率の向上および使用できる周波数の高周波化を可能
とする。
Description
【０００１】
【産業上の利用分野】本発明は、コンバータやスイッチ
ング電源等に好適で、導電性パターンにより小形に構成
された高周波特性に優れる高周波用薄膜トランスおよび
インダクタに関するものである。
ング電源等に好適で、導電性パターンにより小形に構成
された高周波特性に優れる高周波用薄膜トランスおよび
インダクタに関するものである。
【０００２】
【従来の技術】近年、電子機器構成部品の小形化・軽量
化の要請は厳しく、高品質な電力が得られるスイッチン
グ電源等においても小形化は必須の課題であり、スイッ
チング周波数の高周波化により、トランス，コンデンサ
等の部品を小さくすることで小形化が進められてきた。
半導体部品やコンデンサ部品では、ＬＳＩや積層セラミ
ックコンデンサに代表されるように、早くから薄膜技術
が用いられ、構成部品小形化の要請に十分応えてきた。
一方、トランス・インダクタ等の磁性部品は、これまで
に最も小形化にしくく、また高周波化に伴う損失増加を
抑えることが難しいため、電源の小形化を妨げる第一の
原因であった。このため、現在、高周波スイッチング電
源の体積は、磁性部品の体積によって決定されると言っ
ても過言ではない。そこで、近年、高周波化に対応すべ
く薄膜形成技術を用いた薄膜トランス・インダクタの研
究が進められ、スイッチング周波数をＭＨｚ帯域まで高
めた小形電源の開発が強く望まれるようになった。
化の要請は厳しく、高品質な電力が得られるスイッチン
グ電源等においても小形化は必須の課題であり、スイッ
チング周波数の高周波化により、トランス，コンデンサ
等の部品を小さくすることで小形化が進められてきた。
半導体部品やコンデンサ部品では、ＬＳＩや積層セラミ
ックコンデンサに代表されるように、早くから薄膜技術
が用いられ、構成部品小形化の要請に十分応えてきた。
一方、トランス・インダクタ等の磁性部品は、これまで
に最も小形化にしくく、また高周波化に伴う損失増加を
抑えることが難しいため、電源の小形化を妨げる第一の
原因であった。このため、現在、高周波スイッチング電
源の体積は、磁性部品の体積によって決定されると言っ
ても過言ではない。そこで、近年、高周波化に対応すべ
く薄膜形成技術を用いた薄膜トランス・インダクタの研
究が進められ、スイッチング周波数をＭＨｚ帯域まで高
めた小形電源の開発が強く望まれるようになった。
【０００３】図５に従来の薄膜形成技術で作成された薄
膜インダクタの構造模式図を示す。図中、１は基板、２
は絶縁層、３は磁性膜、４は導線を示している。従来、
この種の薄膜インダクタの作製は、以下のように行われ
ていた。すなわち、表面が絶縁性である基板１上に、下
部導体層をスパッタリング等の薄膜形成手法で成膜し、
これをパターニングして帯状の下部導体を形成し、この
上に絶縁層２をフォトレジスト，ＳｉＯ2，ＳｉＯ，Ａ
ｌ2Ｏ3，ポリイミド樹脂等で形成し、これを平坦化した
のち磁性膜層をスパッタリング等で形成し、パターンニ
ングして長方形形状の磁性膜３としたのち、この上にふ
たたび絶縁層２を形成し、上部導体層形成後、パターン
ニングで帯状の上部導体を形成して作製される。これら
上部導体と下部導体とはエッチングによるスルーホール
を通して接続されて、磁性膜３を取り巻くように導線４
が構成され、インダクタが作製される。
膜インダクタの構造模式図を示す。図中、１は基板、２
は絶縁層、３は磁性膜、４は導線を示している。従来、
この種の薄膜インダクタの作製は、以下のように行われ
ていた。すなわち、表面が絶縁性である基板１上に、下
部導体層をスパッタリング等の薄膜形成手法で成膜し、
これをパターニングして帯状の下部導体を形成し、この
上に絶縁層２をフォトレジスト，ＳｉＯ2，ＳｉＯ，Ａ
ｌ2Ｏ3，ポリイミド樹脂等で形成し、これを平坦化した
のち磁性膜層をスパッタリング等で形成し、パターンニ
ングして長方形形状の磁性膜３としたのち、この上にふ
たたび絶縁層２を形成し、上部導体層形成後、パターン
ニングで帯状の上部導体を形成して作製される。これら
上部導体と下部導体とはエッチングによるスルーホール
を通して接続されて、磁性膜３を取り巻くように導線４
が構成され、インダクタが作製される。
【０００４】図６は上記従来例の薄膜インダクタの中心
部磁性膜３と、導線４の構造を示す断面図である。この
ような従来例の薄膜インダクタによる高周波化のポイン
トは、スパッタリング等による薄膜形成技術を用いて、
薄い導体と磁性膜を形成し高周波における渦電流損を低
減させることにあった。
部磁性膜３と、導線４の構造を示す断面図である。この
ような従来例の薄膜インダクタによる高周波化のポイン
トは、スパッタリング等による薄膜形成技術を用いて、
薄い導体と磁性膜を形成し高周波における渦電流損を低
減させることにあった。
【０００５】また、図８に示すように、インダクタンス
を向上させるために、下部磁性膜５を設置する場合もあ
った。
を向上させるために、下部磁性膜５を設置する場合もあ
った。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の技術により、薄膜インダクタの磁性膜，導体層を単
に薄帯化するだけでは損失の低減は十分ではなく、スイ
ッチング周波数がＭＨｚを越える領域で特性が著しく劣
化する問題がある。図７に示すように、中心部磁性膜３
コア内の磁束が磁性体端部の反磁界により、磁束が導線
４と錯交する状態が出現する。薄帯状の導線４に対し
て、平面方向から垂直に磁束が侵入するために導体内に
渦電流が発生し、高周波における導体抵抗が急激に増加
する。さらに、図８に示すように、インダクタンスを向
上させるために、下部磁性膜５を設置した場合、さらに
低い周波数から導体抵抗の増加が現れる。この高周波に
おける導体抵抗の増加は、Ｑ値，効率の著しい低下を来
たし、使用できる周波数の上限を決定する。
来の技術により、薄膜インダクタの磁性膜，導体層を単
に薄帯化するだけでは損失の低減は十分ではなく、スイ
ッチング周波数がＭＨｚを越える領域で特性が著しく劣
化する問題がある。図７に示すように、中心部磁性膜３
コア内の磁束が磁性体端部の反磁界により、磁束が導線
４と錯交する状態が出現する。薄帯状の導線４に対し
て、平面方向から垂直に磁束が侵入するために導体内に
渦電流が発生し、高周波における導体抵抗が急激に増加
する。さらに、図８に示すように、インダクタンスを向
上させるために、下部磁性膜５を設置した場合、さらに
低い周波数から導体抵抗の増加が現れる。この高周波に
おける導体抵抗の増加は、Ｑ値，効率の著しい低下を来
たし、使用できる周波数の上限を決定する。
【０００７】本発明は、上記問題点を解決するためにな
されたものであり、その目的は、高周波における導体抵
抗の増加を低減し、使用できる周波数ならびに効率を向
上させることにある。
されたものであり、その目的は、高周波における導体抵
抗の増加を低減し、使用できる周波数ならびに効率を向
上させることにある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の高周波用薄膜トランスおよび高周波用薄膜
インダクタにおいては、磁性膜を取り巻くように導線を
絶縁して螺旋状に巻回する構造の薄膜トランスおよび薄
膜インダクタにおいて、上記磁性膜の上下に磁性膜を配
置し、かつ、それぞれの磁性膜が互いに磁気的に接続さ
れた構造を持つ構成としたことを特徴としている。
め、本発明の高周波用薄膜トランスおよび高周波用薄膜
インダクタにおいては、磁性膜を取り巻くように導線を
絶縁して螺旋状に巻回する構造の薄膜トランスおよび薄
膜インダクタにおいて、上記磁性膜の上下に磁性膜を配
置し、かつ、それぞれの磁性膜が互いに磁気的に接続さ
れた構造を持つ構成としたことを特徴としている。
【０００９】
【作用】本発明の高周波薄膜トランスおよびインダクタ
では、構成する磁性膜を互いに磁気的に接続し、磁束が
これらの磁性膜を還流する構造とすることにより、磁束
と導体の錯交を減じ、渦電流の発生を低減し、高周波に
おける導体抵抗の増加を抑制して効率の向上および使用
できる周波数の高周波化を可能にしている。
では、構成する磁性膜を互いに磁気的に接続し、磁束が
これらの磁性膜を還流する構造とすることにより、磁束
と導体の錯交を減じ、渦電流の発生を低減し、高周波に
おける導体抵抗の増加を抑制して効率の向上および使用
できる周波数の高周波化を可能にしている。
【００１０】
【実施例】本発明の実施例を薄膜インダクタを例とし、
図面を参照して詳細に説明する。図１は本発明の実施例
を示す平面図である。図中、１は基板、２は絶縁層、３
は中心部磁性膜、４は導線、５は下部磁性膜、６は上部
磁性膜である。本実施例は、中心部磁性膜３を取り巻く
ように導線４を絶縁して螺旋状に巻回する構造の薄膜ト
ランスにおいて、中心部磁性膜３の上下に上部磁性膜６
と下部磁性膜５を配置し、かつ、それぞれの磁性膜３，
５，６が互いに磁気的に接続された構造を持つ。このよ
うに本実施例は、図８に示す従来例の磁性膜が開磁路構
造を持つのに対し、上部磁性膜６、中心部磁性膜３およ
び下部磁性膜５を接続し、閉磁路構造をとっている。
図面を参照して詳細に説明する。図１は本発明の実施例
を示す平面図である。図中、１は基板、２は絶縁層、３
は中心部磁性膜、４は導線、５は下部磁性膜、６は上部
磁性膜である。本実施例は、中心部磁性膜３を取り巻く
ように導線４を絶縁して螺旋状に巻回する構造の薄膜ト
ランスにおいて、中心部磁性膜３の上下に上部磁性膜６
と下部磁性膜５を配置し、かつ、それぞれの磁性膜３，
５，６が互いに磁気的に接続された構造を持つ。このよ
うに本実施例は、図８に示す従来例の磁性膜が開磁路構
造を持つのに対し、上部磁性膜６、中心部磁性膜３およ
び下部磁性膜５を接続し、閉磁路構造をとっている。
【００１１】この実施例の作製方法は、図１に示した従
来例と同様な工程で行う。すなわち、絶縁層２が形成さ
れていて表面が絶縁性である基板１上に、磁性膜層をス
パッタリング等で形成し、パターンニングして長方形形
状の下部磁性膜５としたのち、この上にふたたび絶縁層
２を形成する。この上に下部導体層をスパッタリング等
の薄膜形成手法で成膜し、これをパターニングして帯状
の下部導体を形成し、この上に絶縁層２をフォトレジス
ト，ＳｉＯ2，ＳｉＯ，Ａｌ2Ｏ3，ポリイミド樹脂等で
形成し、これを平坦化したのち磁性膜層をスパッタリン
グ等で形成し、パターンニングして長方形形状の中心部
磁性膜３としたのち、この上にふたたび絶縁層２を形成
し、上部導体層形成後、パターンニングで帯状の上部導
体を形成する。これら上部導体と下部導体とはエッチン
グによるスルーホールを通して接続されて、中心部磁性
膜３を取り巻くように導線４が構成される。さらに、こ
れらの上部に絶縁層２を形成したのち、これを平坦化し
たのち磁性膜層をスパッタリング等で形成し、パターン
ニングして長方形形状の上部磁性膜６とし、インダクタ
が作製される。ここで、本実施例では、各磁性膜のパタ
ーン設計の際に磁路方向を長めに設計することで、各磁
性膜の磁路方向端部でそれぞれを近接させ、容易に磁気
的な接続を得る。これにより、閉磁路構造としている。
来例と同様な工程で行う。すなわち、絶縁層２が形成さ
れていて表面が絶縁性である基板１上に、磁性膜層をス
パッタリング等で形成し、パターンニングして長方形形
状の下部磁性膜５としたのち、この上にふたたび絶縁層
２を形成する。この上に下部導体層をスパッタリング等
の薄膜形成手法で成膜し、これをパターニングして帯状
の下部導体を形成し、この上に絶縁層２をフォトレジス
ト，ＳｉＯ2，ＳｉＯ，Ａｌ2Ｏ3，ポリイミド樹脂等で
形成し、これを平坦化したのち磁性膜層をスパッタリン
グ等で形成し、パターンニングして長方形形状の中心部
磁性膜３としたのち、この上にふたたび絶縁層２を形成
し、上部導体層形成後、パターンニングで帯状の上部導
体を形成する。これら上部導体と下部導体とはエッチン
グによるスルーホールを通して接続されて、中心部磁性
膜３を取り巻くように導線４が構成される。さらに、こ
れらの上部に絶縁層２を形成したのち、これを平坦化し
たのち磁性膜層をスパッタリング等で形成し、パターン
ニングして長方形形状の上部磁性膜６とし、インダクタ
が作製される。ここで、本実施例では、各磁性膜のパタ
ーン設計の際に磁路方向を長めに設計することで、各磁
性膜の磁路方向端部でそれぞれを近接させ、容易に磁気
的な接続を得る。これにより、閉磁路構造としている。
【００１２】一例として、計算機によるシミュレーショ
ン結果を図２，図３に示す。図２は導体の交流抵抗の変
化を５０ＭＨｚ／１ｋＨｚで計算し、中心部磁性膜３と
下部磁性膜５からなる開磁路構造の従来例のインダクタ
（１）と本発明実施例構造のインダクタ（２）を比較し
たものである。開磁路構造インダクタ（１）では導体の
交流抵抗が著しく増加しているのに対し、本発明実施例
構造のインダクタ（２）では数倍程度の増加である。図
３は上記開磁路構造のインダクタ（１）と本発明実施例
構造のインダクタ（２）のインダクタンスの値を比較し
たものである。図より明らかに本発明実施例構造のイン
ダクタ（２）の方が、同一寸法で大きなインダクタンス
が得られることが明らかである。
ン結果を図２，図３に示す。図２は導体の交流抵抗の変
化を５０ＭＨｚ／１ｋＨｚで計算し、中心部磁性膜３と
下部磁性膜５からなる開磁路構造の従来例のインダクタ
（１）と本発明実施例構造のインダクタ（２）を比較し
たものである。開磁路構造インダクタ（１）では導体の
交流抵抗が著しく増加しているのに対し、本発明実施例
構造のインダクタ（２）では数倍程度の増加である。図
３は上記開磁路構造のインダクタ（１）と本発明実施例
構造のインダクタ（２）のインダクタンスの値を比較し
たものである。図より明らかに本発明実施例構造のイン
ダクタ（２）の方が、同一寸法で大きなインダクタンス
が得られることが明らかである。
【００１３】以上のように構成した実施例の作用を図８
の従来例と比較して述べる。図４はインダクタンスの周
波数特性および導体抵抗について、上記２種のトランス
について比較したものである。図中（１）は図８の従来
例の薄膜インダクタの場合、図中（２）は本実施例によ
る薄膜インダクタの場合を示す。始めに、導体抵抗の値
は低周波域でほぼ同一であるが、（１）の従来例の薄膜
インダクタでは、１ＭＨｚ付近から増加しはじめている
のに対し、（２）の本発明実施例の薄膜インダクタで
は、数十ＭＨｚまで低抵抗を維持した後、徐々に増加す
る程度である。一方、インダクタンスについても、
（１）の従来例の場合、導体抵抗の増加に合わせて、数
ＭＨｚ程度からインダクタンスが低下しているのに対
し、（２）の本発明実施例では数十ＭＨｚ程度まで周波
数特性が改善されている。Ｑ値で評価すると、本実施例
の薄膜インダクタは従来例に比べ一桁以上向上している
ことが明らかである。
の従来例と比較して述べる。図４はインダクタンスの周
波数特性および導体抵抗について、上記２種のトランス
について比較したものである。図中（１）は図８の従来
例の薄膜インダクタの場合、図中（２）は本実施例によ
る薄膜インダクタの場合を示す。始めに、導体抵抗の値
は低周波域でほぼ同一であるが、（１）の従来例の薄膜
インダクタでは、１ＭＨｚ付近から増加しはじめている
のに対し、（２）の本発明実施例の薄膜インダクタで
は、数十ＭＨｚまで低抵抗を維持した後、徐々に増加す
る程度である。一方、インダクタンスについても、
（１）の従来例の場合、導体抵抗の増加に合わせて、数
ＭＨｚ程度からインダクタンスが低下しているのに対
し、（２）の本発明実施例では数十ＭＨｚ程度まで周波
数特性が改善されている。Ｑ値で評価すると、本実施例
の薄膜インダクタは従来例に比べ一桁以上向上している
ことが明らかである。
【００１４】なお、磁気的な接続は、多少の空隙があっ
ても結合するため、磁性膜間に絶縁層が挿入されていて
も、上記と同様な効果が得られることは言うまでもな
い。また、本実施例では薄膜インダクタを例にとり説明
を行ったが、薄膜トランスについても同様な効果が得ら
れる事は言うまでもない。このように本発明は、その主
旨に沿って種々に応用され、種々の実施例を取り得るも
のである。
ても結合するため、磁性膜間に絶縁層が挿入されていて
も、上記と同様な効果が得られることは言うまでもな
い。また、本実施例では薄膜インダクタを例にとり説明
を行ったが、薄膜トランスについても同様な効果が得ら
れる事は言うまでもない。このように本発明は、その主
旨に沿って種々に応用され、種々の実施例を取り得るも
のである。
【００１５】
【発明の効果】以上の説明で明らかなように、本発明の
高周波用薄膜トランスおよびインダクタによれば、高周
波における導体抵抗を低減することが可能となり、効率
が上昇するとともに、同一床面積において、より高いイ
ンダクタンスを得る事が可能となる。このことにより、
より一層の小形化・高効率な特性を有する薄膜インダク
タを提供することが可能となる。
高周波用薄膜トランスおよびインダクタによれば、高周
波における導体抵抗を低減することが可能となり、効率
が上昇するとともに、同一床面積において、より高いイ
ンダクタンスを得る事が可能となる。このことにより、
より一層の小形化・高効率な特性を有する薄膜インダク
タを提供することが可能となる。
【図１】本発明の一実施例の構造を示す断面図
【図２】シミュレーションによる開磁路構造インダクタ
と本発明の上記実施例構造のインダクタの交流抵抗の比
較図
と本発明の上記実施例構造のインダクタの交流抵抗の比
較図
【図３】シミュレーションによる開磁路構造のインダク
タと本発明の上記実施例構造のインダクタンスの比較図
タと本発明の上記実施例構造のインダクタンスの比較図
【図４】上記実施例と従来例のインダクタンスおよび抵
抗の周波数依存性を示す比較特性図
抗の周波数依存性を示す比較特性図
【図５】従来例の構造模式図
【図６】上記従来例の断面図
【図７】上記従来例における漏れ磁束発生の模式図
【図８】他の従来例における漏れ磁束発生の模式図
１…基板、２…絶縁層、３…中心部磁性膜、４…導線、
５…下部磁性膜、６…上部磁性膜。
５…下部磁性膜、６…上部磁性膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｆ 41/04 Ｃ 8019−5Ｅ 41/18 7371−5Ｅ (72)発明者 田子 章男 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内 (72)発明者 柳沢 佳一 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (2)
- 【請求項１】 磁性膜を取り巻くように導線を絶縁して
螺旋状に巻回する構造の薄膜トランスにおいて、上記磁
性膜の上下に磁性膜を配置し、かつ、それぞれの磁性膜
が互いに磁気的に接続された構造を持つことを特徴とす
る高周波用薄膜トランス。 - 【請求項２】 磁性膜を取り巻くように導線を絶縁して
螺旋状に巻回する構造の薄膜インダクタにおいて、上記
磁性膜の上下に磁性膜を配置し、かつ、それぞれの磁性
膜が互いに磁気的に接続された構造を持つことを特徴と
する高周波用薄膜インダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26459491A JPH05109557A (ja) | 1991-10-14 | 1991-10-14 | 高周波用薄膜トランスおよび高周波用薄膜インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26459491A JPH05109557A (ja) | 1991-10-14 | 1991-10-14 | 高周波用薄膜トランスおよび高周波用薄膜インダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109557A true JPH05109557A (ja) | 1993-04-30 |
Family
ID=17405475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26459491A Pending JPH05109557A (ja) | 1991-10-14 | 1991-10-14 | 高周波用薄膜トランスおよび高周波用薄膜インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109557A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100392254B1 (ko) * | 2000-12-05 | 2003-07-23 | 한국전자통신연구원 | 박막 인덕터 제작방법 |
| KR100680811B1 (ko) * | 2006-11-20 | 2007-02-09 | 주식회사 인성전자 | 와류손을 방지할 수 있는 트랜스포머를 구비한 장치 |
| JP2007273802A (ja) * | 2006-03-31 | 2007-10-18 | Tdk Corp | 薄膜デバイス |
| JP2007273803A (ja) * | 2006-03-31 | 2007-10-18 | Tdk Corp | 薄膜デバイス |
| JP2007273804A (ja) * | 2006-03-31 | 2007-10-18 | Tdk Corp | 薄膜デバイス |
| KR100998962B1 (ko) * | 2003-07-21 | 2010-12-09 | 매그나칩 반도체 유한회사 | 코어부를 삽입한 인덕터 제조방법 |
| CN106910602A (zh) * | 2017-01-24 | 2017-06-30 | 华为机器有限公司 | 一种薄膜电感和电源转换电路 |
| EP3719819A1 (en) * | 2019-04-02 | 2020-10-07 | Nokia Technologies Oy | Inductive components and methods of forming inductive components |
-
1991
- 1991-10-14 JP JP26459491A patent/JPH05109557A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100392254B1 (ko) * | 2000-12-05 | 2003-07-23 | 한국전자통신연구원 | 박막 인덕터 제작방법 |
| KR100998962B1 (ko) * | 2003-07-21 | 2010-12-09 | 매그나칩 반도체 유한회사 | 코어부를 삽입한 인덕터 제조방법 |
| JP2007273802A (ja) * | 2006-03-31 | 2007-10-18 | Tdk Corp | 薄膜デバイス |
| JP2007273803A (ja) * | 2006-03-31 | 2007-10-18 | Tdk Corp | 薄膜デバイス |
| JP2007273804A (ja) * | 2006-03-31 | 2007-10-18 | Tdk Corp | 薄膜デバイス |
| KR100680811B1 (ko) * | 2006-11-20 | 2007-02-09 | 주식회사 인성전자 | 와류손을 방지할 수 있는 트랜스포머를 구비한 장치 |
| CN106910602A (zh) * | 2017-01-24 | 2017-06-30 | 华为机器有限公司 | 一种薄膜电感和电源转换电路 |
| EP3719819A1 (en) * | 2019-04-02 | 2020-10-07 | Nokia Technologies Oy | Inductive components and methods of forming inductive components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6649422B2 (en) | Integrated circuit having a micromagnetic device and method of manufacture therefor | |
| JP2941484B2 (ja) | 平面トランス | |
| US7107666B2 (en) | Method of manufacturing an ultra-miniature magnetic device | |
| US6696744B2 (en) | Integrated circuit having a micromagnetic device and method of manufacture therefor | |
| CA2237819C (en) | A micromagnetic device for power processing applications and method of manufacture therefor | |
| US5801521A (en) | Planar magnetic element | |
| US6417754B1 (en) | Three-dimensional coil inductor | |
| US5738931A (en) | Electronic device and magnetic device | |
| US20030070282A1 (en) | Ultra-miniature magnetic device | |
| US6853522B2 (en) | Microtransformer for system-on-chip power supply | |
| JP4584533B2 (ja) | 半導体基板中に形成された薄膜多層高ｑトランスフォーマ | |
| JP3359099B2 (ja) | 薄膜インダクタおよび薄膜トランス | |
| Yamaguchi et al. | Load characteristics of a spiral coil type thin film microtransformer | |
| US6191495B1 (en) | Micromagnetic device having an anisotropic ferromagnetic core and method of manufacture therefor | |
| JP2001267155A (ja) | 平面型磁気素子 | |
| El-Ghazaly et al. | Gigahertz-band integrated magnetic inductors | |
| JPH05109557A (ja) | 高周波用薄膜トランスおよび高周波用薄膜インダクタ | |
| WO1997042662A1 (en) | Integrable circuit inductor | |
| JP3540733B2 (ja) | 平面型磁気素子及びそれを用いた半導体装置 | |
| JPH06124843A (ja) | 高周波用薄膜トランス | |
| US6873242B2 (en) | Magnetic component | |
| JP3135941B2 (ja) | 高周波用薄膜トランスおよび高周波用薄膜インダクタ | |
| TW200834914A (en) | Structure of inductor | |
| JP2003347123A (ja) | 薄膜インダクタ及びそれを利用した電子機器 | |
| JP2003133136A (ja) | 磁性部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010116 |