JPH05109651A - 半導体素子およびその製造方法 - Google Patents
半導体素子およびその製造方法Info
- Publication number
- JPH05109651A JPH05109651A JP13859591A JP13859591A JPH05109651A JP H05109651 A JPH05109651 A JP H05109651A JP 13859591 A JP13859591 A JP 13859591A JP 13859591 A JP13859591 A JP 13859591A JP H05109651 A JPH05109651 A JP H05109651A
- Authority
- JP
- Japan
- Prior art keywords
- film
- phase
- electrode
- silicidation
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 229920005591 polysilicon Polymers 0.000 abstract description 12
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 230000008021 deposition Effects 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 229910021332 silicide Inorganic materials 0.000 abstract 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 Ｗ電極と下地Ｓｉとの間にシリサイド化反応
が起っても、下地Ｓｉ側のシリサイド化量を減らし、特
性の良い素子を得る。 【構成】 Ｗ電極を、下層のα相Ｗ膜と、上層のβ相Ｗ
膜の２層構造とする。シリサイド化反応は最大でもα相
Ｗ膜の厚さだけで起るから、下地Ｓｉ側のシリサイド化
量を減らすことができる。
が起っても、下地Ｓｉ側のシリサイド化量を減らし、特
性の良い素子を得る。 【構成】 Ｗ電極を、下層のα相Ｗ膜と、上層のβ相Ｗ
膜の２層構造とする。シリサイド化反応は最大でもα相
Ｗ膜の厚さだけで起るから、下地Ｓｉ側のシリサイド化
量を減らすことができる。
Description
【０００１】
【産業上の利用分野】この発明は半導体素子およびその
製造方法に係り、特に下地シリコン上にタングステン
（Ｗ）電極を有する半導体素子およびその製造方法に関
するものである。
製造方法に係り、特に下地シリコン上にタングステン
（Ｗ）電極を有する半導体素子およびその製造方法に関
するものである。
【０００２】
【従来の技術】図２に、選択タングステン（Ｗ）ＣＶＤ
を用いた従来のＭＯＳ ＦＥＴの製造方法を示す。ここ
で、選択ＷＣＶＤを用いているのは低抵抗の電極部を実
現するためである。まず図２（ａ）に示すように、Ｓｉ
基板１の表面に選択的にＬＯＣＯＳ酸化膜２を形成し、
Ｓｉ基板１上をフィールド領域とアクティブ領域に分け
る。次に、アクティブ領域中ゲート領域部の基板１表面
にゲート酸化膜３とポリシリコンゲート電極４を積層形
成し、さらにそれらの側壁を覆うサイドウォール５を形
成する。その後、ソース・ドレインの拡散層（図示せ
ず）を基板１内に形成した後、ソース・ドレインの基板
１表面およびポリシリコンゲート電極４の表面に電極と
して図２（ｂ）に示すようにＷ膜６を選択ＷＣＶＤ法で
選択的に形成する。その後、全面に図２（ｃ）に示すよ
うに中間絶縁膜７を形成し、そのリフローと前記ソース
・ドレイン拡散層の熱処理を兼ねる高温熱処理を行った
後、該中間絶縁膜７にソース・ドレイン・ゲートのコン
タクト孔８を開孔する。最後に図２（ｄ）に示すように
配線９を形成し、ＭＯＳ ＦＥＴを完成させる。
を用いた従来のＭＯＳ ＦＥＴの製造方法を示す。ここ
で、選択ＷＣＶＤを用いているのは低抵抗の電極部を実
現するためである。まず図２（ａ）に示すように、Ｓｉ
基板１の表面に選択的にＬＯＣＯＳ酸化膜２を形成し、
Ｓｉ基板１上をフィールド領域とアクティブ領域に分け
る。次に、アクティブ領域中ゲート領域部の基板１表面
にゲート酸化膜３とポリシリコンゲート電極４を積層形
成し、さらにそれらの側壁を覆うサイドウォール５を形
成する。その後、ソース・ドレインの拡散層（図示せ
ず）を基板１内に形成した後、ソース・ドレインの基板
１表面およびポリシリコンゲート電極４の表面に電極と
して図２（ｂ）に示すようにＷ膜６を選択ＷＣＶＤ法で
選択的に形成する。その後、全面に図２（ｃ）に示すよ
うに中間絶縁膜７を形成し、そのリフローと前記ソース
・ドレイン拡散層の熱処理を兼ねる高温熱処理を行った
後、該中間絶縁膜７にソース・ドレイン・ゲートのコン
タクト孔８を開孔する。最後に図２（ｄ）に示すように
配線９を形成し、ＭＯＳ ＦＥＴを完成させる。
【０００３】
【発明が解決しようとする課題】しかるに、以上述べた
従来の製造方法では、Ｗ膜６と下地の基板単結晶Ｓｉあ
るいはゲート電極ポリシリコンとのシリサイド化によ
り、ＭＯＳ ＦＥＴの特性が悪化する問題点があった。
すなわち、上記製造方法では、選択ＷＣＶＤでＷ膜６を
形成した後、拡散層の熱処理および中間絶縁膜７のリフ
ローとして８５０℃程度の高温熱処理があり、この時Ｗ
膜６は下地の基板単結晶Ｓｉあるいはゲート電極ポリシ
リコンと反応し、シリサイド化が生じる。Ｗのシリサイ
ド化は、シリサイド化に要するＷの厚さ１に対し、これ
に要するＳｉの厚さは2.５３倍であり、このため、ソー
ス・ドレインの拡散層の接合の深さが浅い場合（将来の
ＬＳＩでは浅接合化が予想される）に、接合特性の劣化
が発生する。また、ゲート電極部においても下地ゲート
電極ポリシリコンとのシリサイド化が生じる結果、ＭＯ
Ｓ ＦＥＴ特性に不安定性をもたらすことになる。これ
らを解決するには、Ｗ膜６形成後の熱処理温度を低く設
定すればよいが、工程の融通性を非常に損うこととな
り、採用できない。
従来の製造方法では、Ｗ膜６と下地の基板単結晶Ｓｉあ
るいはゲート電極ポリシリコンとのシリサイド化によ
り、ＭＯＳ ＦＥＴの特性が悪化する問題点があった。
すなわち、上記製造方法では、選択ＷＣＶＤでＷ膜６を
形成した後、拡散層の熱処理および中間絶縁膜７のリフ
ローとして８５０℃程度の高温熱処理があり、この時Ｗ
膜６は下地の基板単結晶Ｓｉあるいはゲート電極ポリシ
リコンと反応し、シリサイド化が生じる。Ｗのシリサイ
ド化は、シリサイド化に要するＷの厚さ１に対し、これ
に要するＳｉの厚さは2.５３倍であり、このため、ソー
ス・ドレインの拡散層の接合の深さが浅い場合（将来の
ＬＳＩでは浅接合化が予想される）に、接合特性の劣化
が発生する。また、ゲート電極部においても下地ゲート
電極ポリシリコンとのシリサイド化が生じる結果、ＭＯ
Ｓ ＦＥＴ特性に不安定性をもたらすことになる。これ
らを解決するには、Ｗ膜６形成後の熱処理温度を低く設
定すればよいが、工程の融通性を非常に損うこととな
り、採用できない。
【０００４】この発明は上記の点に鑑みなされたもの
で、Ｗ電極と下地Ｓｉとのシリサイド化により素子の特
性が悪化するのを防止できる半導体素子の構造および製
造方法を提供することを目的とする。
で、Ｗ電極と下地Ｓｉとのシリサイド化により素子の特
性が悪化するのを防止できる半導体素子の構造および製
造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】この発明では、Ｗ電極
を、下層のα相Ｗ膜と、上層のβ相Ｗ膜の２層構造で形
成する。
を、下層のα相Ｗ膜と、上層のβ相Ｗ膜の２層構造で形
成する。
【０００６】
【作用】α相Ｗ膜は７００℃程度でＳｉとシリサイド化
反応を起すが、β相Ｗ膜は９００℃までシリサイド化を
起さない。したがって、α相Ｗ膜（下層）とβ相Ｗ膜
（上層）の２層構造でＷ電極を形成すれば、該電極形成
後の８５０℃程度の熱処理ではシリサイド化を起して
も、最大α相Ｗ膜の厚さだけであり、下地Ｓｉ側のシリ
サイド化量が少なくできる。そして、下地Ｓｉ側のシリ
サイド化量が少なくなるから、例えばソース・ドレイン
拡散層の接合が浅い場合も接合劣化が起きず、かつゲー
ト電極ポリシリコンシリサイド化によって生じるＭＯＳ
ＦＥＴの不安定性も生じない。なお、α相Ｗ膜により
若干シリサイド化を発生させることにより、Ｗ電極の密
着力が向上し、剥れがなくなる。
反応を起すが、β相Ｗ膜は９００℃までシリサイド化を
起さない。したがって、α相Ｗ膜（下層）とβ相Ｗ膜
（上層）の２層構造でＷ電極を形成すれば、該電極形成
後の８５０℃程度の熱処理ではシリサイド化を起して
も、最大α相Ｗ膜の厚さだけであり、下地Ｓｉ側のシリ
サイド化量が少なくできる。そして、下地Ｓｉ側のシリ
サイド化量が少なくなるから、例えばソース・ドレイン
拡散層の接合が浅い場合も接合劣化が起きず、かつゲー
ト電極ポリシリコンシリサイド化によって生じるＭＯＳ
ＦＥＴの不安定性も生じない。なお、α相Ｗ膜により
若干シリサイド化を発生させることにより、Ｗ電極の密
着力が向上し、剥れがなくなる。
【０００７】
【実施例】以下この発明の一実施例を図１を参照して説
明する。まず図１（ａ）に示すように、Ｓｉ基板１１の
表面に選択的にＬＯＣＯＳ酸化膜１２を形成し、Ｓｉ基
板１１上をフィールド領域とアクティブ領域に分ける。
次に、アクティブ領域中ゲート領域部の基板１１表面に
ゲート酸化膜１３とポリシリコンゲート電極１４を積層
形成し、さらにそれらの側壁を覆うサイドウォール１５
を形成する。
明する。まず図１（ａ）に示すように、Ｓｉ基板１１の
表面に選択的にＬＯＣＯＳ酸化膜１２を形成し、Ｓｉ基
板１１上をフィールド領域とアクティブ領域に分ける。
次に、アクティブ領域中ゲート領域部の基板１１表面に
ゲート酸化膜１３とポリシリコンゲート電極１４を積層
形成し、さらにそれらの側壁を覆うサイドウォール１５
を形成する。
【０００８】その後、ソース・ドレインの拡散層（図示
せず）を基板１１内に形成した後、図１（ｂ）に示すよ
うにソース・ドレインの基板１１表面およびポリシリコ
ンゲート電極１４の表面に選択ＷＣＶＤ法により選択的
にＷ電極１６を形成する。その際、堆積条件を制御し
て、まずα相Ｗ膜１６ａ（１０〜２０００Å厚）を堆積
させ、次に連続してβ相Ｗ膜１６ｂ（１０００〜３００
０Å厚）を堆積させることにより、これらα相，β相２
層のＷ膜１６ａ，１６ｂで２層構造にＷ電極１６を形成
する。
せず）を基板１１内に形成した後、図１（ｂ）に示すよ
うにソース・ドレインの基板１１表面およびポリシリコ
ンゲート電極１４の表面に選択ＷＣＶＤ法により選択的
にＷ電極１６を形成する。その際、堆積条件を制御し
て、まずα相Ｗ膜１６ａ（１０〜２０００Å厚）を堆積
させ、次に連続してβ相Ｗ膜１６ｂ（１０００〜３００
０Å厚）を堆積させることにより、これらα相，β相２
層のＷ膜１６ａ，１６ｂで２層構造にＷ電極１６を形成
する。
【０００９】この工程をより詳細に説明すれば、ＣＶＤ
法でＷを堆積する場合、堆積条件によりα相のＷとβ相
のＷを形成することが可能である。いま、堆積条件とし
てSiH4／WF6 流量比0.６，堆積温度２４０〜２６０℃に
すればα相Ｗを堆積でき、SiH4／WF6 流量比1.０，堆積
温度２７０〜３００℃とすればβ相Ｗを堆積でき、容易
に相の違うＷを堆積することが可能である。そして、α
相およびβ相のＷ膜の性質は、抵抗はα相Ｗ膜が１３〜
１５μΩ・cm、β相Ｗ膜が〜５００μΩ・cmでβ相の方
が高く、Ｓｉとのシリサイド化は、α相Ｗ膜は７００℃
程度で反応を起すが、β相Ｗ膜は９００℃まで反応を起
さない。
法でＷを堆積する場合、堆積条件によりα相のＷとβ相
のＷを形成することが可能である。いま、堆積条件とし
てSiH4／WF6 流量比0.６，堆積温度２４０〜２６０℃に
すればα相Ｗを堆積でき、SiH4／WF6 流量比1.０，堆積
温度２７０〜３００℃とすればβ相Ｗを堆積でき、容易
に相の違うＷを堆積することが可能である。そして、α
相およびβ相のＷ膜の性質は、抵抗はα相Ｗ膜が１３〜
１５μΩ・cm、β相Ｗ膜が〜５００μΩ・cmでβ相の方
が高く、Ｓｉとのシリサイド化は、α相Ｗ膜は７００℃
程度で反応を起すが、β相Ｗ膜は９００℃まで反応を起
さない。
【００１０】以上のようにして２層構造のＷ電極１６を
形成したならば、次に図１（ｃ）に示すように全面に中
間絶縁膜１７を形成する。そして、その中間絶縁膜１７
のリフローと前記ソース・ドレイン拡散層の熱処理を兼
ねた８５０℃程度の高温熱処理を行う。この時、Ｗ電極
１６は下地の基板単結晶Ｓｉあるいはゲート電極ポリシ
リコンとシリサイド化の反応を起すが、上記２層構造で
は最大でも下層のα相Ｗ膜１６ａの厚さしかシリサイド
化を起さず、したがって下地Ｓｉ側のシリサイド化量も
少なくなる。その後、中間絶縁膜１７に図１（ｃ）に示
すようにソース・ドレイン・ゲートのコンタクト孔１８
を開孔する。最後に図１（ｄ）に示すように配線１９を
形成し、ＭＯＳ ＦＥＴを完成させる。
形成したならば、次に図１（ｃ）に示すように全面に中
間絶縁膜１７を形成する。そして、その中間絶縁膜１７
のリフローと前記ソース・ドレイン拡散層の熱処理を兼
ねた８５０℃程度の高温熱処理を行う。この時、Ｗ電極
１６は下地の基板単結晶Ｓｉあるいはゲート電極ポリシ
リコンとシリサイド化の反応を起すが、上記２層構造で
は最大でも下層のα相Ｗ膜１６ａの厚さしかシリサイド
化を起さず、したがって下地Ｓｉ側のシリサイド化量も
少なくなる。その後、中間絶縁膜１７に図１（ｃ）に示
すようにソース・ドレイン・ゲートのコンタクト孔１８
を開孔する。最後に図１（ｄ）に示すように配線１９を
形成し、ＭＯＳ ＦＥＴを完成させる。
【００１１】なお、上記一実施例はこの発明をＭＯＳ
ＦＥＴに適用した場合であるが、この発明は他の素子に
も適用できる。
ＦＥＴに適用した場合であるが、この発明は他の素子に
も適用できる。
【００１２】
【発明の効果】以上詳細に説明したようにこの発明によ
れば、Ｗ電極をα相Ｗ膜（下層）とβ相Ｗ膜（上層）の
２層構造で形成したので、該電極形成後の高温熱処理時
に下地Ｓｉとの間にシリサイド化反応が起っても、下地
Ｓｉ側のシリサイド化量を少なくすることができる。し
たがって、浅い接合の劣化や、ゲート電極ポリシリコン
のシリサイド化に原因するＭＯＳ ＦＥＴの不安定性等
を除去でき、特性の良い半導体素子を得ることができ
る。また、シリサイド化量は減らすが、下層のα相Ｗ膜
によってシリサイド反応が発生するようにすることによ
り、Ｗ電極の密着力が向上し、剥れを無くすことができ
る。
れば、Ｗ電極をα相Ｗ膜（下層）とβ相Ｗ膜（上層）の
２層構造で形成したので、該電極形成後の高温熱処理時
に下地Ｓｉとの間にシリサイド化反応が起っても、下地
Ｓｉ側のシリサイド化量を少なくすることができる。し
たがって、浅い接合の劣化や、ゲート電極ポリシリコン
のシリサイド化に原因するＭＯＳ ＦＥＴの不安定性等
を除去でき、特性の良い半導体素子を得ることができ
る。また、シリサイド化量は減らすが、下層のα相Ｗ膜
によってシリサイド反応が発生するようにすることによ
り、Ｗ電極の密着力が向上し、剥れを無くすことができ
る。
【図１】この発明の一実施例を製造工程順に示す断面図
である。
である。
【図２】従来の製造方法を工程順に示す断面図である。
１１ Ｓｉ基板 １４ ポリシリコンゲート電極 １６ Ｗ電極 １６ａ α相Ｗ膜 １６ｂ β相Ｗ膜
【手続補正書】
【提出日】平成４年１０月５日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
Claims (2)
- 【請求項１】 下地シリコン上にタングステン（Ｗ）電
極を有する半導体素子において、 Ｗ電極は、下層のα相Ｗ膜と、上層のβ相Ｗ膜の２層構
造からなることを特徴とする半導体素子。 - 【請求項２】 半導体素子の製造工程において、下地シ
リコン上に選択ＷＣＶＤ法で選択的にＷ電極を形成する
際、α相Ｗ膜の形成、続いてβ相Ｗ膜の形成を連続的に
行うことを特徴とした半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03138595A JP3095452B2 (ja) | 1991-05-15 | 1991-05-15 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03138595A JP3095452B2 (ja) | 1991-05-15 | 1991-05-15 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05109651A true JPH05109651A (ja) | 1993-04-30 |
| JP3095452B2 JP3095452B2 (ja) | 2000-10-03 |
Family
ID=15225768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03138595A Expired - Fee Related JP3095452B2 (ja) | 1991-05-15 | 1991-05-15 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3095452B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013084901A (ja) * | 2011-09-26 | 2013-05-09 | Dainippon Screen Mfg Co Ltd | 熱処理方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05106858A (ja) * | 1991-10-18 | 1993-04-27 | Fujita Corp | 空調機凝縮水の排水方法 |
-
1991
- 1991-05-15 JP JP03138595A patent/JP3095452B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013084901A (ja) * | 2011-09-26 | 2013-05-09 | Dainippon Screen Mfg Co Ltd | 熱処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3095452B2 (ja) | 2000-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JP2877104B2 (ja) | 半導体装置の製造方法 | |
| JP3689756B2 (ja) | 半導体素子のゲート電極形成方法 | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| JP2740722B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05109651A (ja) | 半導体素子およびその製造方法 | |
| JP4730993B2 (ja) | 半導体素子の電導性ライン形成方法 | |
| US6140232A (en) | Method for reducing silicide resistance | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| JPH0254536A (ja) | 半導体装置及びその製造方法 | |
| JP2738402B2 (ja) | 半導体装置の製造方法 | |
| JP2586816B2 (ja) | 半導体装置の製造方法 | |
| JPH07193237A (ja) | 半導体装置およびその製造方法 | |
| JPS61224435A (ja) | 半導体装置 | |
| US5534453A (en) | Method of manufacturing titanium silicide containing semiconductors | |
| JP2600972B2 (ja) | 半導体装置の製造方法 | |
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0770725B2 (ja) | 半導体装置の製造方法 | |
| JPH07273197A (ja) | 半導体装置及びその製造方法 | |
| JPH0758789B2 (ja) | 半導体装置の製造方法 | |
| JPH11135789A (ja) | 半導体装置およびその製造方法 | |
| JP2789938B2 (ja) | 半導体装置 | |
| JPH0437167A (ja) | 半導体装置 | |
| JPH01287963A (ja) | 半導体装置の製造方法 | |
| JPS62115776A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000718 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070804 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |