JPH05109679A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05109679A JPH05109679A JP26581591A JP26581591A JPH05109679A JP H05109679 A JPH05109679 A JP H05109679A JP 26581591 A JP26581591 A JP 26581591A JP 26581591 A JP26581591 A JP 26581591A JP H05109679 A JPH05109679 A JP H05109679A
- Authority
- JP
- Japan
- Prior art keywords
- grinding
- semiconductor wafer
- wafer
- photoresist
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000004642 Polyimide Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 229920002379 silicone rubber Polymers 0.000 claims description 3
- 239000000428 dust Substances 0.000 abstract description 4
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 150000004996 alkyl benzenes Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【構成】半導体ウエハの表面上にフォトレジストを塗布
しその上に裏面研削保護用フィルムシートを形成して、
この半導体ウエハの裏面を研削する。 【効果】裏面研削工程で、半導体ウエハの表面の凹凸が
裏面に転写されることが無くなるので研削後の半導体ウ
エハの裏面が平坦となる。
しその上に裏面研削保護用フィルムシートを形成して、
この半導体ウエハの裏面を研削する。 【効果】裏面研削工程で、半導体ウエハの表面の凹凸が
裏面に転写されることが無くなるので研削後の半導体ウ
エハの裏面が平坦となる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
かかわり、特に半導体ウエハ（半導体基板）の裏面研削
の方法に関する。
かかわり、特に半導体ウエハ（半導体基板）の裏面研削
の方法に関する。
【０００２】
【従来の技術】従来、半導体装置の一製造プロセスであ
る裏面研削工程では、図２に示すように、半導体ウエハ
１の表面３（図２（ａ））にアクリル樹脂製の研削保護
用フィルムシート４を直接張り（図２（ｂ））、この研
削保護シートを研削時の半導体ウエハ１の表面３への応
力吸収剤またはゴミや重金属等の混入防止材としてい
た。
る裏面研削工程では、図２に示すように、半導体ウエハ
１の表面３（図２（ａ））にアクリル樹脂製の研削保護
用フィルムシート４を直接張り（図２（ｂ））、この研
削保護シートを研削時の半導体ウエハ１の表面３への応
力吸収剤またはゴミや重金属等の混入防止材としてい
た。
【０００３】
【発明が解決しようとする課題】上記従来の裏面研削工
程では、半導体ウエハ１の表面３にアクリル樹脂製の保
護シート４を直接張り半導体ウエハ１の裏面２を研削し
ていた。研削シートは研削時の応力緩和およびゴミや重
金属等の不純物の混入を防止する役割を果たす。しかし
ながら、今日の様な半導体装置の多層配線化の開発が進
むと、半導体ウエハの表面３の凹凸差が研削保護用フィ
ルムシートの表面５の凹凸差となり、この研削シート４
の表面５の凹凸が研削加工において半導体ウエハ１の裏
面６に転写され、研削した半導体ウエハ１１の裏面６の
凹凸の差も大きくなる（図２（ｃ）、（ｄ））。この場
合、一連の半導体装置の組み立て工程で、ダイシングさ
れた半導体装置（半導体ペレット）を銀ペーストを接着
剤としてパッケージ中のアイランド上に接着するとき、
半導体装置の裏面６の凹凸差が０．２μｍ以上あると、
半導体装置の裏面６とパッケージ中のアイランドとの接
着性が悪くなる。
程では、半導体ウエハ１の表面３にアクリル樹脂製の保
護シート４を直接張り半導体ウエハ１の裏面２を研削し
ていた。研削シートは研削時の応力緩和およびゴミや重
金属等の不純物の混入を防止する役割を果たす。しかし
ながら、今日の様な半導体装置の多層配線化の開発が進
むと、半導体ウエハの表面３の凹凸差が研削保護用フィ
ルムシートの表面５の凹凸差となり、この研削シート４
の表面５の凹凸が研削加工において半導体ウエハ１の裏
面６に転写され、研削した半導体ウエハ１１の裏面６の
凹凸の差も大きくなる（図２（ｃ）、（ｄ））。この場
合、一連の半導体装置の組み立て工程で、ダイシングさ
れた半導体装置（半導体ペレット）を銀ペーストを接着
剤としてパッケージ中のアイランド上に接着するとき、
半導体装置の裏面６の凹凸差が０．２μｍ以上あると、
半導体装置の裏面６とパッケージ中のアイランドとの接
着性が悪くなる。
【０００４】
【課題を解決するための手段】本発明は、所定の素子や
配線を表面側に形成した半導体ウエハの裏面を研削する
に際して、裏面研削後に除去可能な層間膜を前記半導体
ウエハの表面に形成することによって該半導体ウエハの
表面よりも該層間膜の表面を平坦な面とし、該層間膜の
表面上に裏面研削保護用フィルムシートを形成し、しか
る後に前記半導体ウエハの裏面を研削する半導体装置の
製造方法にある。前記層間膜は粘性度が１００〜５００
０ｃＰの塗布膜である例えば、フォトレジスト、ポリイ
ミドもしくはシリコンゴムであることが好ましい。
配線を表面側に形成した半導体ウエハの裏面を研削する
に際して、裏面研削後に除去可能な層間膜を前記半導体
ウエハの表面に形成することによって該半導体ウエハの
表面よりも該層間膜の表面を平坦な面とし、該層間膜の
表面上に裏面研削保護用フィルムシートを形成し、しか
る後に前記半導体ウエハの裏面を研削する半導体装置の
製造方法にある。前記層間膜は粘性度が１００〜５００
０ｃＰの塗布膜である例えば、フォトレジスト、ポリイ
ミドもしくはシリコンゴムであることが好ましい。
【０００５】この本発明によれば、裏面研削後の半導体
ウエハの裏面の凹凸差が小さくなる。したがって、裏面
の凹凸差が大きい事に起因する半導体装置の裏面とパッ
ケージ中のアイランドとの接着不良という問題はなくな
る。半導体ウエハの裏面の凹凸差が０．２μｍ以上で接
着不良、密着不良が発生するが、本発明の半導体装置の
製造方法によれば、裏面研削後の半導体ウエハ及びそれ
をダイシングして得られた個々の半導体装置の裏面の凹
凸差を０．１μｍ以内に十分抑える事が可能となった。
ウエハの裏面の凹凸差が小さくなる。したがって、裏面
の凹凸差が大きい事に起因する半導体装置の裏面とパッ
ケージ中のアイランドとの接着不良という問題はなくな
る。半導体ウエハの裏面の凹凸差が０．２μｍ以上で接
着不良、密着不良が発生するが、本発明の半導体装置の
製造方法によれば、裏面研削後の半導体ウエハ及びそれ
をダイシングして得られた個々の半導体装置の裏面の凹
凸差を０．１μｍ以内に十分抑える事が可能となった。
【０００６】
【実施例】添付図面を参照しながら本発明の実施例を具
体的に説明する。
体的に説明する。
【０００７】図１（ａ）〜（ｆ）は本発明の一実施例に
おける工程順断面図である。図１（ａ）は裏面研削前の
半導体ウエハ１を示し、拡散層、ゲート、配線などがす
でに形成されている表面３は凹凸が大きな面となってい
るが、裏面２は平坦となっている。
おける工程順断面図である。図１（ａ）は裏面研削前の
半導体ウエハ１を示し、拡散層、ゲート、配線などがす
でに形成されている表面３は凹凸が大きな面となってい
るが、裏面２は平坦となっている。
【０００８】次に図１（ｂ）に示すように、半導体ウエ
ハ１の表面３に研削後、容易に除去可能な層間膜として
粘性度が５００ｃＰのフォトレジスト７を回転塗布機に
よって、厚さ数μｍに塗布する。このフォトレジスト７
の表面８は平坦となる。
ハ１の表面３に研削後、容易に除去可能な層間膜として
粘性度が５００ｃＰのフォトレジスト７を回転塗布機に
よって、厚さ数μｍに塗布する。このフォトレジスト７
の表面８は平坦となる。
【０００９】次に図１（ｃ）に示すように、研削時の応
力緩和およびゴミや重金属等の不純物の混入を防止する
目的とし、アクリル樹脂製の裏面研削保護用フィルムシ
ート４をフォトレジスト７の上に張り付ける。裏面研削
保護用フィルムシート４とフォトレジスト７との接着面
には、図示していないが、厚さ数μｍのエステル系の接
着剤が一様に分布している。フォトレジスト７の表面８
は平坦であるからその上の裏面研削保護用フィルムシー
ト４の表面９も平坦となる。
力緩和およびゴミや重金属等の不純物の混入を防止する
目的とし、アクリル樹脂製の裏面研削保護用フィルムシ
ート４をフォトレジスト７の上に張り付ける。裏面研削
保護用フィルムシート４とフォトレジスト７との接着面
には、図示していないが、厚さ数μｍのエステル系の接
着剤が一様に分布している。フォトレジスト７の表面８
は平坦であるからその上の裏面研削保護用フィルムシー
ト４の表面９も平坦となる。
【００１０】次に図１（ｄ）に示すように、裏面の研削
加工を行なって、裏面１３が平坦な研削後の半導体ウエ
ハ１２を得る。
加工を行なって、裏面１３が平坦な研削後の半導体ウエ
ハ１２を得る。
【００１１】次に図１（ｅ）に示すように、裏面研削加
工後、裏面研削保護用フィルムシート４を裏面研削用フ
ィルムシート剥し機によって剥がす。
工後、裏面研削保護用フィルムシート４を裏面研削用フ
ィルムシート剥し機によって剥がす。
【００１２】次に図１（ｆ）に示すように、アルキルベ
ンゼン系の有機溶剤によってフォトレジスト７を剥離す
る。図１（ｆ）が本実施例の最終工程での半導体ウエハ
の状態を示す断面図である。裏面研削保護用フィルムシ
ート４の形成前にフォトレジスト７を塗布する事によ
り、裏面研削保護用フィルムシート４の表面９は平坦と
なり、これにより半導体ウエハの表面３の凹凸差を、裏
面の研削加工において、裏面１３転写されることは無く
なった。
ンゼン系の有機溶剤によってフォトレジスト７を剥離す
る。図１（ｆ）が本実施例の最終工程での半導体ウエハ
の状態を示す断面図である。裏面研削保護用フィルムシ
ート４の形成前にフォトレジスト７を塗布する事によ
り、裏面研削保護用フィルムシート４の表面９は平坦と
なり、これにより半導体ウエハの表面３の凹凸差を、裏
面の研削加工において、裏面１３転写されることは無く
なった。
【００１３】先の実施例では、表面を平坦化するために
フォトレジストを用いたが、これを粘性度が１００〜５
０００ｃＰのポリイミド、シリコンゴム等に変更して、
先の実施例と同じ工程フローに従って半導体ウエハを研
削したが、フォトレジストを使用した時と同様に半導体
ウエハの裏面の凹凸差は著しく小さくなった。
フォトレジストを用いたが、これを粘性度が１００〜５
０００ｃＰのポリイミド、シリコンゴム等に変更して、
先の実施例と同じ工程フローに従って半導体ウエハを研
削したが、フォトレジストを使用した時と同様に半導体
ウエハの裏面の凹凸差は著しく小さくなった。
【００１４】
【発明の効果】以上説明した様に、本発明は、半導体ウ
エハの裏面研削前にその表面上に平坦化用の層間膜を積
層させておくから、半導体ウエハ表面の凹凸差が研削加
工で裏面に転写されることがなく、研削後の裏面は平坦
となる。それ故、一連の半導体装置の組み立て工程の中
でダイシングされた半導体装置がパッケージのアイラン
ド上に接着不可能となる不良を大幅に低減できる。
エハの裏面研削前にその表面上に平坦化用の層間膜を積
層させておくから、半導体ウエハ表面の凹凸差が研削加
工で裏面に転写されることがなく、研削後の裏面は平坦
となる。それ故、一連の半導体装置の組み立て工程の中
でダイシングされた半導体装置がパッケージのアイラン
ド上に接着不可能となる不良を大幅に低減できる。
【図１】本発明の実施例を工程順に示した断面図であ
る。
る。
【図２】従来技術を工程順に示した断面図である。
１ 加工前の半導体ウエハ ２ 半導体ウエハの加工前の裏面 ３ 半導体ウエハの表面 ４ 裏面研削保護用フィルムシート ５、９ 裏面研削保護用フィルムシートの表面 ６、１３ 加工後の半導体ウエハの裏面 ７ フォトレジスト ８ フォトレジストの表面
Claims (3)
- 【請求項１】 所定の素子や配線を表面側に形成した半
導体ウエハの裏面を研削するに際して、裏面研削後に除
去可能な層間膜を前記半導体ウエハの表面に形成するこ
とによって該半導体ウエハの表面よりも該層間膜の表面
を平坦な面とし、該層間膜表面上に裏面研削保護用フィ
ルムシートを形成し、しかる後に前記半導体ウエハの裏
面を研削することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記層間膜は粘性度が１００〜５０００
ｃＰの塗布膜である請求項１に記載の半導体装置の製造
方法。 - 【請求項３】 前記塗布膜はフォトレジスト、ポリイミ
ドもしくはシリコンゴムである請求項２に記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26581591A JPH05109679A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26581591A JPH05109679A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109679A true JPH05109679A (ja) | 1993-04-30 |
Family
ID=17422442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26581591A Pending JPH05109679A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109679A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004031844A (ja) * | 2002-06-28 | 2004-01-29 | Sony Corp | 半導体素子の製造方法及び半導体素子の製造装置 |
| JP2006237055A (ja) * | 2005-02-22 | 2006-09-07 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法 |
| US7235185B2 (en) * | 2005-07-29 | 2007-06-26 | Touch Micro-System Technology Inc. | Method of protecting wafer front pattern and method of performing double-sided process |
| JP2018049973A (ja) * | 2016-09-23 | 2018-03-29 | 株式会社岡本工作機械製作所 | 半導体装置の製造方法及び半導体製造装置 |
| CN114300407A (zh) * | 2021-11-25 | 2022-04-08 | 绍兴同芯成集成电路有限公司 | 一种缓坡状晶圆制备方法 |
-
1991
- 1991-10-15 JP JP26581591A patent/JPH05109679A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004031844A (ja) * | 2002-06-28 | 2004-01-29 | Sony Corp | 半導体素子の製造方法及び半導体素子の製造装置 |
| JP2006237055A (ja) * | 2005-02-22 | 2006-09-07 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法 |
| US7235185B2 (en) * | 2005-07-29 | 2007-06-26 | Touch Micro-System Technology Inc. | Method of protecting wafer front pattern and method of performing double-sided process |
| JP2018049973A (ja) * | 2016-09-23 | 2018-03-29 | 株式会社岡本工作機械製作所 | 半導体装置の製造方法及び半導体製造装置 |
| CN114300407A (zh) * | 2021-11-25 | 2022-04-08 | 绍兴同芯成集成电路有限公司 | 一种缓坡状晶圆制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5027460B2 (ja) | ウエハの接着方法、薄板化方法、及び剥離方法 | |
| US8846499B2 (en) | Composite carrier structure | |
| US6051875A (en) | Semiconductor chip | |
| JP4856328B2 (ja) | 半導体装置の製造方法 | |
| JP3553551B2 (ja) | 半導体ウェハを用いた半導体装置の製造方法 | |
| JP5334411B2 (ja) | 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法 | |
| JPH0344067A (ja) | 半導体基板の積層方法 | |
| US10049909B2 (en) | Wafer handler and methods of manufacture | |
| TWI528498B (zh) | 施加底部填充膜之預切割晶圓 | |
| JP2003203886A (ja) | 素子の分離方法及び素子の転写方法 | |
| TWI549171B (zh) | 施加於切割膠帶上之底部填充膜的預切割晶圓 | |
| CN111524849A (zh) | 半导体结构及其制作方法 | |
| JPH05109679A (ja) | 半導体装置の製造方法 | |
| JPH03234043A (ja) | 半導体装置の製造方法 | |
| JP4462940B2 (ja) | 半導体装置の製造方法 | |
| JP6008576B2 (ja) | 表面保護テープの貼着方法 | |
| JP2001085453A (ja) | 半導体装置の製造方法 | |
| US9082713B2 (en) | Method of grinding wafer stacks to provide uniform residual silicon thickness | |
| JP2013069946A (ja) | 支持基板、支持基板の製造方法、及び半導体装置の製造方法 | |
| TW516116B (en) | Backside grinding method for bumped wafer | |
| JPH02303128A (ja) | 半導体素子の製造方法 | |
| JPS6323334A (ja) | 半導体素子処理方法 | |
| US20060137420A1 (en) | Process applied to semiconductor | |
| JPH04247640A (ja) | 半導体装置の製造方法 | |
| US6942536B2 (en) | Forming organic light emitting device displays on thinner substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000516 |