JPH05110341A

JPH05110341A - 低歪差動増幅器回路

Info

Publication number: JPH05110341A
Application number: JP3163013A
Authority: JP
Inventors: Jerald G Graeme; ジエラルド・ジー・グラエメ; Steven D Millaway; ステイーブン・デイー・ミラウエイ
Original assignee: Burr Brown Corp
Current assignee: Texas Instruments Tucson Corp
Priority date: 1990-07-03
Filing date: 1991-07-03
Publication date: 1993-04-30
Also published as: FR2664445B1; GB2245788A; FR2664445A1; US5053718A; DE4122057A1; GB9105581D0

Abstract

(57)【要約】【目的】差動増幅段の入力トランジスタのエミッタ−
ベース間電圧変動とコレクタ−ベース間電圧変動による
歪みを有効に低下させること。【構成】トランジスタ２，３を含む１次差動回路段
と、トランジスタ１１，１２を含む２次差動回路段を設
け、また別のトランジスタ１６を設ける。トランジスタ
１６のベースは、トランジスタ１２のコレクタへ接続す
ることによって、２次差動回路段がトランジスタ２，３
のコレクタを等しい電圧に維持するようにし、トランジ
スタ２，３のベースとコレクタとの間の電圧差による歪
みを小さくする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、差動増幅器において、
これの入力トランジスタのエミッタ−ベース接合とコレ
クタ−ベース接合との非線形特性により引き起こされる
信号歪みを除去する方法に関するものである。

【０００２】

【従来の技術】ある差動増幅器回路における信号歪み
は、主として、図１（Ａ）（典型的な差動増幅器回路段
を示す）中の入力トランジスタ２、３の如き入力トラン
ジスタの非線形特性によって引き起こされるものであ
る。ｅ₁ とｅ₂ 間の入力電圧差は、トランジスタ２、３
のエミッタ−ベース間電圧に差を作り出し、これにより
それらのトランジスタの電流は互いに異なることにな
る。それらトランジスタ２と３のトランジスタ電圧−電
流関係は、線形的でなく指数関数的であるため、トラン
ジスタ２と３のその異なった電流が歪みの大きな源とな
っている。即ち、トランジスタ２と３は、それらの同じ
であるが非線形の電流−電圧特性曲線の互いに有意に異
なった部分で動作するようになっている。これがなけれ
ば差動増幅器段１は線形動作するが、そのような動作の
ために歪みが生ずる。もしその段１の利得を十分大きく
することができ、しかもトランジスタ２と３のベース間
に加える差入力電圧の大きさを小さくすることができれ
ば、トランジスタ２、３はそのそれぞれの同一の電圧−
電流特性曲線上のほぼ同一点で動作することになり、従
って歪みを著しく小さくすることができる。

【０００３】図１（Ｂ）は、図１（Ａ）のその差動増幅
器段の伝達曲線７を示している。伝達曲線７の原点から
Δｅ_i （Δｅ_i ＝ｅ₂ −ｅ₁ であることに注意された
い）の小さな偏移（即ち、１０−１５ミリボルト）に対
しては、その曲線は、小さな印加差入力電圧については
きわめて線形である。しかし、その偏移が大きくなるに
つれて、歪みは大きくなる。一例として、３０ミリボル
トの大きな差入力電圧は、出力信号ｅ₀ にほぼ２％の歪
みを作り出すが、この歪みは０．１％の範囲内に維持す
ることが一般に望ましい。この範囲内の歪みは、差入力
電圧ｅ₂ −ｅ₁ が数ミリボルトよりも小さい場合には実
現することができる。

【０００４】同様にして、トランジスタ２と３の上記の
同じ電流−電圧曲線は、コレクタ−エミッタ間電圧に対
して全く非線形であるために、入力トランジスタ２と３
のコレクタ−ベース間電圧のスイングによって歪みが発
生する。更に、トランジスタ２と３のコレクタ接合容量
は、コレクタ−ベース間電圧の関数として高度に非線形
的である。図１（Ｃ）の曲線８は、入力トランジスタ
２、３の如きトランジスタの非線形のコレクタ電流曲線
を示したものである。この曲線８は、入力トランジスタ
２、３の「抵抗性効果」という特性を明らかにしてい
る。この図１（Ｃ）のコレクタ−ベース間の電流−電圧
特性の傾きは、このトランジスタの出力インピーダンス
を表わしている。周波数が低いところでは、容量性効果
は回避しており、従って図１（Ｃ）のその傾きは、実際
上トランジスタ出力インピーダンスの抵抗部分を表わす
ことになる。この曲線は、電圧の変化が電流に殆んど変
化を生じさせない線形領域があることを実証しており、
このことは線形動作を示唆するものである。

【０００５】然しながら、その低周波数出力インピーダ
ンス即ち抵抗性出力インピーダンスには、コレクタ−ベ
ース接合容量という容量性インピーダンスが加わってい
る。この容量は、その抵抗性出力インピーダンスと並列
になっており、またその容量はコレクタ電流を変更する
ものである。図１（Ｃ）のその低周波領域より上の周波
数では、その容量性インピーダンスは、周波数と共に低
下するようになっており、従ってトランジスタ出力イン
ピーダンスの制御を受け持つことになる。上記の容量
は、応答非線形性を導入する高非線形の電圧感度をもっ
ている。

【０００６】図１（Ｄ）の曲線９は、トランジスタ２、
３のコレクタ−ベース接合容量とコレクタ−ベース間電
圧との間の関係を示している。図１（Ｃ）と図１（Ｄ）
を比較すると、Ｃ_CBの非線形性は、図１（Ｃ）が線形で
あるＶ_CB範囲全体に渡って延びていることが判る。かく
して、低周波以外では、バイポーラ・トランジスタの出
力インピーダンスは、コレクタ−ベース間電圧の高度に
非線形の関数となる。この非線形出力インピーダンスの
ために、図１（Ａ）のコレクタ電流は、出力電圧をサポ
ートするためにコレクタ−ベース間電圧が変化するとき
に、非線形に変化することになる。これと類似したよう
な結果は、ここで図示したバイポーラ・タイプ以外のト
ランジスタの場合にも発生する。

【０００７】歪みを除去するためには、入力トランジス
タ２、３のエミッタ−ベース接合とコレクタ−ベース接
合での電圧スイングを除去もしくは“平衡”させること
が望ましい。言い換えると、回路動作中、互いに同等の
接合に同じ電圧を同時に維持することが望ましい。

【０００８】これに最も近い従来技術は、恐らく米国特
許４，８９７，６１１号であろう。この文献では、非線
形信号歪みを補償するよりはその源を除去しようと試み
ている。然しながら、その一般的アプローチは、２つの
点で本発明のアプローチとは明確に異なっている。その
文献では、正帰還法を用いて、差動増幅器段の利得誤差
信号を除去する信号を作り出している。それの最初の差
動段は、電圧−電流変換器として働く。その結果得られ
る差動電流は、カスコード・デバイスを経て第２段の入
力ＦＥＴへ送られ、そしてここで、その第２差動段（第
１の差動段内に入れ子になっている）内のＱ₂₄によって
正帰還が行われるようになっている。その入れ子式の差
動段は、Ｑ₁₃のドレインとＱ₁₁のドレイン間の電圧差を
監視するように構成されている。Ｑ₂₄のドレイン中の電
流は、その入れ子式差動段の反対側へ導かれる。Ｑ₂₃と
Ｑ₂₄は、同じ入力信号を受取るようになっているが、電
流をその差動段の互いに反対の側へ伝えることによっ
て、Ｑ₂₄のドレインが正帰還を与えるようになってい
る。そのために、入れ子式差動段の右側は、左側をトラ
ッキングすることになる。Ｑ₁₃のドレインの電圧は、Ｑ
₁₁のドレインの電圧でトラッキングすることによって、
Ｑ₁₁の接合容量が引き起こすどの電圧変化も、Ｑ₁₃の接
合容量の変化によってトラッキングすることになる。

【０００９】米国特許４，８９７，６１１号に述べられ
た目的対象物は、電圧利得を相当改善した差動段であ
る。上記の動作中には、そのような利得もまた得られる
ようになっている。これは、シングルエンデッド出力電
圧を低下させずにその段の差動出力を零電圧近くにする
ことによって実現できる。上記の正帰還は、Ｑ₁₁とＱ₁₃
のドレイン電圧をトラッキングさせるようにし、そして
この作用は、その段の差動出力電圧を殆んど零にまで低
下させる。然し、この段のそのシングルエンデッド出力
電圧は、最終回路出力として使用するのに依然利用可能
な状態にある。差動出力電圧が殆んど零の場合、その段
に対しては非常に小さい差動入力電圧しか必要としな
い。そのシングルエンデッド出力を保持することによっ
て、小さな差動入力信号とシングルエンデッド出力電圧
との間には高い利得が得られることになる。この高利得
は、理論上は２つの差動段の利得の積に等しい。然しな
がら、正帰還は、回路の発振とラッチングを引き起こす
可能性がある。この正帰還を安全に使用するためには、
理論的な設計限界から相当譲歩することが必要である。
たとえ発振とラッチングが生じなくとも、信号応答は、
出力信号レベルが安定化する前に“リンギング”又は減
衰性の発振という特徴を有しがちである。本手法は、大
きな信号スイングを蒙る大きな出力デバイスであって歪
みの主な原因となるＱ₁₃、Ｑ₁₁、Ｑ₂₀、Ｑ₁₇について、
その接合容量に関連した歪みを効果的に低減するもので
ある。

【００１０】

【発明が解決しようとする課題】従って、本発明の目的
は、差動増幅器段の入力トランジスタのエミッタ−ベー
ス間電圧変動とコレクタ−ベース間電圧変動による歪み
を、従来技術よりも効果的に減少させる差動増幅器段を
提供することである。

【００１１】本発明のもう一つの目的は、上記の最も近
い従来技術よりも歪みが少なく帯域幅が高い差動増幅器
段を提供することである。

【００１２】本発明のもう一つの目的は、最も近い従来
技術よりも電圧利得が大きな差動増幅器段を提供するこ
とである。

【００１３】

【課題を解決するための手段】約言すると、本発明がそ
の１実施例に従い提供する低歪差動増幅回路は、第１と
第２の電流搬送電極と１つの制御電極とをそれぞれ有す
る第１と第２のトランジスタと、該第１と第２のトラン
ジスタの前記第１電流搬送電極に接続した第１の電流源
と、を備えた１次差動回路段を設けている。前記第２の
トランジスタの前記第２電流搬送電極には、第１の負荷
素子が接続する。２次の差動回路段は、第１と第２の電
流搬送電極と１つの制御電極とをそれぞれ有する第３と
第４のトランジスタを備えている。該第３と第４のトラ
ンジスタの前記第１の電流搬送電極には、第２の電流源
が接続する。前記第３と第４のトランジスタの制御電極
は、前記第１と第２のトランジスタの前記第２電流搬送
電極にそれぞれ接続する。前記第４のトランジスタの前
記第２電流搬送電極には、第２の負荷素子が接続する。
第５のトランジスタは、電源電圧導体と前記第３のトラ
ンジスタの制御電極にそれぞれ接続した第１と第２の電
流搬送電極を備えている。この第５のトランジスタの制
御電極は、前記第４のトランジスタの前記第２電流搬送
電極に接続しており、それによって前記２次差動回路段
は、前記第１と第２のトランジスタの前記第２電流搬送
電極を互いに等しい電圧に維持して、前記第１と第２の
トランジスタの前記制御電極と前記第２電流搬送電極と
の間の各電圧差に因る歪みを小さくするようにする。前
記第５トランジスタは、前記の１次と２次の回路段の組
合せた利得に乗じる利得を発生して、前記第１と第２の
トランジスタの各制御電極間に必要とされる差分入力電
圧を小さくし、これによって前記第２トランジスタの電
流搬送電極に所定の出力電圧を発生するようにする。も
う一つの実施例では、前記第１負荷素子は、前記第５ト
ランジスタのベースに接続したベースと、前記第２トラ
ンジスタのコレクタに接続したコレクタとを有する第６
のトランジスタを備えている。電源電圧導体と前記第５
と第６のトランジスタの各エミッタとの間には抵抗器が
接続して、本差動増幅器の利得を大きくするようにして
ある。第１と第２のエミッタ縮退抵抗器は、前記第２電
流源を前記第３と第４のトランジスタのエミッタのそれ
ぞれへ接続し、これによって利得を小さくし、またこれ
に応じて低歪みの本差動増幅回路の帯域幅を大きくする
ようにする。

【００１４】

【実施例】本発明の一般的アプローチは、差動増幅器段
においてすこぶる高い利得を作り出し、これによって、
低い差動入力電圧で所望の出力電圧レベルを発生できる
ようにし、それによって図１（Ａ）の２や３の如き入力
トランジスタが、それらの電流−電圧特性曲線の内の線
形のほぼ同一部分において動作するようにすることであ
る。更に、差動帰還手法を使用して、両入力トランジス
タのコレクタ電圧を同一電圧の下にあるようにし、これ
によって図１（Ａ）の２や３の如き入力トランジスタの
コレクタ−ベース接合と関連する上記の非線形性の影響
を除去するようにする。

【００１５】図２は、本発明の基本的な実施例を示すも
のである。本実施例は、エミッタを電流源４に共通接続
した２つのＮＰＮ形入力トランジスタ２と３を含む差動
増幅器１０である。トランジスタ２、３のベースには、
それぞれ入力信号ｅ₁ とｅ₂を印加するようになってい
る。そのトランジスタ２のコレクタは、ＮＰＮ形トラン
ジスタ１１のベースとＰＮＰ形トランジスタ１６のコレ
クタとに接続している。一方、トランジスタ３のコレク
タは、出力導体５（これに出力信号ｅ₀ が発生する）に
よってＮＰＮ形トランジスタ１２のベースと抵抗器１３
（その抵抗値はＲ２である）の一端に接続している。ト
ランジスタ１１と１２のエミッタは、電流源１５に共通
に接続してある。トランジスタ１１のコレクタは、Ｖ＋
に接続している。トランジスタ１２のコレクタは、導体
１７によってトランジスタ１６のベースと抵抗器１４
（その抵抗値はＲ１である）の一端に接続している。ト
ランジスタ１６のエミッタは、Ｖ＋に接続している。抵
抗器１４と１３の他端は、Ｖ＋に接続している。トラン
ジスタ２と３を含む差動段は、“１次差動段２、３”と
呼び、そしてトランジスタ１１，１２を含む段は、“２
次差動段１１，１２”と呼ぶ。

【００１６】上記の差動増幅器１０は、トランジスタ２
と３の接合から差動信号を相当除去することによって、
歪みを少なくするようにする。その１次差動段２、３内
に“入れ子にした”２次差動段１１，１２は、トランジ
スタ２のコレクタ電圧の高利得負帰還制御を可能にする
ように接続してある。その帰還は、トランジスタ２のコ
レクタ電圧をこれがトランジスタ３のコレクタ電圧に正
確に従うよう強制するが、それは、２次差動段１１，１
２の動作が、トランジスタ１１と１２のベースに加わる
入力電圧を互いに等しい値に維持する傾向があるからで
ある。従って、トランジスタ２と３のコレクタは、それ
らの非線形インピーダンスにマッチした電流損失をもつ
ことになる。即ち、それらの損失間に差が存在しなけれ
ば、トランジスタ２と３のコレクタ電流どうしの間には
何らの電流差もないことになる。このような電流差に
は、１次差動段の入力どうしの間に差電圧が必要となる
ことになろう。かかる差電流が非線形インピーダンスよ
り生ずる場合には、その結果得られる入力電圧も非線形
となり、これは歪み信号を表わすことになる。上記のコ
レクタ回路の損失を非線形インピーダンスに対し平衡さ
せることによって、差電流は全く生じなくなる。かかる
電流損失は、今や差分性ではなくて同相性を有し、そし
て同相分それ自体は、１次差動段２、３の同相除去によ
って除去されることになる。従って、トランジスタ２と
３の各コレクタ−ベース間電圧信号の差に起因する歪み
は、かかる同相除去によって除去する。

【００１７】エミッタ−ベース間電圧の変化による歪み
は、図２に示す形態の回路利得が著しく大きくなる結
果、除去される。この差動増幅器１０の総合利得は高
く、最大所望値のｅ₀ を発生するためには非常に小さな
差入力電圧ｅ₂ −ｅ₁ しか必要としない。従って、トラ
ンジスタ２と３は、事実上互いに同じ電流を有し、従っ
てそれらの同一電流電圧特性曲線上の殆んど同一点で動
作することになる。即ち、その動作は、曲線７が全く線
形となっている図１（Ｂ）の伝達曲線中の原点に非常に
近いものとなる。エミッタ−ベース間の信号電圧に起因
する上記の歪みは、回路利得が著しく大きくなる結果、
除去される。

【００１８】更に、本発明は、図１（Ａ）の従来回路の
理論上の利得よりも相当大きな回路利得を作り出すよう
にする。図２の差動増幅器１０の電圧利得は、２つの差
動段の利得の積にエミッタ接地トランジスタ１６の利得
を乗じたものとなる。そのトランジスタ１６は、トラン
ジスタ２に対する負荷として働く外に、第２の差動段に
より駆動されるようになっており、従ってその帰還制御
に対して利得を付加するようになっている。この利得
は、ｇ_m16 （Ｒ_O2‖Ｒ₀₁₆ ）となる。但し、Ｒ₀₂とＲ
₀₁₆ は、トランジスタ２とトランジスタ１６の出力抵抗
値である（記号“‖”は“並列”を意味する）。また、
２つの差動段の電圧利得は、（ｇ_m2‖ｇ_m3）Ｒ₂ と（ｇ
_m11 ‖ｇ_m12 ）Ｒ₁ である。そのため、図２の正味の電
圧利得は、Ａ＝（ｇ_m2‖ｇ_m3）（ｇ_m11 ‖ｇ_m12 ）ｇ
_m16 Ｒ₁ Ｒ₂ （Ｒ_O2‖Ｒ₀₁₆ ）となる。利得段が２つで
はなく３つある状態では、図２の回路の利得は、米国特
許４，８９７，６１１号の従来回路のそれよりも相当高
いものとなっている。

【００１９】図３は、トランジスタ３の負荷抵抗器１３
をＰＮＰ形トランジスタ１３Ａに置き換えたもう一つの
実施例１０Ａを示すものである。そのトランジスタ１３
Ａの非線形出力インピーダンスは、トランジスタ１６の
非線形出力インピーダンスの効果を平衡させるようなっ
ている。詳しくは、トランジスタ１３Ａのその非線形出
力インピーダンスは、トランジスタ１６のそれと同一の
非線形出力インピーダンスの歪み効果に反作用するそれ
自身の歪み効果を作り出す。あるいはこの代わりに、ト
ランジスタ１６のベースを固定電圧源からバイアスする
こともできるが、図示の結線は、簡単であり、また電圧
利得（トランジスタ１３Ａを経てトランジスタ１２のベ
ースに供給する正帰還より得られる）を更に付加するも
のである。図３のこの回路は、トランジスタ１２と１３
Ａを含むループ内に生ずる小量の正帰還を作り出すが、
そのことによって得られる利得量は、ｅ₀ とｅ₁ 間の負
帰還量と比べて微量である。１例として、本回路のその
負帰還成分は、６８デシベルの利得ブーストを作り出
し、そしてこれに本回路のその正帰還より得られる追加
の１２デシベルの利得ブーストが付加するようにでき
る。通常、正帰還は避けるものであるが、この場合、正
帰還により得られる追加利得は、負帰還によって既に得
られている利得と比較して小さいものである（ほぼ１／
４００の大きさ）。この全般的に優勢な負帰還によっ
て、ずっと“挙動の良い”回路動作が得られている。

【００２０】図４には、抵抗器２１をトランジスタ１
６、１３ＡのエミッタとＶ＋との間に接続し、抵抗器１
４を直接Ｖ＋に接続したもう一つの実施例を示してあ
る。この実施例によれば、トランジスタ１３Ａと１６を
これらのエミッタにてベース接地モードにあるトランジ
スタ１１で駆動するために、その回路利得は大きくな
る。詳細には、本回路は、トランジスタ１１のコレクタ
から得られる利得を活用して、回路の総合利得を大きく
しているが、これに対し、先の諸実施例では、トランジ
スタ１１のコレクタは単にＶ＋に接地しているだけであ
る。この図４では、トランジスタ１３Ａと１６のエミッ
タをトランジスタ１１のコレクタで駆動することによっ
て、その利用可能な利得を浪費せずに活用している。こ
のことによって回路利得が増すだけでなく、トランジス
タ１３Ａと１６のベースではなくそれらのエミッタを駆
動することにより、トランジスタ１３Ａと１６のベース
接地動作のために、相当高い帯域幅が得られている。一
方、トランジスタ１２のコレクタがトランジスタ１３Ａ
と１６のベースを駆動しており、従ってそれらを低い帯
域幅のエミッタ接地モードで駆動することになる。ある
いはこの代わりとして、トランジスタ１２のコレクタを
Ｖ＋に接続し、トランジスタ１３Ａと１６をこれらのエ
ミッタにてのみトランジスタ１１のコレクタで駆動する
ようにし、そしてトランジスタ１３Ａと１６のベースを
ある固定バイアス電圧に接続するようにすることができ
る。この実施例によっても、トランジスタ１３Ａ，１６
のエミッタ接地構造のために、帯域幅は大きくなる。

【００２１】図５に示す本発明の実施例１０Ｃによれ
ば、トランジスタ１１，１２のエミッタと直列にエミッ
タ縮退抵抗器２２，２３をそれぞれ追加することによっ
て、図４の回路よりも更に大きな帯域幅が得られる。低
周波数では、抵抗器２２，２３は２次差動段１１，１２
の利得を縮退させ、より高い帯域幅を提供する。高周波
数では、コンデンサ２４は抵抗器２２と２３をバイパス
して、利得ブーストを大きくし、これにより“応答零”
を作り出して差動増幅器段１０Ｃの第２の極をキャンセ
ルするようにすることができる（一つの差動段の利得
は、コレクタ回路のインピーダンスをエミッタ回路のイ
ンピーダンスで除したもの、即ちＡ＝Ｚ_C ／Ｚ_E にほぼ
等しい、と理解されたい。但し、Ａはその差動段の利
得、Ｚ_C はコレクタ回路のインピーダンス、Ｚ_E はエミ
ッタ回路のインピーダンスである。）。この図５におい
て、２次段は、Ｒ₃ ＋Ｒ₄ のエミッタ回路抵抗値Ｚ_E を
有しており、これは、その低周波エミッタ回路インピー
ダンスを設定している。かくして、低周波数では、その
利得はＡ＝Ｚ_C ／（Ｒ₃ ＋Ｒ₄ ）となる。これより若干
高い周波数では、コンデンサ２４は、抵抗値（Ｒ₃ ＋Ｒ
₄ ）と共に極を構成して、エミッタ・インピーダンスの
ロールオフを起こさせる。従って、上記利得式の分母は
周波数と共に小さくなる。このことは、利得Ａが、その
分母が小さくなるのと同じレートで周波数と共に大きく
なることを意味している。この上昇形利得は、その利得
応答における応答零のしるしである。従って、エミッタ
回路インピーダンスの１つの極は、その段の利得につい
てはゼロとなる。

【００２２】図６の実施例１０Ｄは、トランジスタ２と
３のベースを固定のバイアス電圧２５に接続した“折返
し形カスコード”差動増幅器を用いたものである。１つ
の差動増幅器は、ＰＮＰ形トランジスタ２６と２７、電
流源２８、および負荷抵抗器３１，３２を含んでいる。
入力信号ｅ₁ とｅ₂ がそれぞれそのトランジスタ２６，
２７のベースに加わるようになっている。導体３３，３
４中の各“中間”出力信号電流は、その差信号ｅ₂ −ｅ
₁ に応答して、トランジスタ２，３のエミッタにそれぞ
れ直接導くようにする。トランジスタ２，３は、電圧源
２５によりバイアスされるカスコード・トランジスタと
して機能するものである。これらトランジスタ２と３の
非常に低いエミッタ・インピーダンスは、トランジスタ
２６と２７のコレクタに対し呈し、そしてその結果、ト
ランジスタ２と３のエミッタの信号変化は非常に小さく
なる。トランジスタ２と３のこのベース接地接続によっ
て、非常に高い帯域幅が得られる。図６のこの回路１０
Ｄでは、本発明の譲受人が用いているコストの最も低い
モノリシック・アナログ集積回路製造プロセスを使うこ
とにより、１０メガヘルツの周波数で１００ＤＢの利得
を作り出すことができる。この性能は、非常に感動的と
思えるものである。

【００２３】図７の実施例１０Ｅも、図６の実施例１０
Ｄと同様に動作するものである。図６と図７のものは、
互いに類似したバイアス条件と信号条件を有している。
バイアス条件については、図７は、固定バイアス点と歪
み補正駆動点とを互いに交換する点を除けば、図６と同
一である。図６では、バイアス電圧Ｖ_B は、抵抗器３１
（Ｒ₅ ）と抵抗器３２（Ｒ₆ ）とに比較的一定の電圧を
作り出している。その結果得られる各抵抗器電流は、そ
れぞれトランジスタ２と２６、およびトランジスタ３と
２７が供給するようになっている。トランジスタ２６、
２７中の各バイアス電流は、電流源２８により一定とな
っている。従って、Ｒ₅ 電流とＲ₆ 電流の差を形成する
ためには、電流をトランジスタ２、３を通して供給しな
ければならない。そのようにした結果それらトランジス
タを介して引込む各電流は、トランジスタ１１と１２を
励起して、この２次段がトランジスタ１３Ａと１６に対
し適当な駆動を加えるようにさせる。そうしたとき、後
者のトランジスタは、トランジスタ２と３が要求する電
流を供給するようにする。

【００２４】図７においては、その固定バイアス制御と
被駆動バイアス制御とは逆転している。電流源３７と３
９は、この段のカスコード側については固定バイアス源
となっている。これらの電流源は、トランジスタ１１と
１２を励起して、この２次段にカスコード・トランジス
タ２と３を駆動させるようにする。その時、後者のトラ
ンジスタは、電流源３７と３９が供給する電流を受け入
れ、そしてこれらの電流をＲ₅ とＲ₆ に供給する。これ
らの抵抗器はまた、図６で説明したのと同じ形式でトラ
ンジスタ２６と２７から電流を受取るようになってい
る。

【００２５】信号条件の下では、２次段が追加する利得
は、再び１次段の入力信号を著しく低下させるように働
く。この低下は、今度はトランジスタ２６と２７の電流
差を著しく小さくするように働く。図６については、ト
ランジスタ２６と２７の各信号電流は、トランジスタ２
と３を介して供給し、これによってトランジスタ１１と
１２のベースを駆動する。それら各信号電流のどのよう
な差も、トランジスタ１１と１２のベースによって吸収
しなければならないが、その理由はトランジスタ１３Ａ
と１６がそれらベースに等しい電流を供給するからであ
る。出力電圧ｅ₀ を作り出すためには、トランジスタ１
３Ａと１６は、ベース電流の差は殆んど必要としない。
かくして、トランジスタ１１，１２用のベース電流差を
作り出してｅ₀ をサポートするには、非常に小さな信号
ｅ₁ −ｅ₂ しか必要でない。

【００２６】図７についても、上記と同様な信号作用が
生ずる。再び同じくトランジスタ２６，２７からの各電
流は、トランジスタ２，３を通り、そしてここで、それ
ら電流はトランジスタ１１，１２のベースを駆動する。
これら電流の差はどのようなものも、電流源３７と３９
がトランジスタ１１と１２のベースに対して互いに等し
い電流を供給するために、それらトランジスタ１１と１
２のベースによって吸収するようにしなければならな
い。同じく、ｅ₀ を作り出すには、トランジスタ１１と
１２とは、ごく僅かなベース電流差しか必要としない。

【００２７】固定のバイアスをトランジスタ２と３のベ
ースに加える図６の回路とは対照的に、図７では、固定
バイアスは、電流源３７，３９を介してトランジスタ
２，３のコレクタへそれぞれ付与するようにしてある。
また、トランジスタ２と３の負荷を駆動する代わりに、
トランジスタ２，３のベースとエミッタを駆動するよう
にしてある。これは、図６の回路と同じような動作を与
えると思われる１つの代替構成である。この回路設計の
１つの利点は、電流源Ｉ₂ ，Ｉ₃ ，Ｉ₄ が電流源Ｉ₁ を
トラッキングするようにできる点であろう。また、図７
のものでは、トランジスタ１１と１２の導電率形式を逆
転して、違ったトランジスタ特性を活用するようにする
ことができる。

【００２８】トランジスタ２と３が構成する差動段は、
トランジスタ２と３のコレクタを同じ電位にするように
働く。このことは、電流源Ｉ₃ とＩ₄ を生成するのに使
用するトランジスタについてもあてはまることになろ
う。それらのデバイスの非線形インピーダンスは、差動
式駆動がトランジスタ２と３のコレクタを同じ電位にな
るようにするという事実によって、回路内に平衡効果を
有することになろう。これと同じことは、トランジスタ
２と３のベースを駆動するトランジスタ１２のコレクタ
と、トランジスタ２と３のエミッタ復帰部を駆動するト
ランジスタ１１のコレクタについてもあてはまる。

【００２９】

【発明の効果】本発明は、２つの入れ子式の差動段の利
得の積にもう一つのトランジスタの利得を乗じたものに
等しい回路利得を提供して、３つの利得段を一つの差動
段内に効果的に設ける、という点で、米国特許４，８９
７，６１１号に開示のものよりも優っている。従って、
本発明では、その最も近い従来技術で実現可能なものと
比べ、相当大きな利得を与えると共に、入力トランジス
タの異なるエミッタ−ベース間接合電圧より生ずる歪み
をそれに応じて小さくすることができる。更に、本発明
では、正帰還制御ではなく負帰還制御を主とする回路制
御を行う点で、特許４，８９７，６１１号に開示のもの
よりも優れている。本発明の実施例の内のいくつかが備
えている帰還は、比較的小さな正帰還成分を含んでいて
“挙動がよく”従って、理論的パラメータ限界値からそ
らした設計とする必要はない。

【図面の簡単な説明】

【図１】（Ａ）は、従来の差動増幅器の回路図であり、
（Ｂ）〜（Ｄ）は、差動増幅器回路段の入力トランジス
タの特性を説明する上で有効なグラフである。

【図２】本発明の一実施例の回路図である。

【図３】本発明のもう一つの実施例の回路図である。

【図４】本発明のもう一つの実施例の回路図である。

【図５】本発明のもう一つの実施例の回路図である。

【図６】本発明のもう一つの実施例の回路図である。

【図７】本発明のもう一つの実施例の回路図である。

【符号の説明】

２，３：１次差動段のトランジスタ、１１，１２：２次差動段のトランジスタ、ｅ₁ ，ｅ₂ ：入力信号、ｅ₀ ：出力信号、 Δｅ_i ：差入力信号。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１０月２７日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図２】

【図３】

【図４】

【図１】

【図５】

【図６】

【図７】

Claims

【特許請求の範囲】

【請求項１】低歪差動増幅器回路であって、ａ）１次差動回路段の第１（２）と第２（３）のトラン
ジスタと、該第１と第２のトランジスタの制御電極間に
差分入力信号を印加する手段と、ｂ）前記１次差動回路段が発生する差分出力信号を２次
差動回路段の第３と第４のトランジスタの制御電極間に
印加する手段（１１，１２）と、ｃ）前記２次差動回路段が発生する出力信号を、電源電
圧導体に接続した第１の電流搬送電極と前記第３と第４
のトランジスタの内の一方の制御電極に接続した第２の
電流搬送電極とを有する第５のトランジスタ（１６）の
制御電極に対し印加することによって、前記第１と第２
のトランジスタの各第２電流搬送電極に互いに実質上等
しい電圧を維持する手段と、を組合せて成る差動増幅器回路。
【請求項２】低歪差動増幅器回路であって、ａ）第１と第２の電流搬送電極と１つの制御電極とをそ
れぞれ備えた第１（２）と第２（３）のトランジスタ
と、該第１と第２のトランジスタの前記第１電流搬送電
極に接続した第１の電流源（４）と、前記第２トランジ
スタの前記第２電流搬送電極に接続した第１の負荷素子
（１３）と、を含む１次差動回路段と、ｂ）第１と第２の電流搬送電極と１つの制御電極とをそ
れぞれ備えた第３（１１）と第４（１２）のトランジス
タと、該第３と第４のトランジスタの前記第１電流搬送
電極に接続した第２の電流源（１５）と、前記第１と第
２のトランジスタの前記第２電流搬送電極に前記第３と
第４のトランジスタの前記制御電極をそれぞれ接続する
手段と、前記第４トランジスタの前記第２電流搬送電極
に接続した第２の負荷素子（１４）と、を含む２次差動
回路段と、ｃ）電源電圧導体と前記第３トランジスタ（１１）の前
記制御電極にそれぞれ接続した第１と第２の電流搬送電
極と、前記第４トランジスタ（１２）の前記第２電流搬
送電極に接続した一つの制御電極とを有する第５のトラ
ンジスタ（１６）と、から成り、前記２次差動回路段が、前記第１と第２のトランジスタ
の各前記第２電流搬送電極を互いに実質上等しい電圧に
維持して、前記第１と第２のトランジスタの前記制御電
極と前記第２電流搬送電極との間の各電圧差に因る歪み
を低下させ、また前記第５トランジスタが、前記１次差
動回路段と前記２次差動回路段との組合せた利得に乗じ
る利得を発生して、前記第１と第２のトランジスタの各
前記制御電極間に必要とされる差分入力電圧を低下さ
せ、これにより前記第２トランジスタの前記電流搬送電
極に所定の出力電圧を発生するようになった、低歪差動
増幅器回路。
【請求項３】前記の第１，第２，第３，第４および第
５のトランジスタが、バイポーラ・トランジスタであ
る、請求項２の低歪差動増幅器回路。
【請求項４】前記の第１、第２，第３および第４のト
ランジスタがＮＰＮ形トランジスタであり、前記第５の
トランジスタがＰＮＰ形トランジスタであり、また前記
第１電流搬送電極がエミッタであり、前記第２電流搬送
電極がコレクタであり、前記制御電極がベースである、
請求項３の低歪差動増幅器回路。
【請求項５】前記第１負荷素子が第６のトランジスタ
を含み、該第６トランジスタが、前記第５トランジスタ
のベースに接続したベースと、前記第２トランジスタの
コレクタに接続したコレクタと、を有するトランジスタ
である、請求項４の低歪差動増幅器回路。
【請求項６】前記第２電流源を前記第３と第４のトラ
ンジスタのエミッタにそれぞれ接続する第１と第２のエ
ミッタ縮退抵抗器を含み、これによって前記利得を少な
くし、またこれに応じて低歪差動増幅器回路の帯域幅を
増大させる、請求項５の低歪差動増幅器回路。
【請求項７】前記第３と第４のトランジスタの各エミ
ッタ間に接続した高周波バイパス・コンデンサを含み、
これによって前記第１と第２のエミッタ縮退抵抗器を高
い周波数でバイパスさせる働きを行って、低歪差動増幅
器回路の周波数応答の所定の周波数で零を生成する、請
求項６の低歪差動増幅器回路。
【請求項８】低歪みを実現するように差動増幅回路を
動作させる方法であって、ａ）１次差動回路段の第１と第２のトランジスタの各制
御電極間に差分入力信号を印加し、ｂ）前記１次差動回路段が発生する差分出力信号を、２
次差動回路段の第３と第４のトランジスタの各制御電極
間に印加し、ｃ）前記２次差動回路段が発生する出力信号を、電源電
圧導体に接続した第１の電流搬送電極と前記第３と第４
のトランジスタの内の一方の制御電極に接続した第２の
電流搬送電極とを有する第５のトランジスタ（１６）の
制御電極に対し印加して、前記第１と第２のトランジス
タの各前記第２電流搬送電極に互いに実質上等しい電圧
を維持する、段階より成る方法。