JPH05110407A - サイリスタ点弧回路 - Google Patents
サイリスタ点弧回路Info
- Publication number
- JPH05110407A JPH05110407A JP3293739A JP29373991A JPH05110407A JP H05110407 A JPH05110407 A JP H05110407A JP 3293739 A JP3293739 A JP 3293739A JP 29373991 A JP29373991 A JP 29373991A JP H05110407 A JPH05110407 A JP H05110407A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- current
- circuit
- gate
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/722—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region with galvanic isolation between the control circuit and the output circuit
- H03K17/723—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region with galvanic isolation between the control circuit and the output circuit using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】
【目的】 サイリスタの信号経路における順方向電圧を
小さくする。 【構成】 一方の信号端子にサイリスタのアノードを接
続し、他方の信号端子にサイリスタのゲートを接続す
る。サイリスタのカソードにはトランスを接続し、トラ
ンスを介してサイリスタを点弧し、アノード・ゲート間
を信号経路とする。
小さくする。 【構成】 一方の信号端子にサイリスタのアノードを接
続し、他方の信号端子にサイリスタのゲートを接続す
る。サイリスタのカソードにはトランスを接続し、トラ
ンスを介してサイリスタを点弧し、アノード・ゲート間
を信号経路とする。
Description
【０００１】
【産業上の利用分野】本発明は、例えばテレビジョン受
像機において垂直偏向歪を補正する場合にスイッチング
素子をスイッチングするとき用いて好適なサイリスタ点
弧回路に関する。
像機において垂直偏向歪を補正する場合にスイッチング
素子をスイッチングするとき用いて好適なサイリスタ点
弧回路に関する。
【０００２】
【従来の技術】テレビジョン受像機におけるピン歪を補
正するのに、スイッチング素子をスイッチングしてパラ
ボラ状の電流を発生させる場合がある。このスイッチン
グ素子として例えばサイリスタを用いる場合、通常、図
８に示すように構成される。即ち、この例においては、
サイリスタ６１と６２が一方の信号端子６４と他方の信
号端子６５との間に、それぞれアノードとカソードが逆
方向になるようにして並列に接続されている。サイリス
タ６１と６２のゲートには、トランス６３の２次コイル
６３ｂと６３ｃがそれぞれ接続されている。トランス６
３は、その１次コイル６３ａより所定のパルスを入力し
たとき、その２次コイル６３ｂ，６３ｃからパルスが出
力されるようになされている。
正するのに、スイッチング素子をスイッチングしてパラ
ボラ状の電流を発生させる場合がある。このスイッチン
グ素子として例えばサイリスタを用いる場合、通常、図
８に示すように構成される。即ち、この例においては、
サイリスタ６１と６２が一方の信号端子６４と他方の信
号端子６５との間に、それぞれアノードとカソードが逆
方向になるようにして並列に接続されている。サイリス
タ６１と６２のゲートには、トランス６３の２次コイル
６３ｂと６３ｃがそれぞれ接続されている。トランス６
３は、その１次コイル６３ａより所定のパルスを入力し
たとき、その２次コイル６３ｂ，６３ｃからパルスが出
力されるようになされている。
【０００３】このように構成した場合、トランス６３の
１次コイル６３ａに所定のパルスを入力すると、２次コ
イル６３ｂ，６３ｃからパルスが出力され、このパルス
がサイリスタ６１と６２のゲートに供給される。その結
果、サイリスタ６１と６２はそれぞれオンする。これに
より、例えば正方向の電流が信号端子６４、サイリスタ
６１のアノード・カソード、信号端子６５の経路で流
れ、逆方向の電流が信号端子６５、サイリスタ６２のア
ノード・カソード、信号端子６４の経路で流れることに
なる。
１次コイル６３ａに所定のパルスを入力すると、２次コ
イル６３ｂ，６３ｃからパルスが出力され、このパルス
がサイリスタ６１と６２のゲートに供給される。その結
果、サイリスタ６１と６２はそれぞれオンする。これに
より、例えば正方向の電流が信号端子６４、サイリスタ
６１のアノード・カソード、信号端子６５の経路で流
れ、逆方向の電流が信号端子６５、サイリスタ６２のア
ノード・カソード、信号端子６４の経路で流れることに
なる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うにサイリスタをゲートにより点弧するようにすると、
サイリスタの不感帯に起因して図７に示すように、画面
上に横線が現れることがある（その詳細については後述
する）。
うにサイリスタをゲートにより点弧するようにすると、
サイリスタの不感帯に起因して図７に示すように、画面
上に横線が現れることがある（その詳細については後述
する）。
【０００５】本発明はこのような状況に鑑みてなされた
ものであり、画面上に横線が現れないようにするもので
ある。
ものであり、画面上に横線が現れないようにするもので
ある。
【０００６】
【課題を解決するための手段】本発明のサイリスタ点弧
回路は、アノードが一方の信号端子に接続され、ゲート
が他方の信号端子に接続されたサイリスタ４０，４１
と、一方の端部がサイリスタ４０，４１のカソードに接
続され、他方の端部が他方の信号端子に接続されたトラ
ンス４４とを備え、トランス４４によりサイリスタ４
０，４１を点弧することを特徴とする。
回路は、アノードが一方の信号端子に接続され、ゲート
が他方の信号端子に接続されたサイリスタ４０，４１
と、一方の端部がサイリスタ４０，４１のカソードに接
続され、他方の端部が他方の信号端子に接続されたトラ
ンス４４とを備え、トランス４４によりサイリスタ４
０，４１を点弧することを特徴とする。
【０００７】
【作用】上記構成のサイリスタ点弧回路においては、ト
ランス４４の１次コイルに点弧パルスが供給され、その
２次コイルより発生されたパルスがサイリスタ４０，４
１のカソードに印加される。これにより、サイリスタ４
０，４１が点弧する。その結果、信号端子がサイリスタ
４０，４１のアノードとゲートを介して接続されること
になる。従って、信号経路における順方向電圧が小さく
なり、偏向歪補正回路などに用いられたような場合にお
いて、画面上に横線が現れるようなことが防止される。
ランス４４の１次コイルに点弧パルスが供給され、その
２次コイルより発生されたパルスがサイリスタ４０，４
１のカソードに印加される。これにより、サイリスタ４
０，４１が点弧する。その結果、信号端子がサイリスタ
４０，４１のアノードとゲートを介して接続されること
になる。従って、信号経路における順方向電圧が小さく
なり、偏向歪補正回路などに用いられたような場合にお
いて、画面上に横線が現れるようなことが防止される。
【０００８】
【実施例】図２は、本発明のサイリスタ点弧回路が応用
される偏向歪補正回路の一実施例の構成図である。図２
において、アンプＡを内蔵する垂直偏向出力回路１は、
垂直偏向ヨークＶ−ＤＹ及びダンピング回路２に接続さ
れている。抵抗Ｒ1とコンデンサＣ1は並列に接続されて
おり、両者によりダンピング回路２を構成している。コ
イルＬ2は、スイッチＳＷを介してコンデンサＣ2に並列
に接続されて共振回路３を構成している。共振回路３は
垂直偏向ヨークＶ−ＤＹ及びダンピング回路２に接続さ
れている。ダンピング回路２と共振回路３は、電流検出
用抵抗Ｒ2を介して接地されている。また、垂直偏向電
流Ｉ1は垂直偏向出力回路１より出力される鋸歯状波の
電流であり、パラボラ波電流Ｉ2はダンピング回路２、
垂直偏向ヨークＶ−ＤＹおよび共振回路３を流れる補正
電流である。スイッチＳＷは制御信号でＯＮ−ＯＦＦさ
れる。制御信号は水平偏向周期５で変化し、その帰線区
間４の間論理Ｈとなり、残りの走査区間６の間論理Ｌと
なる。
される偏向歪補正回路の一実施例の構成図である。図２
において、アンプＡを内蔵する垂直偏向出力回路１は、
垂直偏向ヨークＶ−ＤＹ及びダンピング回路２に接続さ
れている。抵抗Ｒ1とコンデンサＣ1は並列に接続されて
おり、両者によりダンピング回路２を構成している。コ
イルＬ2は、スイッチＳＷを介してコンデンサＣ2に並列
に接続されて共振回路３を構成している。共振回路３は
垂直偏向ヨークＶ−ＤＹ及びダンピング回路２に接続さ
れている。ダンピング回路２と共振回路３は、電流検出
用抵抗Ｒ2を介して接地されている。また、垂直偏向電
流Ｉ1は垂直偏向出力回路１より出力される鋸歯状波の
電流であり、パラボラ波電流Ｉ2はダンピング回路２、
垂直偏向ヨークＶ−ＤＹおよび共振回路３を流れる補正
電流である。スイッチＳＷは制御信号でＯＮ−ＯＦＦさ
れる。制御信号は水平偏向周期５で変化し、その帰線区
間４の間論理Ｈとなり、残りの走査区間６の間論理Ｌと
なる。
【０００９】以下に、図２の実施例の動作を説明をす
る。垂直偏向出力回路１から流出した鋸歯状波の電流Ｉ
1は、垂直偏向ヨークＶ−ＤＹ、共振回路３および抵抗
Ｒ2の経路で流れる。このときコンデンサＣ2にエネルギ
ーが蓄積される。水平帰線区間４でスイッチＳＷがＯＮ
し、コイルＬ2を通してコンデンサＣ2の電荷が放電す
る。その後、コイルＬ2とコンデンサＣ2の共振により、
コンデンサＣ2の両端電圧が０となった後も共振回路３
の電流は流れ続けようとする。しかし、コイルＬ2の電
流が０となった時、制御信号によってスイッチＳＷを切
るような回路定数に設定してある。この時、コンデンサ
Ｃ2の両端に発生するパルス電圧は、垂直偏向電流Ｉ1に
比例し、その極性も垂直偏向電流Ｉ1に対応する。
る。垂直偏向出力回路１から流出した鋸歯状波の電流Ｉ
1は、垂直偏向ヨークＶ−ＤＹ、共振回路３および抵抗
Ｒ2の経路で流れる。このときコンデンサＣ2にエネルギ
ーが蓄積される。水平帰線区間４でスイッチＳＷがＯＮ
し、コイルＬ2を通してコンデンサＣ2の電荷が放電す
る。その後、コイルＬ2とコンデンサＣ2の共振により、
コンデンサＣ2の両端電圧が０となった後も共振回路３
の電流は流れ続けようとする。しかし、コイルＬ2の電
流が０となった時、制御信号によってスイッチＳＷを切
るような回路定数に設定してある。この時、コンデンサ
Ｃ2の両端に発生するパルス電圧は、垂直偏向電流Ｉ1に
比例し、その極性も垂直偏向電流Ｉ1に対応する。
【００１０】また、水平走査区間６にはスイッチＳＷが
ＯＦＦされ、垂直偏向ヨークＶ−ＤＹ、共振回路３（コ
ンデンサＣ2）、ダンピング回路２の経路で共振したパ
ラボラ波電流Ｉ2が流れる。
ＯＦＦされ、垂直偏向ヨークＶ−ＤＹ、共振回路３（コ
ンデンサＣ2）、ダンピング回路２の経路で共振したパ
ラボラ波電流Ｉ2が流れる。
【００１１】ここでダンピング回路２は、水平偏向周期
で変化するパラボラ波電流Ｉ2を垂直偏向出力回路１に
対してバイパスする。このことによって、垂直偏向ヨー
クＶ−ＤＹに流れる電流の発振及びリンギングを防止す
る。また、ダンピング回路２がないと、垂直偏向ヨーク
Ｖ−ＤＹの端子に１６０Ｖ近い電圧が発生するので、垂
直偏向出力回路１のアンプＡはこれに耐えられるものを
用いる必要がある。しかし、ダンピング回路２を接続す
ると、パラボラ波電流Ｉ2が図２に示すように流れるた
め、アンプＡにはせいぜい５０Ｖ程度の電圧が印加され
るにとどまる。
で変化するパラボラ波電流Ｉ2を垂直偏向出力回路１に
対してバイパスする。このことによって、垂直偏向ヨー
クＶ−ＤＹに流れる電流の発振及びリンギングを防止す
る。また、ダンピング回路２がないと、垂直偏向ヨーク
Ｖ−ＤＹの端子に１６０Ｖ近い電圧が発生するので、垂
直偏向出力回路１のアンプＡはこれに耐えられるものを
用いる必要がある。しかし、ダンピング回路２を接続す
ると、パラボラ波電流Ｉ2が図２に示すように流れるた
め、アンプＡにはせいぜい５０Ｖ程度の電圧が印加され
るにとどまる。
【００１２】図３は、以上のようにして垂直偏向ヨーク
Ｖ−ＤＹに流れる電流波形を示している。同図に示すよ
うに、鋸歯状波の電流Ｉ1は垂直偏向周期で変化してい
る。そして、この電流Ｉ1にパラボラ状の電流Ｉ2が重畳
されている。パラボラ状の電流Ｉ2は、鋸歯状波の電流
Ｉ1のレベルが大きいときそのレベルが大きくなり、鋸
歯状波の電流Ｉ1のレベルが小さいときそのレベルも小
さくなる。また、極性も鋸歯状波の電流Ｉ1が正のと
き、パラボラ状の電流Ｉ2も正となり、鋸歯状波の電流
Ｉ1が負となったとき、パラボラ状の電流Ｉ2も負とな
る。この実施例の場合、鋸歯状波の電流Ｉ1は画面上端
部において正となり、画面下端部において負となるよう
になされているため、パラボラ状の電流Ｉ2も画面上端
部において正、画面下端部において負となる。そして画
面中央においては、ほぼ０となる。図３より水平帰線区
間において、スイッチＳＷがＯＮしたタイミングにおい
てコイルＬ2に電流ＩL2がパルス状に流れていることが
判る。
Ｖ−ＤＹに流れる電流波形を示している。同図に示すよ
うに、鋸歯状波の電流Ｉ1は垂直偏向周期で変化してい
る。そして、この電流Ｉ1にパラボラ状の電流Ｉ2が重畳
されている。パラボラ状の電流Ｉ2は、鋸歯状波の電流
Ｉ1のレベルが大きいときそのレベルが大きくなり、鋸
歯状波の電流Ｉ1のレベルが小さいときそのレベルも小
さくなる。また、極性も鋸歯状波の電流Ｉ1が正のと
き、パラボラ状の電流Ｉ2も正となり、鋸歯状波の電流
Ｉ1が負となったとき、パラボラ状の電流Ｉ2も負とな
る。この実施例の場合、鋸歯状波の電流Ｉ1は画面上端
部において正となり、画面下端部において負となるよう
になされているため、パラボラ状の電流Ｉ2も画面上端
部において正、画面下端部において負となる。そして画
面中央においては、ほぼ０となる。図３より水平帰線区
間において、スイッチＳＷがＯＮしたタイミングにおい
てコイルＬ2に電流ＩL2がパルス状に流れていることが
判る。
【００１３】このようにして、垂直偏向周期で変化する
鋸歯状波の垂直偏向電流に水平偏向周期で変化するパラ
ボラ状の補正電流が流れるため、垂直ピン歪が補正され
る。
鋸歯状波の垂直偏向電流に水平偏向周期で変化するパラ
ボラ状の補正電流が流れるため、垂直ピン歪が補正され
る。
【００１４】次に、図２におけるスイッチＳＷの具体的
構成例について説明する。図１は、図２のスイッチＳＷ
にサイリスタ（ＳＣＲ）を利用した構成例を示してい
る。この例においては、サイリスタ４０のアノードが一
方の信号入力端子に接続され、サイリスタ４０のゲート
が抵抗４２を介して他方の信号入力端子に接続されてい
る。そしてサイリスタ４０のカソードは、トランス４４
の２次コイル４４ａの一方の端子に接続され、２次コイ
ル４４ａの他方の端子が抵抗４２の他方の端子（他方の
信号入力端子）に接続されている。同様に、もう１つの
サイリスタ４１のゲートが抵抗４３を介して一方の信号
入力端子に接続され、そのアノードが他方の信号入力端
子に接続されている。そしてサイリスタ４１のカソード
は、トランス４４の２次コイル４４ｂの一方の端子に接
続され、２次コイル４４ｂの他方の端子は抵抗４３と一
方の信号入力端子に接続されている。そしてトランス４
４の１次コイル４４ｃから所定の制御信号が供給される
ようになされている。
構成例について説明する。図１は、図２のスイッチＳＷ
にサイリスタ（ＳＣＲ）を利用した構成例を示してい
る。この例においては、サイリスタ４０のアノードが一
方の信号入力端子に接続され、サイリスタ４０のゲート
が抵抗４２を介して他方の信号入力端子に接続されてい
る。そしてサイリスタ４０のカソードは、トランス４４
の２次コイル４４ａの一方の端子に接続され、２次コイ
ル４４ａの他方の端子が抵抗４２の他方の端子（他方の
信号入力端子）に接続されている。同様に、もう１つの
サイリスタ４１のゲートが抵抗４３を介して一方の信号
入力端子に接続され、そのアノードが他方の信号入力端
子に接続されている。そしてサイリスタ４１のカソード
は、トランス４４の２次コイル４４ｂの一方の端子に接
続され、２次コイル４４ｂの他方の端子は抵抗４３と一
方の信号入力端子に接続されている。そしてトランス４
４の１次コイル４４ｃから所定の制御信号が供給される
ようになされている。
【００１５】トランス４４の１次コイル４４ｃに制御信
号（パルス）が入力され、その２次コイル４４ａ，４４
ｂにパルスが発生する。このパルスはサイリスタ４０，
４１のカソードに印加されることになる。これにより、
サイリスタ４０，４１がＯＮし、例えば正方向の電流が
一方の信号入力端子から他方の信号入力端子にサイリス
タ４０のアノード、ゲートおよび抵抗４２を介して流
れ、負方向の電流が他方の信号入力端子から一方の信号
入力端子にサイリスタ４１のアノード、ゲートおよび抵
抗４３を介して流れることになる。
号（パルス）が入力され、その２次コイル４４ａ，４４
ｂにパルスが発生する。このパルスはサイリスタ４０，
４１のカソードに印加されることになる。これにより、
サイリスタ４０，４１がＯＮし、例えば正方向の電流が
一方の信号入力端子から他方の信号入力端子にサイリス
タ４０のアノード、ゲートおよび抵抗４２を介して流
れ、負方向の電流が他方の信号入力端子から一方の信号
入力端子にサイリスタ４１のアノード、ゲートおよび抵
抗４３を介して流れることになる。
【００１６】サイリスタは、そのゲートとカソードに所
定の電圧を印加することにより点弧するのが普通であ
る。そして図６（ａ）に示すように、その印加する電圧
が所定の電圧Ｖ1を超えたときサイリスタはＯＮする。
即ち、カソードとゲート間の電圧がその所定の電圧Ｖ1
に達するまでの区間Ｗは不感帯なる。従って、図１に示
すように２つのサイリスタ４０，４１を用いて正方向お
よび逆方向に電流を流すことができるようにする場合、
図６（ｂ）に示すように、±Ｗの区間の不感帯が発生す
る。即ち、電圧を順次変化させることにより電流を連続
的に流すようにするには、例えば電圧が負の方向から次
第に大きくなって−Ｖ1まで達したとき、次の瞬間には
＋Ｖ1まで電圧をステップ状に変化させる必要がある。
このようにしないと、画面上における走査線のピッチが
その不感帯の部分で局部的に変化してしまう（密にな
る）ために、例えば図７に示すように画面上に横に線が
現れてしまうことになる。
定の電圧を印加することにより点弧するのが普通であ
る。そして図６（ａ）に示すように、その印加する電圧
が所定の電圧Ｖ1を超えたときサイリスタはＯＮする。
即ち、カソードとゲート間の電圧がその所定の電圧Ｖ1
に達するまでの区間Ｗは不感帯なる。従って、図１に示
すように２つのサイリスタ４０，４１を用いて正方向お
よび逆方向に電流を流すことができるようにする場合、
図６（ｂ）に示すように、±Ｗの区間の不感帯が発生す
る。即ち、電圧を順次変化させることにより電流を連続
的に流すようにするには、例えば電圧が負の方向から次
第に大きくなって−Ｖ1まで達したとき、次の瞬間には
＋Ｖ1まで電圧をステップ状に変化させる必要がある。
このようにしないと、画面上における走査線のピッチが
その不感帯の部分で局部的に変化してしまう（密にな
る）ために、例えば図７に示すように画面上に横に線が
現れてしまうことになる。
【００１７】本実施例においては、これを防止するため
にサイリスタ４０，４１をゲートを介して点弧させるの
ではなく、カソードを介して点弧させるようにしてい
る。即ち、サイリスタは図４に示すように、アノードを
Ａ、カソードをＫ、ゲートをＧとし、アノード・カソー
ド間の電圧をＶAK、カソード・ゲート間の電圧をＶKG、
およびアノード・ゲート間の電圧をＶAGとし、その大き
さを比較すると、アノード・カソード間の電圧ＶAKが最
も大きい。そしてカソード・ゲート間の電圧ＶKGが次に
大きく、アノード・ゲート間の電圧ＶAGが最も小さい。
上述したように本実施例においては、アノード・カソー
ド間ではなく、アノード・ゲート間を信号経路として用
いているため、その順方向電圧は最も小さくなる。従っ
て、不感帯の幅を小さくすることができ、図１に示すよ
うに正逆両方向に電流を流すようにした場合において、
ステップ状に変化させる電圧の幅（図６における±Ｗ）
が小さくなる。その結果、トランス４４の１次コイル４
４ｃにステップ状に変化する信号を印加した場合におい
ても、サイリスタ４０，４１がそれに迅速に応答するこ
とができ、図７に示すような横線が画面上に現れること
が防止される。
にサイリスタ４０，４１をゲートを介して点弧させるの
ではなく、カソードを介して点弧させるようにしてい
る。即ち、サイリスタは図４に示すように、アノードを
Ａ、カソードをＫ、ゲートをＧとし、アノード・カソー
ド間の電圧をＶAK、カソード・ゲート間の電圧をＶKG、
およびアノード・ゲート間の電圧をＶAGとし、その大き
さを比較すると、アノード・カソード間の電圧ＶAKが最
も大きい。そしてカソード・ゲート間の電圧ＶKGが次に
大きく、アノード・ゲート間の電圧ＶAGが最も小さい。
上述したように本実施例においては、アノード・カソー
ド間ではなく、アノード・ゲート間を信号経路として用
いているため、その順方向電圧は最も小さくなる。従っ
て、不感帯の幅を小さくすることができ、図１に示すよ
うに正逆両方向に電流を流すようにした場合において、
ステップ状に変化させる電圧の幅（図６における±Ｗ）
が小さくなる。その結果、トランス４４の１次コイル４
４ｃにステップ状に変化する信号を印加した場合におい
ても、サイリスタ４０，４１がそれに迅速に応答するこ
とができ、図７に示すような横線が画面上に現れること
が防止される。
【００１８】本実施例においては、上述したようにスイ
ッチＳＷをスイッチングすることにより、鋸歯状波に重
畳するパラボラ状の補正電流を発生するようにしてい
る。従って、スイッチＳＷのスイッチングのタイミング
を適宜調整することにより、図５に示すような水平台形
歪を補正することが可能になる。即ち、例えば図５に示
すように、画面の右の高さが高くなり、画面の左の高さ
が低くなるような水平台形歪を有するラスタ５０を、正
しいラスタ５１に補正するには、水平走査周期における
パラボラ波の発生タイミングを早くするようにすればよ
い。また逆に、画面の左側における画像が高くなり、右
側における画像が低くなるような水平台形歪を補正する
には、パラボラ波の発生タイミングを遅らせるようにす
ればよいことになる。
ッチＳＷをスイッチングすることにより、鋸歯状波に重
畳するパラボラ状の補正電流を発生するようにしてい
る。従って、スイッチＳＷのスイッチングのタイミング
を適宜調整することにより、図５に示すような水平台形
歪を補正することが可能になる。即ち、例えば図５に示
すように、画面の右の高さが高くなり、画面の左の高さ
が低くなるような水平台形歪を有するラスタ５０を、正
しいラスタ５１に補正するには、水平走査周期における
パラボラ波の発生タイミングを早くするようにすればよ
い。また逆に、画面の左側における画像が高くなり、右
側における画像が低くなるような水平台形歪を補正する
には、パラボラ波の発生タイミングを遅らせるようにす
ればよいことになる。
【００１９】
【発明の効果】以上の如く本発明のサイリスタ点弧回路
によれば、信号端子をサイリスタのアノードとゲート間
で接続するようにし、サイリスタをカソードを介して点
弧するようにしたので、信号経路における順方向電圧を
小さくすることができる。従って、例えば上下ピン歪補
正回路などに用いられたような場合において、画面上に
横線が現れるようなことが防止される。
によれば、信号端子をサイリスタのアノードとゲート間
で接続するようにし、サイリスタをカソードを介して点
弧するようにしたので、信号経路における順方向電圧を
小さくすることができる。従って、例えば上下ピン歪補
正回路などに用いられたような場合において、画面上に
横線が現れるようなことが防止される。
【図１】本発明のサイリスタ点弧回路の一実施例の構成
を示す回路図である。
を示す回路図である。
【図２】図１の実施例が応用された偏向歪補正回路の一
実施例の構成を示す回路図である。
実施例の構成を示す回路図である。
【図３】図２の実施例における各部に流れる電流波形を
説明する図である。
説明する図である。
【図４】サイリスタのアノード、カソードおよびゲート
間の電位差を説明する図である。
間の電位差を説明する図である。
【図５】水平台形歪を説明する図である。
【図６】サイリスタの不感帯を説明する図である。
【図７】サイリスタの不感帯に起因して画面上に現れる
影響を説明する図である。
影響を説明する図である。
【図８】従来のサイリスタ点弧回路の一例の構成を示す
回路図である。
回路図である。
４０，４１ サイリスタ ４４ トランス ４４ａ，４４ｂ ２次コイル ４４ｃ １次コイル
Claims (1)
- 【請求項１】 アノードが一方の信号端子に接続され、
ゲートが他方の信号端子に接続されたサイリスタと、 一方の端部が前記サイリスタのカソードに接続され、他
方の端部が前記他方の信号端子に接続されたトランスと
を備え、 前記トランスにより前記サイリスタを点弧することを特
徴とするサイリスタ点弧回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3293739A JPH05110407A (ja) | 1991-10-14 | 1991-10-14 | サイリスタ点弧回路 |
| US07/956,346 US5343100A (en) | 1991-10-14 | 1992-10-05 | Thyristor ignition circuit |
| EP92309301A EP0537977B1 (en) | 1991-10-14 | 1992-10-13 | Thyristor ignition circuit |
| DE69223728T DE69223728T2 (de) | 1991-10-14 | 1992-10-13 | Thyristor Zündvorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3293739A JPH05110407A (ja) | 1991-10-14 | 1991-10-14 | サイリスタ点弧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05110407A true JPH05110407A (ja) | 1993-04-30 |
Family
ID=17798615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3293739A Withdrawn JPH05110407A (ja) | 1991-10-14 | 1991-10-14 | サイリスタ点弧回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5343100A (ja) |
| EP (1) | EP0537977B1 (ja) |
| JP (1) | JPH05110407A (ja) |
| DE (1) | DE69223728T2 (ja) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2745038A (en) * | 1954-10-26 | 1956-05-08 | Rca Corp | Semiconductor signal translating circuit |
| DE1290187B (de) * | 1967-09-23 | 1969-03-06 | Siemens Ag | Steuereinrichtung fuer einen Wechselstromschalter mit antiparallelgeschalteten Thyristoren |
| US3551700A (en) * | 1967-10-30 | 1970-12-29 | Uthe Technology | Solid-state line voltage switch |
| JPS52118551A (en) * | 1976-03-31 | 1977-10-05 | Omron Tateisi Electronics Co | Solid state relay |
| JPS54133822A (en) * | 1978-04-07 | 1979-10-17 | Sony Corp | Correction circuit for pincushion distortion |
| US4234824A (en) * | 1979-01-10 | 1980-11-18 | Rca Corporation | Combined linearity and side pincushion correction arrangement |
| US4663547A (en) * | 1981-04-24 | 1987-05-05 | General Electric Company | Composite circuit for power semiconductor switching |
| US4687950A (en) * | 1986-03-14 | 1987-08-18 | General Electric Company | Thyristor commutation circuit |
-
1991
- 1991-10-14 JP JP3293739A patent/JPH05110407A/ja not_active Withdrawn
-
1992
- 1992-10-05 US US07/956,346 patent/US5343100A/en not_active Expired - Fee Related
- 1992-10-13 EP EP92309301A patent/EP0537977B1/en not_active Expired - Lifetime
- 1992-10-13 DE DE69223728T patent/DE69223728T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69223728T2 (de) | 1998-04-23 |
| EP0537977A3 (en) | 1993-08-11 |
| DE69223728D1 (de) | 1998-02-05 |
| EP0537977A2 (en) | 1993-04-21 |
| US5343100A (en) | 1994-08-30 |
| EP0537977B1 (en) | 1997-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4048544A (en) | Switched vertical deflection system | |
| US4533855A (en) | Switched capacitor S-correction circuit | |
| GB2079117A (en) | Side pincushion modulator circuit | |
| US3517253A (en) | Voltage regulator | |
| US4468593A (en) | Horizontal drive and nonlinearity correction circuit | |
| US3825793A (en) | Raster correction circuit utilizing a parabolically varying load circuit | |
| US4733141A (en) | Horizontal output circuit for correcting pin cushion distortion of a raster | |
| US5260628A (en) | Deflection distortion correction circuit | |
| US4041354A (en) | Pincushion correction circuit | |
| GB1587648A (en) | Defelction circuit with timing correction | |
| GB2093289A (en) | Horizontal deflection circuit | |
| US4868464A (en) | Linearity correction circuit for television receiver | |
| CA1111552A (en) | Side pincushion correction circuit | |
| US4223367A (en) | Circuit for driving saw-tooth current in a coil | |
| US4404499A (en) | Circuit for minimizing edge hooking in television camera pickup tubes | |
| IE41941B1 (en) | Deflection system such as for television receivers including a switched mode vertical (field) deflection circuit | |
| US5343100A (en) | Thyristor ignition circuit | |
| US4169988A (en) | Raster distortion correction circuit | |
| NZ194078A (en) | Synchronous switched vertical deflection current generator | |
| NO770325L (no) | Anordning til styring av overlapning i et fjernsynskineskop. | |
| US4096415A (en) | Switched vertical deflection circuit | |
| US3287596A (en) | Single tube vertical deflection circuit for a television receiver | |
| US3763315A (en) | Blanking circuits for television receivers | |
| US2838606A (en) | Television receiver | |
| EP0297846B1 (en) | A television fault protection apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |