JPH05113457A - 容量性位置検出器 - Google Patents
容量性位置検出器Info
- Publication number
- JPH05113457A JPH05113457A JP3107032A JP10703291A JPH05113457A JP H05113457 A JPH05113457 A JP H05113457A JP 3107032 A JP3107032 A JP 3107032A JP 10703291 A JP10703291 A JP 10703291A JP H05113457 A JPH05113457 A JP H05113457A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- current
- capacitor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 181
- 230000001360 synchronised effect Effects 0.000 claims abstract description 13
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims description 4
- 239000000969 carrier Substances 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 2
- 230000003750 conditioning effect Effects 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 claims 1
- 230000009466 transformation Effects 0.000 claims 1
- 239000000872 buffer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
- G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
- G01D5/241—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance by relative movement of capacitor electrodes
- G01D5/2417—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance by relative movement of capacitor electrodes by varying separation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Amplifiers (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】 （修正有）
【目的】変動、ＤＣオフセット及びゲイン設定部品の不
整合に対してほとんど不感である差動容量性ピックオフ
検出器を提供すること。 【構成】差動容量性ピックオフ検出器回路は、一対の差
動ピックオフコンデンサーＣ１，Ｃ２電極の間隔の差を
測定する。電流源１８，２０，２２，２４が一対の差動
コンデンサーの各々の各出力端子に与えられており、各
コンデンサー出力端子に対して電流が所定のキャリアー
クロックスイッチング速度で第１の電流及び第２の電流
レベルの間を交番する。コンデンサーはコンデンサーの
各々にＤＳＢ−ＬＣ電圧信号を提供する。交番電圧の各
々の平均値及び振幅値は自動的に所定の値に調節され
る。２つのＤＳＢ−ＬＣ電圧信号は結合されてＤＳＢ−
ＳＣ信号を提供する。このＤＳＢ−ＳＣ信号は直交基準
キャリアークロック信号を使用して同期して復調され、
第１及び第２の差動コンデンサー電極間の差を表す出力
ベースバンド信号を提供する。
整合に対してほとんど不感である差動容量性ピックオフ
検出器を提供すること。 【構成】差動容量性ピックオフ検出器回路は、一対の差
動ピックオフコンデンサーＣ１，Ｃ２電極の間隔の差を
測定する。電流源１８，２０，２２，２４が一対の差動
コンデンサーの各々の各出力端子に与えられており、各
コンデンサー出力端子に対して電流が所定のキャリアー
クロックスイッチング速度で第１の電流及び第２の電流
レベルの間を交番する。コンデンサーはコンデンサーの
各々にＤＳＢ−ＬＣ電圧信号を提供する。交番電圧の各
々の平均値及び振幅値は自動的に所定の値に調節され
る。２つのＤＳＢ−ＬＣ電圧信号は結合されてＤＳＢ−
ＳＣ信号を提供する。このＤＳＢ−ＳＣ信号は直交基準
キャリアークロック信号を使用して同期して復調され、
第１及び第２の差動コンデンサー電極間の差を表す出力
ベースバンド信号を提供する。
Description
【０００１】
【産業上の利用分野】本発明はコンデンサーピックオフ
回路に一般的に関し、更に詳細には、差動対を構成する
２つのコンデンサーの容量の差を観測するための回路に
関する。
回路に一般的に関し、更に詳細には、差動対を構成する
２つのコンデンサーの容量の差を観測するための回路に
関する。
【０００２】
【産業上の利用分野】容量性ピックオフ位置検出器は、
可変コンデンサーの容量値の関数に変位をエンコードす
る位置検出器である。差動容量性ピックオフは、変位を
２つの可変コンデンサーの容量値の間の差の関数にエン
コードする。この２つの可変コンデンサーは、典型的は
一緒にされて、一つのコンデンサーの値が増大すると、
他方のコンデンサーの容量が減少するようにされてい
る。典型的は、差動コンデンサーの各々が、移動する質
量或いは振り子の対向端に位置される。電気信号が振り
子の変位の線形関数であることが望ましい。
可変コンデンサーの容量値の関数に変位をエンコードす
る位置検出器である。差動容量性ピックオフは、変位を
２つの可変コンデンサーの容量値の間の差の関数にエン
コードする。この２つの可変コンデンサーは、典型的は
一緒にされて、一つのコンデンサーの値が増大すると、
他方のコンデンサーの容量が減少するようにされてい
る。典型的は、差動コンデンサーの各々が、移動する質
量或いは振り子の対向端に位置される。電気信号が振り
子の変位の線形関数であることが望ましい。
【０００３】
【発明か解決しようとする問題点】従来の容量性ピック
オフ回路は振幅変調を使用して、差動コンデンサー対の
容量変動をエンコードする。一対の容量の各々は、各基
準キャリアーを振幅変調するのに使用される。変調され
た信号の各々の瞬時振幅は各コンデンサーの瞬時値に比
例する。変調された信号の各々の振幅は、例えば、ダイ
オード検出器を使用して検出される。この検出された信
号は次に減算されて、振り子の変位に比例する出力信号
を与える。この従来の技術での信号処理は、２つの比較
的大きな信号間の差を取って、極めて小さい差信号を発
生する。次に、この小さい差信号は大きく増幅される。
このやり方は、適当な信号ゲインが得られる前にＤＣエ
ラーを導入する。ＤＣエラーは受け入れ不能の機械的オ
フセットエラーを導入する場合がある。例えば、大きな
ＤＣエラーは、サーボに、平衡振り子位置を理想中点位
置から遠ざける様にシフトさせる。
オフ回路は振幅変調を使用して、差動コンデンサー対の
容量変動をエンコードする。一対の容量の各々は、各基
準キャリアーを振幅変調するのに使用される。変調され
た信号の各々の瞬時振幅は各コンデンサーの瞬時値に比
例する。変調された信号の各々の振幅は、例えば、ダイ
オード検出器を使用して検出される。この検出された信
号は次に減算されて、振り子の変位に比例する出力信号
を与える。この従来の技術での信号処理は、２つの比較
的大きな信号間の差を取って、極めて小さい差信号を発
生する。次に、この小さい差信号は大きく増幅される。
このやり方は、適当な信号ゲインが得られる前にＤＣエ
ラーを導入する。ＤＣエラーは受け入れ不能の機械的オ
フセットエラーを導入する場合がある。例えば、大きな
ＤＣエラーは、サーボに、平衡振り子位置を理想中点位
置から遠ざける様にシフトさせる。
【０００４】従って、本発明の目的は、減少されたＤＣ
オフセットエラーを有する差動容量性ピックオフ検出器
システムを提供することにある。本発明の他の目的は、
変動、ＤＣオフセット及びゲイン設定部品の不整合に対
してほとんど不感である差動容量性ピックオフ検出器を
提供することを目的とする。
オフセットエラーを有する差動容量性ピックオフ検出器
システムを提供することにある。本発明の他の目的は、
変動、ＤＣオフセット及びゲイン設定部品の不整合に対
してほとんど不感である差動容量性ピックオフ検出器を
提供することを目的とする。
【０００５】
【問題点を解決するための手段】これら及び他の目的
は、本発明に従って、電流を一対の差動コンデンサーに
与え、両側帯波、大キャリアー、振幅変調信号をコンデ
ンサーの各々に与える様にし、同時に信号を結合して復
調してコンデンサー間の容量の差を決定する。ある開示
される実施例においては、第１及び第２のコンデンサー
の各々の一方の端子がグラウンドの様な共通低インピー
ダンスに結び付けられている。第１の電流源が、第１の
交番電流信号を第１のコンデンサーの電圧端子に与え
る。この第１の電流信号は、所定のキャリアークロック
スイッチ速度で第１の電流レベル及び第２の電流レベル
間で切り替わり、端子に電圧信号を発生する。この電圧
は、コンデンサー電極間の間隔をエンコードする両側帯
波、大キャリアーＤＳＢ−ＬＣ電圧信号である。第１の
電流源と同じ特徴を名目上有する第２の電流源が設けら
れ、第２のコンデンサーに対する第２の交番信号を発生
する。第１のＤＳＢ−ＬＣ電圧信号を第２のＤＳＢ−Ｌ
Ｃ電圧信号と結合して、振幅変調された、両側帯波、抑
圧キャリアーＤＳＢ−ＳＣ信号を与える手段が提供され
ている。最後に、第１及び第２の電流信号を所定の基準
クロックスイッチング速度で切り換えるのに使用される
信号から９０度ずれた直角位相基準キャリアークロック
信号を使用してＤＳＢ−ＳＣを同期して変調するための
手段が与えられる。このＤＳＢ−ＳＣ信号を同期して変
調するための手段は、第１及び第２の差動コンデンサー
電極の間隔の差を表す出力ベースバンド信号を与える。
本発明の１実施例によると、第１の電流源は、第１の差
動コンデンサーの端子に電流Ｉを与える電流発生器を含
む。スイッチは間歇的に第２の電流発生器を差動コンデ
ンサーの端子に接続して、名目上−２Ｉに等しい電流を
与える。同様に、他の電流発生器は、名目上Ｉの電流を
第２の差動コンデンサーの端子に与える。第２のスイッ
チは電流発生器を間歇的に接続して、名目上−２Ｉの電
流を第２の差動コンデンサーの出力端子に与える。−２
Ｉの電流を与える電流発生器は、２つのコンデンサーの
端子間を交互に切り替わって、実質的に同じ駆動電流を
各コンデンサーに与えるが、２つの名目上−２Ｉの電流
源の完全な整合を必要とはしない。各差動コンデンサー
の第１及及び第２の端子電圧の平均電圧を調節する手段
は、差動コンデンサーの各端子の電圧レベルの平均電圧
に比例する低周波制御信号を与えるローパスフィルター
を含んでいる。この低周波制御信号は、２つの名目上Ｉ
の電流源の強度制御して、それぞれ電流源の強度又はデ
ューティーサイクルが完全であることを必要としない
で、各コンデンサーの平均電流を零に保つことによって
各コンデンサー端子電圧の平均値を制御するのに使用さ
れる。
は、本発明に従って、電流を一対の差動コンデンサーに
与え、両側帯波、大キャリアー、振幅変調信号をコンデ
ンサーの各々に与える様にし、同時に信号を結合して復
調してコンデンサー間の容量の差を決定する。ある開示
される実施例においては、第１及び第２のコンデンサー
の各々の一方の端子がグラウンドの様な共通低インピー
ダンスに結び付けられている。第１の電流源が、第１の
交番電流信号を第１のコンデンサーの電圧端子に与え
る。この第１の電流信号は、所定のキャリアークロック
スイッチ速度で第１の電流レベル及び第２の電流レベル
間で切り替わり、端子に電圧信号を発生する。この電圧
は、コンデンサー電極間の間隔をエンコードする両側帯
波、大キャリアーＤＳＢ−ＬＣ電圧信号である。第１の
電流源と同じ特徴を名目上有する第２の電流源が設けら
れ、第２のコンデンサーに対する第２の交番信号を発生
する。第１のＤＳＢ−ＬＣ電圧信号を第２のＤＳＢ−Ｌ
Ｃ電圧信号と結合して、振幅変調された、両側帯波、抑
圧キャリアーＤＳＢ−ＳＣ信号を与える手段が提供され
ている。最後に、第１及び第２の電流信号を所定の基準
クロックスイッチング速度で切り換えるのに使用される
信号から９０度ずれた直角位相基準キャリアークロック
信号を使用してＤＳＢ−ＳＣを同期して変調するための
手段が与えられる。このＤＳＢ−ＳＣ信号を同期して変
調するための手段は、第１及び第２の差動コンデンサー
電極の間隔の差を表す出力ベースバンド信号を与える。
本発明の１実施例によると、第１の電流源は、第１の差
動コンデンサーの端子に電流Ｉを与える電流発生器を含
む。スイッチは間歇的に第２の電流発生器を差動コンデ
ンサーの端子に接続して、名目上−２Ｉに等しい電流を
与える。同様に、他の電流発生器は、名目上Ｉの電流を
第２の差動コンデンサーの端子に与える。第２のスイッ
チは電流発生器を間歇的に接続して、名目上−２Ｉの電
流を第２の差動コンデンサーの出力端子に与える。−２
Ｉの電流を与える電流発生器は、２つのコンデンサーの
端子間を交互に切り替わって、実質的に同じ駆動電流を
各コンデンサーに与えるが、２つの名目上−２Ｉの電流
源の完全な整合を必要とはしない。各差動コンデンサー
の第１及及び第２の端子電圧の平均電圧を調節する手段
は、差動コンデンサーの各端子の電圧レベルの平均電圧
に比例する低周波制御信号を与えるローパスフィルター
を含んでいる。この低周波制御信号は、２つの名目上Ｉ
の電流源の強度制御して、それぞれ電流源の強度又はデ
ューティーサイクルが完全であることを必要としない
で、各コンデンサーの平均電流を零に保つことによって
各コンデンサー端子電圧の平均値を制御するのに使用さ
れる。
【０００６】ＤＳＢ−ＬＣ電圧信号が差動回路を使用し
て結合される。この差動回路は、部品の整合性を必要と
することなしに正及び負の入力信号の両方に対して実質
的に等しいゲインを設定する単一のゲイン設定素子を含
む。ゲイン設定素子は各ＤＳＢ−ＬＣ電圧を単一のＤＳ
Ｂ−ＳＣ回路信号に変換する。差動信号は差動コンデン
サーの各端子電圧に結合したベースをそれぞれ有する２
つのトランジスタを含む。各トランジスタのベースはそ
れらの間に結合された抵抗を有しており、この抵抗を通
過する信号電流が各電圧間の差に比例する様にする。ト
ランジスタを通過する電流は、信号を通す電流ミラーを
使用して結合され、差のＤＳＢ−ＳＣ電流信号を生成す
る。
て結合される。この差動回路は、部品の整合性を必要と
することなしに正及び負の入力信号の両方に対して実質
的に等しいゲインを設定する単一のゲイン設定素子を含
む。ゲイン設定素子は各ＤＳＢ−ＬＣ電圧を単一のＤＳ
Ｂ−ＳＣ回路信号に変換する。差動信号は差動コンデン
サーの各端子電圧に結合したベースをそれぞれ有する２
つのトランジスタを含む。各トランジスタのベースはそ
れらの間に結合された抵抗を有しており、この抵抗を通
過する信号電流が各電圧間の差に比例する様にする。ト
ランジスタを通過する電流は、信号を通す電流ミラーを
使用して結合され、差のＤＳＢ−ＳＣ電流信号を生成す
る。
【０００７】同期復調器は単一ゲイン設定インピーダン
ス、例えば、コンデンサーを含む。基準キャリアークロ
ック信号と直角位相異なって同期して作動するスイッチ
構成が、２つのモードの入力電流の結合を負荷インピー
ダンスに与える。第１のモードにおいて、入力電流が負
荷インピーダンスの一端に接続され、負荷インピーダン
スの他端がグラウンドの様な低インピータンスに接続さ
れる。動作の第２モードにおいて、入力電流は負荷イン
ピーダンスの他端に接続され、負荷インピーダンスの他
端が低インピーダンスに接続されている。この議論は、
スイッチが基準キャリアーに同期してスイッチされて、
入力電流ＤＳＢ−ＳＣ信号を同期して復調する。ゲイン
設定インピーダンスを横切る電圧はベースバンド電圧信
号を提供する。コンデンサーをゲイン設定インピーダン
スとして使用すると、復調された信号を積分することが
できる。基準キャリアークロックが５０％のデューティ
サイクルを有していると、この形態の積分同期復調器
は、従来の復調器と比較してＤＣオフセットエラーに対
して全く不感である。これは、ＤＣ入力電流は各全サイ
クルに渡ってほとんど完全に零に平均化され、また後続
の増幅器のバイアス電流エラー及びスイッチの漏れ電流
が、コンデンサーの２つの端子に整合する程度まで拒絶
されるからである。
ス、例えば、コンデンサーを含む。基準キャリアークロ
ック信号と直角位相異なって同期して作動するスイッチ
構成が、２つのモードの入力電流の結合を負荷インピー
ダンスに与える。第１のモードにおいて、入力電流が負
荷インピーダンスの一端に接続され、負荷インピーダン
スの他端がグラウンドの様な低インピータンスに接続さ
れる。動作の第２モードにおいて、入力電流は負荷イン
ピーダンスの他端に接続され、負荷インピーダンスの他
端が低インピーダンスに接続されている。この議論は、
スイッチが基準キャリアーに同期してスイッチされて、
入力電流ＤＳＢ−ＳＣ信号を同期して復調する。ゲイン
設定インピーダンスを横切る電圧はベースバンド電圧信
号を提供する。コンデンサーをゲイン設定インピーダン
スとして使用すると、復調された信号を積分することが
できる。基準キャリアークロックが５０％のデューティ
サイクルを有していると、この形態の積分同期復調器
は、従来の復調器と比較してＤＣオフセットエラーに対
して全く不感である。これは、ＤＣ入力電流は各全サイ
クルに渡ってほとんど完全に零に平均化され、また後続
の増幅器のバイアス電流エラー及びスイッチの漏れ電流
が、コンデンサーの２つの端子に整合する程度まで拒絶
されるからである。
【０００８】スイッチが第１及び第２の位置に切り替わ
る時負荷コンデンサーで電圧信号を平滑に遷移するため
の手段が提供される。この手段は、ゲイン設定コンデン
サーを横切る差電圧の半値に等しい低インピーダンス半
差信号を、スイッチが一方の位置にある時、コンデンサ
ーの１端子に与え、スイッチが第２の位置にある時反転
された半差信号をコンデンサーの他の端子に与えること
を含む。
る時負荷コンデンサーで電圧信号を平滑に遷移するため
の手段が提供される。この手段は、ゲイン設定コンデン
サーを横切る差電圧の半値に等しい低インピーダンス半
差信号を、スイッチが一方の位置にある時、コンデンサ
ーの１端子に与え、スイッチが第２の位置にある時反転
された半差信号をコンデンサーの他の端子に与えること
を含む。
【０００９】電流制御手段が与えられ、所定の平均値に
ＤＳＢ−ＬＣ電圧信号のピークトゥーピークレベルを維
持する。
ＤＳＢ−ＬＣ電圧信号のピークトゥーピークレベルを維
持する。
【００１０】
【実施例】本発明の好適な実施例が詳細に説明される
が、これら実施例の添付図面を参照して説明される。本
発明は好適な実施例と関係して記述されるが、これら実
施例は本発明をこれらに限定するよう意図されたもので
ないことは理解されるであろう。むしろ、本発明は、特
許請求の範囲に定義される本発明の精神及び範囲内に含
まれうる変更、修正及び均等物を包含するものと意図さ
れる。
が、これら実施例の添付図面を参照して説明される。本
発明は好適な実施例と関係して記述されるが、これら実
施例は本発明をこれらに限定するよう意図されたもので
ないことは理解されるであろう。むしろ、本発明は、特
許請求の範囲に定義される本発明の精神及び範囲内に含
まれうる変更、修正及び均等物を包含するものと意図さ
れる。
【００１１】図１は容量性ピックオフ変調回路１０を示
している。作動ピックオフコンデンサーＣ１，Ｃ２が与
えられる。コンデンサーは、コンデンサーの内部電極
が、加速度計の様なハウジング構造から形成される様に
形成される。これら電極は一緒に結合され、グラウンド
基準ポテンシャル１２に接続されている。第１のコンデ
ンサーＣ１の可動電極は端子１４に接続されている。同
様に、第２のコンデンサーＣ２の可動電極が端子１６に
接続されている。各端子１４、１６に接続された可動電
極は、例えば、振り子パネル上の導電性メッキ部分とし
て形成される。コンデンサーＣ１、Ｃ２は差動的に作動
し、振り子が移動する時、一方のコンデンサーの電極間
の間隙が増大する際、他方のコンデンサーの電極間の間
隙が減少する様にされる。第１の電流源１８は連続的に
名目電流Ｉを端子１４に連続的に与える。第２の電流源
２０はまた他のコンデンサー端子１６に名目電流Ｉを与
える。
している。作動ピックオフコンデンサーＣ１，Ｃ２が与
えられる。コンデンサーは、コンデンサーの内部電極
が、加速度計の様なハウジング構造から形成される様に
形成される。これら電極は一緒に結合され、グラウンド
基準ポテンシャル１２に接続されている。第１のコンデ
ンサーＣ１の可動電極は端子１４に接続されている。同
様に、第２のコンデンサーＣ２の可動電極が端子１６に
接続されている。各端子１４、１６に接続された可動電
極は、例えば、振り子パネル上の導電性メッキ部分とし
て形成される。コンデンサーＣ１、Ｃ２は差動的に作動
し、振り子が移動する時、一方のコンデンサーの電極間
の間隙が増大する際、他方のコンデンサーの電極間の間
隙が減少する様にされる。第１の電流源１８は連続的に
名目電流Ｉを端子１４に連続的に与える。第２の電流源
２０はまた他のコンデンサー端子１６に名目電流Ｉを与
える。
【００１２】端子１４及び１６に名目５０％デューティ
ーサイクルの負の電流２Ｉを与える電流源からスイッチ
１９及び２１によって各端子１４及び１６に別のチョッ
プされた電流が与えられる。電流源２２はスイッチ１９
の共通端子２６に接続される。スイッチ１９は３つの出
力端子２８、３０及び３２を有する３位置スイッチであ
る。端子２８は図示される様に第１の差動コンデンサー
出力端子に接続される。端子３０は接続を有さない。端
子３２は対向する差動コンデンサー出力端子１６に接続
されている。スイッチ２１は電流源２４に接続される共
通端子３４を有している。スイッチ２１は３出力端子３
６、３８及び４０を有している。端子３６は第２の差動
コンデンサーＣ２の出力端子１６に接続されている。端
子３８は接続を有さない。端子４０は対向する差動コン
デンサーＣ１の出力端子１４にクロスして接続される。
スイッチ１９及び２１は、例えば線形スイッチングトラ
ンジスタ又はこの均等物の様な線形スイッチを表してい
ることを注意すべきである。点線４１は、スイッチ１９
及び２１が、基準キャリアークロック信号に対応し、例
えば２５０ＫＨｚの周波数で差動する矩形波信号である
クロック信号によって種々の位置に設定される。スイッ
チ１９及び２１は基準キャリアークロック信号の２サイ
クル中に４つの位置を通過する。例えば、シークエンス
の第１の半サイクル中に、スイッチ端子３２は負の電流
源２２に接続される。第２の半サイクル中に、スイッチ
１９は端子３０に接続されて、負の電流源２２からの電
流がコンデンサーＣ１又はＣ２の何れにも流れないよう
にする。第３の半サイクル中、スイッチ１９は端子２８
に接続され、負の電流源２２からの電流が差動ピックオ
フコンデンサーＣ１の端子１４から流れ出す様にする。
第４の半サイクル中、スイッチ１９が再び端子３０に与
えられ、負の電流源２２から電流が流れない様にする。
作動中、負の電流源２２からの電流は、半サイクル毎に
交互に作動コンデンサーＣ１の出力端子１４から、また
作動コンデンサーＣ２の出力端子１６から流れる。同様
にして、別の負の電流源２４からの電流が、基準キャリ
アークロック信号の一つ置きの半サイクル中端子３６又
は端子４０へ流れる。スイッチ１９及び２１が端子３０
及び３８に接続する時、強度Ｉの正味電流ＩＣ１及びＩ
Ｃ２がコンデンサーＣ１及びＣ２を流れる。基準キャリ
アークロック信号の別の半サイクル中、強度−Ｉの正味
電流ＩＣ１及びＩＣ２がコンデンサーＣ１及びＣ２から
流れ出す。各コンデンサーＣ１及びＣ２への及びからの
電流ＩＣ１及びＩＣ２は同相である。
ーサイクルの負の電流２Ｉを与える電流源からスイッチ
１９及び２１によって各端子１４及び１６に別のチョッ
プされた電流が与えられる。電流源２２はスイッチ１９
の共通端子２６に接続される。スイッチ１９は３つの出
力端子２８、３０及び３２を有する３位置スイッチであ
る。端子２８は図示される様に第１の差動コンデンサー
出力端子に接続される。端子３０は接続を有さない。端
子３２は対向する差動コンデンサー出力端子１６に接続
されている。スイッチ２１は電流源２４に接続される共
通端子３４を有している。スイッチ２１は３出力端子３
６、３８及び４０を有している。端子３６は第２の差動
コンデンサーＣ２の出力端子１６に接続されている。端
子３８は接続を有さない。端子４０は対向する差動コン
デンサーＣ１の出力端子１４にクロスして接続される。
スイッチ１９及び２１は、例えば線形スイッチングトラ
ンジスタ又はこの均等物の様な線形スイッチを表してい
ることを注意すべきである。点線４１は、スイッチ１９
及び２１が、基準キャリアークロック信号に対応し、例
えば２５０ＫＨｚの周波数で差動する矩形波信号である
クロック信号によって種々の位置に設定される。スイッ
チ１９及び２１は基準キャリアークロック信号の２サイ
クル中に４つの位置を通過する。例えば、シークエンス
の第１の半サイクル中に、スイッチ端子３２は負の電流
源２２に接続される。第２の半サイクル中に、スイッチ
１９は端子３０に接続されて、負の電流源２２からの電
流がコンデンサーＣ１又はＣ２の何れにも流れないよう
にする。第３の半サイクル中、スイッチ１９は端子２８
に接続され、負の電流源２２からの電流が差動ピックオ
フコンデンサーＣ１の端子１４から流れ出す様にする。
第４の半サイクル中、スイッチ１９が再び端子３０に与
えられ、負の電流源２２から電流が流れない様にする。
作動中、負の電流源２２からの電流は、半サイクル毎に
交互に作動コンデンサーＣ１の出力端子１４から、また
作動コンデンサーＣ２の出力端子１６から流れる。同様
にして、別の負の電流源２４からの電流が、基準キャリ
アークロック信号の一つ置きの半サイクル中端子３６又
は端子４０へ流れる。スイッチ１９及び２１が端子３０
及び３８に接続する時、強度Ｉの正味電流ＩＣ１及びＩ
Ｃ２がコンデンサーＣ１及びＣ２を流れる。基準キャリ
アークロック信号の別の半サイクル中、強度−Ｉの正味
電流ＩＣ１及びＩＣ２がコンデンサーＣ１及びＣ２から
流れ出す。各コンデンサーＣ１及びＣ２への及びからの
電流ＩＣ１及びＩＣ２は同相である。
【００１３】図２は基準クロック信号ＣＬＯＣＫを示
す。各コンデンサー端子１４及び１６への及びからの結
果の電流は、図２にＩC1及びＩC2として示される。スイ
ッチ１９及び２１が各端子３０及び３８に接続される時
これらの電流は電流レベルＩの間で交替する。この電流
は、スイッチ１９及び２１が位置２８、３２、３６及び
４０にある時正味レベル−Ｉにある。負の電流レベル−
２Ｉは、図１に示される様に、スイッチ１９、２１によ
って与えられるクロス接続によって負の電流源２２及び
２４から交互に与えられる。
す。各コンデンサー端子１４及び１６への及びからの結
果の電流は、図２にＩC1及びＩC2として示される。スイ
ッチ１９及び２１が各端子３０及び３８に接続される時
これらの電流は電流レベルＩの間で交替する。この電流
は、スイッチ１９及び２１が位置２８、３２、３６及び
４０にある時正味レベル−Ｉにある。負の電流レベル−
２Ｉは、図１に示される様に、スイッチ１９、２１によ
って与えられるクロス接続によって負の電流源２２及び
２４から交互に与えられる。
【００１４】作動ピックオフコンデンサーＣ１及びＣ２
上に結果として得られる電圧は、容量値を比例定数とし
た電流値の時間積分値である。図２に示される電圧波形
ＶC1，ＶC2はＩｔ／４Ｃのピーク振幅を有する３角波で
ある。ここで、ｔは１完全クロックサイクルの時間、Ｃ
は各差動コンデンサーＣ１及びＣ２の容量である。平行
電極コンデンサーに対して、その容量は近似的にＣ＝ｅ
Ａ／ｘである。ここで、ｅはコンデンサーに対する誘電
体の誘電率であり、Ａは電極面積であり、ｘはコンデン
サー電極の間隔である。結果として、各コンデンサーの
電圧は、周期ｔの３角波であり、その振幅はコンデンサ
ー電極間隔に直接比例し、Ｖ＝Ｉｔｘ／４ｅＡである。
上に結果として得られる電圧は、容量値を比例定数とし
た電流値の時間積分値である。図２に示される電圧波形
ＶC1，ＶC2はＩｔ／４Ｃのピーク振幅を有する３角波で
ある。ここで、ｔは１完全クロックサイクルの時間、Ｃ
は各差動コンデンサーＣ１及びＣ２の容量である。平行
電極コンデンサーに対して、その容量は近似的にＣ＝ｅ
Ａ／ｘである。ここで、ｅはコンデンサーに対する誘電
体の誘電率であり、Ａは電極面積であり、ｘはコンデン
サー電極の間隔である。結果として、各コンデンサーの
電圧は、周期ｔの３角波であり、その振幅はコンデンサ
ー電極間隔に直接比例し、Ｖ＝Ｉｔｘ／４ｅＡである。
【００１５】図２の３角波ＶC1，ＶC2は、両側帯波、大
キャリアー、（ＤＳＢ−ＬＣ）信号である。差動コンデ
ンサーＣ１、Ｃ２の容量が変化すると、端子１４及び１
６のＤＳＢ−ＬＣ信号の振幅が反対方向に変化すること
に注意すべきである。両側帯波、大キャリアー、ＤＳＢ
−ＬＣからの出力信号は対応する出力端子４２及び４４
に与えられる。
キャリアー、（ＤＳＢ−ＬＣ）信号である。差動コンデ
ンサーＣ１、Ｃ２の容量が変化すると、端子１４及び１
６のＤＳＢ−ＬＣ信号の振幅が反対方向に変化すること
に注意すべきである。両側帯波、大キャリアー、ＤＳＢ
−ＬＣからの出力信号は対応する出力端子４２及び４４
に与えられる。
【００１６】正味の電圧がピックオフコンデンサーＣ１
及びＣ２の電極を横切って生じる場合、静電力が可動振
り子の位置に正味のシフトを生じる場合がある。加速度
計に対しては、振り子の零位置のシフトは、実際、「加
速度」バイアス及び振り子に対する入力軸の若干の変化
を引き起こす。このコンデンサーを横切る正味の電圧が
ゼロ電圧に極めて近いことが極めて望ましい。図面の図
１に示される変調器は、本好適な実施例のこの記述部分
で以下に記述されるべき復調回路とともに、サーボルー
プ内でＤＣ結合されており、図１の変調器で発生される
ＤＳＢ−ＬＣ信号が減算、復調されて、制御コイルに送
られる信号が与えられる。制御コイルはピックオフコン
デンサーＣ１及びＣ２が取り付けられる振り子の位置を
決めるために使用される。閉ループ動作に対しては、こ
のシステムは機械的に零位置に振り子を位置するように
理想的には設計される。ここでは、正味の機械的トルク
は振り子には作動しない。結論として、サーボループの
容量性ピックオフ位置内のＤＣオフセットによって発生
された如何なる機械的オフセットも最小にされるべきで
ある。
及びＣ２の電極を横切って生じる場合、静電力が可動振
り子の位置に正味のシフトを生じる場合がある。加速度
計に対しては、振り子の零位置のシフトは、実際、「加
速度」バイアス及び振り子に対する入力軸の若干の変化
を引き起こす。このコンデンサーを横切る正味の電圧が
ゼロ電圧に極めて近いことが極めて望ましい。図面の図
１に示される変調器は、本好適な実施例のこの記述部分
で以下に記述されるべき復調回路とともに、サーボルー
プ内でＤＣ結合されており、図１の変調器で発生される
ＤＳＢ−ＬＣ信号が減算、復調されて、制御コイルに送
られる信号が与えられる。制御コイルはピックオフコン
デンサーＣ１及びＣ２が取り付けられる振り子の位置を
決めるために使用される。閉ループ動作に対しては、こ
のシステムは機械的に零位置に振り子を位置するように
理想的には設計される。ここでは、正味の機械的トルク
は振り子には作動しない。結論として、サーボループの
容量性ピックオフ位置内のＤＣオフセットによって発生
された如何なる機械的オフセットも最小にされるべきで
ある。
【００１７】ピックオフコンデンサーＣ１，Ｃ２を横切
る電圧の平均又はＤＣレベルが零ボルトに最小化される
場合、線形性が改善され、コンデンサーに誘起された静
電力が同様に減少される。ピックオフコンデンサーＣ１
及びＣ２を横切る電圧の平均値を調整する手段が、可変
電流源１８及び２０に対する自動ゲイン制御回路ＡＧＣ
によって与えられる。電流源１８に対して、ＡＧＣ回路
はローパスフィルター４６を含む。このフィルターは可
変コンデンサーＣ１の出力端子１４に接続される入力端
子を有している。ローパスフィルター出力端子はＡＧＣ
増幅器４８の入力端子に接続されている。ＡＧＣ増幅器
４８の出力信号は信号ライン５０上に制御信号を与え、
電流源１８からの電流Ｉの振幅を制御する。同様に、他
の電流源２０に対するＡＧＣ回路が、入力が作動コンデ
ンサーＣ２の出力端子１６に接続されるローパスフィル
タに与えられている。ローパスフィルター５２からの出
力信号はＡＧＣ増幅器５４によって増幅されて、可変電
流源２０に対する信号ライン５６上に制御信号を与え
る。対応するＡＧＣループの機能は、対応する電流源１
８及び２０の値を或る電流レベルまで駆動し、各出力端
子１４及び１６で発生される信号の平均即ちＤＣレベル
を零ボルトに近接することにある。ローパスフィルター
４６及び５２は低周波数情報のみを通過し、この目的の
ために、電流源１８及び２０を制御する。
る電圧の平均又はＤＣレベルが零ボルトに最小化される
場合、線形性が改善され、コンデンサーに誘起された静
電力が同様に減少される。ピックオフコンデンサーＣ１
及びＣ２を横切る電圧の平均値を調整する手段が、可変
電流源１８及び２０に対する自動ゲイン制御回路ＡＧＣ
によって与えられる。電流源１８に対して、ＡＧＣ回路
はローパスフィルター４６を含む。このフィルターは可
変コンデンサーＣ１の出力端子１４に接続される入力端
子を有している。ローパスフィルター出力端子はＡＧＣ
増幅器４８の入力端子に接続されている。ＡＧＣ増幅器
４８の出力信号は信号ライン５０上に制御信号を与え、
電流源１８からの電流Ｉの振幅を制御する。同様に、他
の電流源２０に対するＡＧＣ回路が、入力が作動コンデ
ンサーＣ２の出力端子１６に接続されるローパスフィル
タに与えられている。ローパスフィルター５２からの出
力信号はＡＧＣ増幅器５４によって増幅されて、可変電
流源２０に対する信号ライン５６上に制御信号を与え
る。対応するＡＧＣループの機能は、対応する電流源１
８及び２０の値を或る電流レベルまで駆動し、各出力端
子１４及び１６で発生される信号の平均即ちＤＣレベル
を零ボルトに近接することにある。ローパスフィルター
４６及び５２は低周波数情報のみを通過し、この目的の
ために、電流源１８及び２０を制御する。
【００１８】負の電流源２２及び２４によって発生され
る電流の変動は、これらの電流源をスイッチ１９及び２
１によって与えられる端子１４及び１６にクロス結合す
ることによりキャンセルされる。電源２２及び２４の電
流レベルの如何なる差も長時間ベースでは除去される。
自動電流制御ＡＧＣ回路が図１の変調器が、各端子１４
及び１６の３角信号振幅ＶC1及びＶC2を維持するために
与えられる。ＡＧＣ回路は各対応するピックオフ端子１
４及び１６の出力電圧を加算するための加算回路６０を
含む。加算回路６０からの出力信号はピーク検出器回路
６２の入力端子に送られ、このピーク検出器回路は、信
号ライン６４の出力信号をＡＧＣ増幅器に与える和信号
のピーク振幅を検出する。ＡＧＣ増幅器の他の入力信号
は信号ライン６８に与えられる振幅基準である。ＡＧＣ
増幅器６６からの出力信号は信号ライン７０に与えられ
て、可変の負の電流源２２及び２４の端子を制御する。
信号ライン７０上の制御信号は、負の源流源２２及び２
４の振幅を変化して、図１に示される変調回路の出力端
子４２及び４４を略一定のピークトゥーピークレベルに
維持する。一つおきのクロックサイクル毎に２つのピッ
クオフコンデンサー間で電流源２２及び２４を切り換え
ることにより、ピックオフコンデンサーの各々に対する
全交流駆動が等しいことが補償される。
る電流の変動は、これらの電流源をスイッチ１９及び２
１によって与えられる端子１４及び１６にクロス結合す
ることによりキャンセルされる。電源２２及び２４の電
流レベルの如何なる差も長時間ベースでは除去される。
自動電流制御ＡＧＣ回路が図１の変調器が、各端子１４
及び１６の３角信号振幅ＶC1及びＶC2を維持するために
与えられる。ＡＧＣ回路は各対応するピックオフ端子１
４及び１６の出力電圧を加算するための加算回路６０を
含む。加算回路６０からの出力信号はピーク検出器回路
６２の入力端子に送られ、このピーク検出器回路は、信
号ライン６４の出力信号をＡＧＣ増幅器に与える和信号
のピーク振幅を検出する。ＡＧＣ増幅器の他の入力信号
は信号ライン６８に与えられる振幅基準である。ＡＧＣ
増幅器６６からの出力信号は信号ライン７０に与えられ
て、可変の負の電流源２２及び２４の端子を制御する。
信号ライン７０上の制御信号は、負の源流源２２及び２
４の振幅を変化して、図１に示される変調回路の出力端
子４２及び４４を略一定のピークトゥーピークレベルに
維持する。一つおきのクロックサイクル毎に２つのピッ
クオフコンデンサー間で電流源２２及び２４を切り換え
ることにより、ピックオフコンデンサーの各々に対する
全交流駆動が等しいことが補償される。
【００１９】図３は変調回路１０の出力端子４２及び４
４に与えられる信号を減算するための減算回路１００を
示している。減算回路１００は信号ゲイン設定素子を使
用して、この回路に対する整合要請を除去する。容量性
位置検出器に使用される従来の減算回路の構造は、２つ
のゲイン設定素子を使用を必要とし、初期から温度変化
により、又は使用期間の経過とともに２つの要素に整合
エラーが発生する大きな可能性がある。単一の素子を使
用すると、初期オフセットエラーが減少され、位置検出
器システムの線形性が改善される。この減算回路は変調
回路１０からの端子１０２上のＤＥＴ＋と記される電圧
信号の１つの入力を受信する。減算器１００の他の入力
端子１０４はＤＥＴ−と記される変調器１０からの電圧
信号を受信する。入力端子１０２及び入力端子１０４は
両方とも、これらに結合した両側帯波、大キャリアーＤ
ＳＢ−ＬＣ信号を有している。減算器回路１００の機能
はこれらの信号を極めて正確に減算し、従ってキャリア
ーを完全に抑圧することにある。減算プロセスにおける
エラーは出力に大きなエラーを生じるが、これは、大き
なキャリアー成分における減算エラーがベースバンド信
号に大きなＤＣエラーを発生するからである。従って、
減算操作が減算回路１００によって正確に達成されるこ
とが重要である。端子１０２の電圧信号及び端子１０４
における電圧信号はそれぞれ対応するトランジスタ１０
６及び１０８を通してそれぞれ電流に変換される。端子
１０２はトランジスタ１０６のベースに接続され、端子
１０４はトランジスタ１０８のベースに接続される。抵
抗器１１０の様な導電体がトランジスタ１０６のエミッ
タに接続された端子及びトランジスタ１０８のエミッタ
端子に接続された別の端子を有している。この導電率は
実数又は複素数とすることができる。電流源１１２はト
ランジスタ１０６のエミッタ及び基準電位Ｖ−間に接続
される。第２の電流源１１４はトランジスタ１０８及び
基準電位Ｖ−との間に接続される。抵抗器１１０を通過
する電流ＩR は、各トランジスタ１０６及び１０８のエ
ミッタの電圧差を抵抗値で割った値に等しい。結果とし
て、第１のトランジスタ１０６のコレクタ電流が電流源
１１２からの電流及び抵抗器１１０を通過した電流の和
に等しい。第２のトランジスタ１０８に対するコレクタ
電流は、第２の電流源１１４からの電流から抵抗器１１
０を通過する電流を引いたものに等しい。
４に与えられる信号を減算するための減算回路１００を
示している。減算回路１００は信号ゲイン設定素子を使
用して、この回路に対する整合要請を除去する。容量性
位置検出器に使用される従来の減算回路の構造は、２つ
のゲイン設定素子を使用を必要とし、初期から温度変化
により、又は使用期間の経過とともに２つの要素に整合
エラーが発生する大きな可能性がある。単一の素子を使
用すると、初期オフセットエラーが減少され、位置検出
器システムの線形性が改善される。この減算回路は変調
回路１０からの端子１０２上のＤＥＴ＋と記される電圧
信号の１つの入力を受信する。減算器１００の他の入力
端子１０４はＤＥＴ−と記される変調器１０からの電圧
信号を受信する。入力端子１０２及び入力端子１０４は
両方とも、これらに結合した両側帯波、大キャリアーＤ
ＳＢ−ＬＣ信号を有している。減算器回路１００の機能
はこれらの信号を極めて正確に減算し、従ってキャリア
ーを完全に抑圧することにある。減算プロセスにおける
エラーは出力に大きなエラーを生じるが、これは、大き
なキャリアー成分における減算エラーがベースバンド信
号に大きなＤＣエラーを発生するからである。従って、
減算操作が減算回路１００によって正確に達成されるこ
とが重要である。端子１０２の電圧信号及び端子１０４
における電圧信号はそれぞれ対応するトランジスタ１０
６及び１０８を通してそれぞれ電流に変換される。端子
１０２はトランジスタ１０６のベースに接続され、端子
１０４はトランジスタ１０８のベースに接続される。抵
抗器１１０の様な導電体がトランジスタ１０６のエミッ
タに接続された端子及びトランジスタ１０８のエミッタ
端子に接続された別の端子を有している。この導電率は
実数又は複素数とすることができる。電流源１１２はト
ランジスタ１０６のエミッタ及び基準電位Ｖ−間に接続
される。第２の電流源１１４はトランジスタ１０８及び
基準電位Ｖ−との間に接続される。抵抗器１１０を通過
する電流ＩR は、各トランジスタ１０６及び１０８のエ
ミッタの電圧差を抵抗値で割った値に等しい。結果とし
て、第１のトランジスタ１０６のコレクタ電流が電流源
１１２からの電流及び抵抗器１１０を通過した電流の和
に等しい。第２のトランジスタ１０８に対するコレクタ
電流は、第２の電流源１１４からの電流から抵抗器１１
０を通過する電流を引いたものに等しい。
【００２０】抵抗器１００を通過する電流が２つのトラ
ンジスタ１０６及び１０８のエミッタ電圧間の差に比例
し、また入力端子１０２及び１０４の電圧に比例する。
トランジスタ１０６及び１０８のコレクタ電流を減算す
るための手段は、抵抗器１１０を通過する電流に比例す
る出力信号を与えるために必要とされる。抵抗器１１０
を通過する電流は、上述された様に、端子１０２及び１
０４の端子電圧の差に比例する。抵抗器１０６及び１０
８を通過するコレクタ電流は第１の電流ミラー回路１１
６に対する基準入力電流であり、このミラー回路は、ト
ランジスタ１０６を通過するコレクタ電流に等しい出力
信号をライン１１８上に出力電流を有する。第２の電流
ミラー１２０は、減算回路１００に対する出力端子１２
４で終端する信号ライン１２２上に出力電流を与える。
信号ライン１２２上の電流は、トランジスタ１０８のコ
レクタ電流に等しい。第３の電流ミラー回路１２６は、
信号ライン１１８上の信号を信号ライン１２８上に移
す。信号ライン１２２及び信号ライン１２８の両方が出
力端子１２４に信号を供給する。この結果、出力電流Ｉ
ＯＵＴは単一素子加算抵抗器Ｒ １１０を通過する電流
ＩR の２倍に等しくなる。出力端子１２４の電流信号は
端子１０２及び１０４の電圧信号の差に比例する。差信
号が電流ミラーのよりも抵抗器の電流として発展される
ので、電流ミラーの正確なゲイン設定が各入力に存在す
る大キャリアーの除去に対して厳しくなることはないこ
とに留意すべきである。減算回路１００は入力信号の両
方のキャリアー信号の減算を行い、両側帯波、抑圧キャ
リアーＤＳＢ−ＬＣ信号が提供される様にする。
ンジスタ１０６及び１０８のエミッタ電圧間の差に比例
し、また入力端子１０２及び１０４の電圧に比例する。
トランジスタ１０６及び１０８のコレクタ電流を減算す
るための手段は、抵抗器１１０を通過する電流に比例す
る出力信号を与えるために必要とされる。抵抗器１１０
を通過する電流は、上述された様に、端子１０２及び１
０４の端子電圧の差に比例する。抵抗器１０６及び１０
８を通過するコレクタ電流は第１の電流ミラー回路１１
６に対する基準入力電流であり、このミラー回路は、ト
ランジスタ１０６を通過するコレクタ電流に等しい出力
信号をライン１１８上に出力電流を有する。第２の電流
ミラー１２０は、減算回路１００に対する出力端子１２
４で終端する信号ライン１２２上に出力電流を与える。
信号ライン１２２上の電流は、トランジスタ１０８のコ
レクタ電流に等しい。第３の電流ミラー回路１２６は、
信号ライン１１８上の信号を信号ライン１２８上に移
す。信号ライン１２２及び信号ライン１２８の両方が出
力端子１２４に信号を供給する。この結果、出力電流Ｉ
ＯＵＴは単一素子加算抵抗器Ｒ １１０を通過する電流
ＩR の２倍に等しくなる。出力端子１２４の電流信号は
端子１０２及び１０４の電圧信号の差に比例する。差信
号が電流ミラーのよりも抵抗器の電流として発展される
ので、電流ミラーの正確なゲイン設定が各入力に存在す
る大キャリアーの除去に対して厳しくなることはないこ
とに留意すべきである。減算回路１００は入力信号の両
方のキャリアー信号の減算を行い、両側帯波、抑圧キャ
リアーＤＳＢ−ＬＣ信号が提供される様にする。
【００２１】図４は、図３の減算回路１００の端子１２
４のＤＳＢ−ＳＣ信号を復調するための積分同期復調器
２００の簡単化された図を示す。ＤＳＢ−ＳＣ信号は復
調回路２００の入力端子２０２に結合される。端子２０
２の入力電流は図５にｉとして示される。復調器２００
は、負荷インピーダンス例えば端子２０６及び端子２０
８間に接続されたコンデンサー２０４を含む。端子２０
６の電圧はＶ1 と示され、端子２０８の電圧はＶ2 と示
される。第１のスイッチ２１０は入力端子２０２をＶ1
端子２０６に接続する。第２のスイッチ２１２はＶ2 端
子を基準グラウンド電位に図示される様に接続する。ス
イッチ２１０及び２１２は共に開位置にあるか、閉位置
にある。第３のスイッチ２１４は入力端子２０２をＶ2
端子２０８に接続し、第４のスイッチ２１６はＶ1 端子
２０６を基準グラウンド位置に接続する。スイッチ２１
４及び２１６はまた共にロックされて、両者とも開位置
にあるか閉位置にあるようにされる。一対のスイッチ２
１０及び２１２及び一対のスイッチ２１４及び２１６
は、図２のシステムクロック信号と直交する９０度クロ
ックによって制御される。従って、一方のペアーが開位
置ある場合、他のペアーが閉位置にあることになる。ス
イッチのこの開から閉位置へのこのスイッチング及び同
期化されたクロック信号がＤＳＢ−ＳＣ信号を復調す
る。
４のＤＳＢ−ＳＣ信号を復調するための積分同期復調器
２００の簡単化された図を示す。ＤＳＢ−ＳＣ信号は復
調回路２００の入力端子２０２に結合される。端子２０
２の入力電流は図５にｉとして示される。復調器２００
は、負荷インピーダンス例えば端子２０６及び端子２０
８間に接続されたコンデンサー２０４を含む。端子２０
６の電圧はＶ1 と示され、端子２０８の電圧はＶ2 と示
される。第１のスイッチ２１０は入力端子２０２をＶ1
端子２０６に接続する。第２のスイッチ２１２はＶ2 端
子を基準グラウンド電位に図示される様に接続する。ス
イッチ２１０及び２１２は共に開位置にあるか、閉位置
にある。第３のスイッチ２１４は入力端子２０２をＶ2
端子２０８に接続し、第４のスイッチ２１６はＶ1 端子
２０６を基準グラウンド位置に接続する。スイッチ２１
４及び２１６はまた共にロックされて、両者とも開位置
にあるか閉位置にあるようにされる。一対のスイッチ２
１０及び２１２及び一対のスイッチ２１４及び２１６
は、図２のシステムクロック信号と直交する９０度クロ
ックによって制御される。従って、一方のペアーが開位
置ある場合、他のペアーが閉位置にあることになる。ス
イッチのこの開から閉位置へのこのスイッチング及び同
期化されたクロック信号がＤＳＢ−ＳＣ信号を復調す
る。
【００２２】図５は端子２０６に於けるＶ1 及び端子２
０８に於けるＶ2 に対する信号波形を示している。クロ
ックサイクルの第１の半分で、端子Ｖ1 が入力端子２０
２に接続され、端子Ｖ2 がグラウンドに接続されてお
り、この期間中の３角状入力電流がコンデンサー２０４
を端子２０６から２０８へ流れ、コンデンサー２０４で
積分され、電圧信号Ｖ1 を図示される様に与える。クロ
ック信号の第２の半分では、信号Ｖ1 はグラウンドに接
続され、図５に示される様に零電圧レベルを有してい
る。同様にして、端子２０８の電圧Ｖ2 は、クロック信
号の第１の半分でグラウンド又は零信号レベルにある。
クロック信号の第２の半分では、端子２０６がグラウン
ドに接続される時、電圧Ｖ2 は先ず端子２０６の電圧Ｖ
1 の電圧と等しく反対極性の電圧にジャンプする。これ
は、コンデンサー２０４を横切る電圧は瞬間的にその値
を変化するとが出来ないからである。入力電流は、同じ
極性の入力電流に対する第２の半分のサイクル内の反対
の方向でコンデンサー２０４を流れる。しかしながら、
実際の入力電流はクロック遷移で符号を変化する。従っ
て、コンデンサーを横切る電圧（Ｖ１−Ｖ２）が実際の
動作で同じ方向で積分を続行する。スイッチ２１０、２
１２、２１４、２１６は例えば線形トランジスタゲート
回路によって実現されることを留意する必要がある。
０８に於けるＶ2 に対する信号波形を示している。クロ
ックサイクルの第１の半分で、端子Ｖ1 が入力端子２０
２に接続され、端子Ｖ2 がグラウンドに接続されてお
り、この期間中の３角状入力電流がコンデンサー２０４
を端子２０６から２０８へ流れ、コンデンサー２０４で
積分され、電圧信号Ｖ1 を図示される様に与える。クロ
ック信号の第２の半分では、信号Ｖ1 はグラウンドに接
続され、図５に示される様に零電圧レベルを有してい
る。同様にして、端子２０８の電圧Ｖ2 は、クロック信
号の第１の半分でグラウンド又は零信号レベルにある。
クロック信号の第２の半分では、端子２０６がグラウン
ドに接続される時、電圧Ｖ2 は先ず端子２０６の電圧Ｖ
1 の電圧と等しく反対極性の電圧にジャンプする。これ
は、コンデンサー２０４を横切る電圧は瞬間的にその値
を変化するとが出来ないからである。入力電流は、同じ
極性の入力電流に対する第２の半分のサイクル内の反対
の方向でコンデンサー２０４を流れる。しかしながら、
実際の入力電流はクロック遷移で符号を変化する。従っ
て、コンデンサーを横切る電圧（Ｖ１−Ｖ２）が実際の
動作で同じ方向で積分を続行する。スイッチ２１０、２
１２、２１４、２１６は例えば線形トランジスタゲート
回路によって実現されることを留意する必要がある。
【００２３】図６は、本質的に図４の復調器を示してお
り、積分コンデンサー２０４に続いて信号を与えるフィ
ードバックの使用が付け加えられている。同じ参照番号
が同じ部品に対して図４及び図６の両方で使用されてい
る。図７は同期クロック信号、電流ｉｎ及び電圧Ｖ1 及
びＶ2 に対する波形を示している。グラウンド基準ポテ
ンシャルに接続する代わりにスイッチ２１２及び２１６
が電圧Ｖ1 及びＶ2 に対する端子を各演算増幅器３０６
及び３０８の低インピーダンス出力端子３０２及び３０
４に接続する。演算増幅器３０６及び３０８のゲイン及
びＤＣ出力レベルが設定され、電圧Ｖ1 及びＶ2 が、種
々のスイッチが基準キャリアークロック信号により開か
れ且つ閉じられる時に、スムースに遷移を生じるように
される。端子２０６はバッファー増幅器３１０の入力端
子に接続され、端子２０８は第２のバッファー増幅器３
１２の入力端子に接続される。バッファー増幅器３１０
の出力端子は、増幅器３０６の非反転入力端子に対する
抵抗器Ｒ ３１４に接続される。演算増幅器３０６の非
反転入力端子が抵抗器Ｒ／２ ３１６を通してグラウン
ドに接続される。バッファー増幅器３１２の出力端子は
他の抵抗器Ｒ ３１８を介して演算増幅器３０６の反転
入力端子に接続されている。演算増幅器３０６は出力端
子３０２及び演算増幅器３０６の反転入力端子間に接続
された抵抗器Ｒ／２ ３２０を有している。この演算増
幅器は出力端子３２２の電圧Ｖ1 及びＶ2 間の差の半分
に等しい出力信号を与える。演算増幅器３０６の出力端
子からスイッチ２１６へのフィードバックが設けられて
いる。演算増幅器３０８は反転増幅器として接続され、
入力抵抗Ｒ１ ３２４及びフィードバック抵抗器Ｒ１
３２６によって与えられる単一ゲインを有している。演
算増幅器３０８の出力端子３０４はスイッチ２１２に接
続されている。増幅器３０２及び３０４の出力インピー
ダンスは低インピーダンスであり、電圧Ｖ1 及びＶ2 に
対して図６に示される様にスイッチに与えられる信号
が、信号Ｖ1 及びＶ2 の電圧レベルに突然変化を生じる
ことを阻止する。図７はまたＶ2 及びＶ1 間の差の半分
に等しい出力電圧を示す。
り、積分コンデンサー２０４に続いて信号を与えるフィ
ードバックの使用が付け加えられている。同じ参照番号
が同じ部品に対して図４及び図６の両方で使用されてい
る。図７は同期クロック信号、電流ｉｎ及び電圧Ｖ1 及
びＶ2 に対する波形を示している。グラウンド基準ポテ
ンシャルに接続する代わりにスイッチ２１２及び２１６
が電圧Ｖ1 及びＶ2 に対する端子を各演算増幅器３０６
及び３０８の低インピーダンス出力端子３０２及び３０
４に接続する。演算増幅器３０６及び３０８のゲイン及
びＤＣ出力レベルが設定され、電圧Ｖ1 及びＶ2 が、種
々のスイッチが基準キャリアークロック信号により開か
れ且つ閉じられる時に、スムースに遷移を生じるように
される。端子２０６はバッファー増幅器３１０の入力端
子に接続され、端子２０８は第２のバッファー増幅器３
１２の入力端子に接続される。バッファー増幅器３１０
の出力端子は、増幅器３０６の非反転入力端子に対する
抵抗器Ｒ ３１４に接続される。演算増幅器３０６の非
反転入力端子が抵抗器Ｒ／２ ３１６を通してグラウン
ドに接続される。バッファー増幅器３１２の出力端子は
他の抵抗器Ｒ ３１８を介して演算増幅器３０６の反転
入力端子に接続されている。演算増幅器３０６は出力端
子３０２及び演算増幅器３０６の反転入力端子間に接続
された抵抗器Ｒ／２ ３２０を有している。この演算増
幅器は出力端子３２２の電圧Ｖ1 及びＶ2 間の差の半分
に等しい出力信号を与える。演算増幅器３０６の出力端
子からスイッチ２１６へのフィードバックが設けられて
いる。演算増幅器３０８は反転増幅器として接続され、
入力抵抗Ｒ１ ３２４及びフィードバック抵抗器Ｒ１
３２６によって与えられる単一ゲインを有している。演
算増幅器３０８の出力端子３０４はスイッチ２１２に接
続されている。増幅器３０２及び３０４の出力インピー
ダンスは低インピーダンスであり、電圧Ｖ1 及びＶ2 に
対して図６に示される様にスイッチに与えられる信号
が、信号Ｖ1 及びＶ2 の電圧レベルに突然変化を生じる
ことを阻止する。図７はまたＶ2 及びＶ1 間の差の半分
に等しい出力電圧を示す。
【００２４】図８は容量性ピックオフ変調器４００の別
の実施例を示し、これは、出力端子４０２及び出力端子
４０４の位相がずれた出力信号を与える。これは、位相
が合った出力信号を提供する図１の変調器と対照的であ
る。一対の作動コンデンサー４０６及び４０８はグラウ
ンド基準電位４１０に接続される共通端子を有してい
る。第１の差動コンデンサー４０６の信号端子４１１
は、第１の電流源４１２及び第２の可変電流源４１４に
接続されている。同様に、第２の差動コンデンサー４０
８の出力端子４１６は第３の電流源４１８及びこれに接
続された可変電流源４２０を有している。電流源４１
２、４１４及び４１８、４２０のこれらの対の組み合わ
せは、それぞれ電流Ｉを各端子４１１及び４１６に与え
る。負の電流源２Ｉ ４２２は負の電流をスイッチ４２
４を介して端子４１１及び４１６へ与える。スイッチ４
２４は、端子４１１に接続された第１の端子４２６及び
他の端子４１６に接続された第２の出力端子４２８間で
切り換えられる。スイッチ４２４は、上述された様に、
基準キャリアークロック信号と同期してスイッチされ
る。端子４１１及び４１６のＤＣ電圧レベルは、ＤＣ
ＡＧＣ増幅器４３０及び４３２の使用により零レベルに
設定される。各端子４１１及び４１６の出力信号は、エ
ミッターフォロワーバッファー４３４及び４３６を介し
て対応する出力端子４０４及び４０２に送られる。容量
性位置検出器システムにおけるこの実施例を使用するた
めに、初期に記述された減算回路を加算器回路に置き換
えることができる。
の実施例を示し、これは、出力端子４０２及び出力端子
４０４の位相がずれた出力信号を与える。これは、位相
が合った出力信号を提供する図１の変調器と対照的であ
る。一対の作動コンデンサー４０６及び４０８はグラウ
ンド基準電位４１０に接続される共通端子を有してい
る。第１の差動コンデンサー４０６の信号端子４１１
は、第１の電流源４１２及び第２の可変電流源４１４に
接続されている。同様に、第２の差動コンデンサー４０
８の出力端子４１６は第３の電流源４１８及びこれに接
続された可変電流源４２０を有している。電流源４１
２、４１４及び４１８、４２０のこれらの対の組み合わ
せは、それぞれ電流Ｉを各端子４１１及び４１６に与え
る。負の電流源２Ｉ ４２２は負の電流をスイッチ４２
４を介して端子４１１及び４１６へ与える。スイッチ４
２４は、端子４１１に接続された第１の端子４２６及び
他の端子４１６に接続された第２の出力端子４２８間で
切り換えられる。スイッチ４２４は、上述された様に、
基準キャリアークロック信号と同期してスイッチされ
る。端子４１１及び４１６のＤＣ電圧レベルは、ＤＣ
ＡＧＣ増幅器４３０及び４３２の使用により零レベルに
設定される。各端子４１１及び４１６の出力信号は、エ
ミッターフォロワーバッファー４３４及び４３６を介し
て対応する出力端子４０４及び４０２に送られる。容量
性位置検出器システムにおけるこの実施例を使用するた
めに、初期に記述された減算回路を加算器回路に置き換
えることができる。
【００２５】以上になされた本発明の特定の実施例の記
述は、説明のために存在する。この記述は本発明を完全
に網羅したり、記述された特定の形態に限定するもので
はない。明らかに、多くの改良及び変形が上記の教えに
照らして可能である。実施例は本発明の原理を最も良く
説明するため選ばれ、記述されており、当業者が本発明
を最も良く利用することを可能とし、種々の改良を含む
種々の実施例が意図された特定の使用に好適なものとさ
れる。本発明の範囲は、特許請求の範囲及びその均等物
により規定されるものと意図される。
述は、説明のために存在する。この記述は本発明を完全
に網羅したり、記述された特定の形態に限定するもので
はない。明らかに、多くの改良及び変形が上記の教えに
照らして可能である。実施例は本発明の原理を最も良く
説明するため選ばれ、記述されており、当業者が本発明
を最も良く利用することを可能とし、種々の改良を含む
種々の実施例が意図された特定の使用に好適なものとさ
れる。本発明の範囲は、特許請求の範囲及びその均等物
により規定されるものと意図される。
【図１】一対の差動ピックオフ容量電極の一方の位置を
エンコードする、２つの位相の合った、両側帯波、大キ
ャリアー出力電圧信号を提供する容量性ピックオフ変調
器のブロック図。
エンコードする、２つの位相の合った、両側帯波、大キ
ャリアー出力電圧信号を提供する容量性ピックオフ変調
器のブロック図。
【図２】図１の変調器に対する信号波形を示す。
【図３】図１のＤＳＢ−ＬＣ電圧出力信号を結合し、差
のＤＳＢ−ＬＣ電流出力信号を提供するハイゲイン減算
回路のブロック図。
のＤＳＢ−ＬＣ電流出力信号を提供するハイゲイン減算
回路のブロック図。
【図４】図３の減算回路から与えられるＤＳＢ−ＳＣ電
流差出力信号を復調し、ベースバンド電圧信号を与える
積分同期復調器の簡略図。
流差出力信号を復調し、ベースバンド電圧信号を与える
積分同期復調器の簡略図。
【図５】図４の同期復調器に対する信号波形を示す。
【図６】フィードバックを使用して積分コンデンサーに
連続信号を提供する同期復調回路図。
連続信号を提供する同期復調回路図。
【図７】図６の同期復調器に対する信号波形を示す。
【図８】位相のずれた出力信号を与える容量性ピックオ
フ変調器を別の実施例である。
フ変調器を別の実施例である。
Ｃ１ Ｃ２ 差動ピックオフコンデンサー １２ 基準電位 １８ ２０ ２２ ２４ 電流源 １９ ２１ スイッチ ４６ ５２ ６２ ローパススイッチ ４８ ５４ ６６ ＡＧＣ回路 ６０ 加算回路 ６２ ピーク検出器
Claims (39)
- 【請求項１】第１の差動コンデンサーと第２の差動コン
デンサーとの間の容量の差を測定し、前記第１の差動コ
ンデンサーが第１の基準電位にに接続される第１の端子
及び第２の端子を有し、前記第２の差動コンデンサーが
前記第１の基準電位に接続される第１の端子及第２の端
子を有する差動容量性ピックオフ検出器回路において、
この検出回路が、 前記第１の差動コンデンサーの前記第２の端子に結合さ
れ、第１の交番電流信号を前記第１のコンデンサーに与
える第１の電流源手段であり、この第１の電流信号が、
所定のスイッチング速度で第１の電流レベル及び第２の
電流レベルの間で交替し、前記第１の交番電流信号が、
前記第１の差動コンデンサーの前記第２端子で第１の電
圧信号を発生し、前記第１のコンデンサーが第１の両側
帯波、大キャリアー、振幅変調ＤＳＢ−ＬＣ電圧信号を
前記第２の端子に提供する第１の電流源手段、 前記第１の差動コンデンサーの前記第２の端子の前記第
１の電圧信号の平均電圧を所定のレベルに調節するため
の第１の手段、 前記第２の差動コンデンサーの前記第２の端子に結合さ
れ、第２の交番信号を前記の第２のコンデンサーに与え
る第２の電流源手段であり、前記第２の電流信号は前記
第１の交番電流信号と同期して所定のスイッチング速度
で第１の電流レベル及び第２の電流レベル間で交替し、
前記第２の交番電流信号は前記第２の差動コンデンサー
の前記第２の端子に第２の電圧信号を発生し、前記第２
のコンデンサーが第２の両側帯波、大キャリアー、振幅
変調ＤＳＢ−ＬＣ信号を前記第２の差動コンデンサーの
前記第２の端子に提供する第２の電流源手段、 前記第２の端子の前記第２の電圧信号の平均値を所定の
レベルに調節するための第２の手段、 前記第１のＤＳＢ−ＬＣ電圧信号を前記第２のＤＳＢ−
ＬＣ電圧信号と同期して結合して、振幅変調、両側帯
波、抑圧キャリアーＤＳＢ−ＬＣ信号を提供する結合手
段、及び基準キャリアークロック信号を使用して前記Ｄ
ＳＢ−ＳＣ信号を同期して復調し、前記第１及び第２の
差動コンデンサーの容量差を表す出力差信号を提供する
手段からなることを特徴とするピックオフ検出回路。 - 【請求項２】前記第１の電流源手段が、 電流Ｉを前記第１の差動コンデンサーの前記第２の端子
に与える第１の電流発生器、 第２の電流発生器を前記第１の差動コンデンサーに断続
的に接続し、電流−Ｉを前記第１の差動コンデンサーの
前記第２の端子に与える第１のスイッチ手段、 電流Ｉを前記第２の差動コンデンサーの第２の端子に提
供する第３の電流発生器、 第４の電流発生器を前記第２の差動コンデンサーの前記
第２の端子に断続的に接続し、前記第２の差動コンデン
サーの前記第２の端子に提供するための第２のスイッチ
手段からなることを特徴とする請求項１記載の回路。 - 【請求項３】前記第１のスイッチ手段が前記第２の電流
発生器及び前記第４の電流発生器を断続的に前記第１の
差動コンデンサーの前記端子に交互に接続する手段を含
み、前記第２のスイッチ手段が、前記第４の電流発生器
及び前記第２の電流発生器を断続的に前記第２の差動コ
ンデンサーの前記端子に交互に接続するための手段を含
むことを特徴とする請求項２記載の回路。 - 【請求項４】前記第１の電圧信号の平均値を調節する前
記第１の手段が、 (a) 前記第１の差動コンデンサーの前記第２の端子に接
続される入力端子、及び前記第１の差動コンデンサーの
前記第２の端子の電圧レベルの平均値に比例する第１の
低周波数制御信号を提供する出力端子を有する第１のロ
ーパスフィルター及び、 (b) 前記第１の交番電流信号を前記第１の低周波数制御
信号により制御する手段を含み、 前記第２の電圧信号の平均値を調節するための前記第２
の手段が、 (a) 前記第２の差動コンデンサーの前記第２の端子に接
続される入力端子、及び前記第２の差動コンデンサーの
前記第２の端子の電圧レベルの平均値に比例する第２の
低周波数制御信号を提供する出力端子を含むことを特徴
とする請求項１記載の回路。 - 【請求項５】前記結合回路手段が、前記第１のＤＳＢ−
ＬＣ電圧信号及び第２のＤＳＢ−ＬＣ電圧信号との間の
差をとるための差回路を含むことを特徴とする請求項１
記載の回路。 - 【請求項６】前記差回路が、 前記第１のＤＳＢ−ＬＣ電圧信号を対応する電流信号に
変換する第１の手段、 前記第２のＤＳＢ−ＬＣ電圧信号を対応する電流信号に
変換する第２の手段、及び前記対応する電流信号を結合
して差信号電流を提供する差手段から成ることを特徴と
する請求項５記載の回路。 - 【請求項７】変換を行うための前記第１及び第２の手段
が共通のインピーダンス素子を含むことを特徴とする請
求項６記載の回路。 - 【請求項８】前記差回路が、 ベース、エミッタ及びコレクタ端子を有し、前記ベース
端子が前記第１の差動コンデンサーの前記第２の端子に
結合しており、前記エミッタ端子が第１の差回路電流源
に結合している第１のトランジスタ、 ベース、エミッタ及びコレクタ端子を有し、前記ベース
端子が前記第２の差動コンデンサーの前記第２の端子に
結合しており、前記エミッタ端子が第２の差電流源に結
合されいる第２のトランジスタを含み、 前記共通インピーンダンス素子が前記第１のトランジス
タのエミッタに結合する第１の端子及び前記第２のトラ
ンジスタのエミッタ端子に結合する第２の端子を有して
いる抵抗器を含み、前記抵抗器を通過する信号電流が前
記第１のＤＳＢ−ＬＣ電圧信号及び前記第２のＤＳＢ−
ＬＣ電圧信号の差に比例することを特徴とする請求項７
記載の回路。 - 【請求項９】前記第１のトランジスタの前記コレクタ端
子が第１の電流ミラー回路の基準入力端子に結合してお
り、前記第２のトランジスタの前記コレクタ端子が第２
の電流ミラー回路の基準入力端子に結合しており、 更に、第１の電流ミラー回路の出力電流に結合する基準
入力端子を有している第３の電流ミラー回路を含み、前
記第３の電流ミラー回路の出力端子が前記第２の電流ミ
ラー回路の出力端子に接続しており、第２の電流ミラー
回路の出力電流及び第３の電流ミラー回路の出力電流が
第１のＤＳＢ−ＬＣ電圧信号及び第２のＤＳＢ−ＬＣ電
圧信号間の差に比例する出力電流を与えることを特徴と
する請求項８記載の回路。 - 【請求項１０】前記同期して復調する手段が、 電流ＤＳＢ−ＳＣ信号を受信する入力端子、 第１の端子及び第２の端子を有する負荷インピーダン
ス、 前記入力端子を負荷インピーダンスの前記第１の端子に
結合する第１のスイッチ手段、 前記負荷インピーダンスの前記第２の端子を基準電圧に
結合する第２のスイッチ手段であり、前記第１及び第２
のスイッチ手段が、基準キャリアークロック信号の或る
位相で同期して開放され、また基準キャリアークロック
信号の他の位相で同期して閉鎖される第２のスイッチ手
段、 前記入力端子を負荷インピーダンスの前記第２の端子に
結合する第３のスイッチ手段、 前記負荷インヒーダンスの前記第１の端子を基準電圧に
結合する第４のスイッチ手段であり、前記第３及び第４
のスイッチ手段が、基準キャリアークロック信号の前記
他の位相で同期して開放され、基準キャリアークロック
の前記或る位相で同期して閉鎖される第４のスイッチ手
段からなり、 ＤＳＢ−ＬＣ信号が同期して復調されて、前記負荷イン
ピーダンスに復調信号を提供することを特徴とする請求
項１記載の回路。 - 【請求項１１】前記負荷インピーダンスが、前記復調信
号を積分する積分コンデンサーを含むことを特徴とする
請求項１０記載の回路。 - 【請求項１２】前記負荷インピーダンスの前記第１及び
第２の端子の電圧間の差に比例する差信号を提供する差
手段、 差信号の半分に等しい半差信号を前記第４のスイッチ手
段を介して負荷インピーダンスコンデンサーの前記第１
の端子に提供する手段、 反転半差信号を前記第２のスイッチ手段を介して負荷イ
ンピーダンスコンデンサーの前記第２の端子に与える手
段を含み、 前記第１及び第２のスイッチ手段及び第３及び第４のス
イッチ手段が基準キャリアークロック信号によって開放
及び閉鎖される時に、差信号が、スムースな信号遷移で
与えられることを特徴とする請求項１０記載の回路。 - 【請求項１３】前記ＤＳＢ−ＬＣ電圧信号のピークトゥ
ーピークレベルを所定の平均値に維持するための手段を
含む請求項１記載の回路。 - 【請求項１４】第１の基準電位に結合された第１の端子
及び第２の端子を有する可変コンデンサーの容量をエン
コードするための変調器であって、 前記コンデンサーの前記第２の端子に結合し、前記コン
デンサーに交番電流信号を提供する第１の電流源手段で
あり、前記電流信号が所定のスイッチング速度で第１の
電流レベル及び第２の電流レベル間を交番し、前記交番
電流信号が前記コンデンサーの前記第２の端子に電圧信
号を発生し、前記コンデンサーが前記第２の端子に両側
帯波、大キャリアー、振幅変調ＤＳＢ−ＬＣ電圧信号を
発生するようにされる第１の電流源手段、 電流Ｉを前記コンデンサーの前記第２の端子に与える電
流発生器からなる第１の電流源、 第２の電流発生器を前記コンデンサーの前記第２の端子
に断続的に接続して前記コンデンサーの前記第２の端子
に電流−Ｉを与えるためのスイッチ手段からなることを
特徴とする変調器。 - 【請求項１５】前記第２の端子の前記電圧信号の平均値
を所定のレベルに調整することを特徴とする請求項１４
記載の変調器。 - 【請求項１６】前記電圧信号の平均値を調整するための
前記手段が、 前記コンデンサーの前記第２の端子に結合され入力端子
及び前記コンデンサーの前記第２の端子の電圧レベルの
平均値に比例する低周波数制御信号を提供する出力端子
を有するローパスフィルター、及び前記交番電流信号を
前記第１の低周波数制御信号により制御する手段からな
ることを特徴とする請求項１５記載の変調器。 - 【請求項１７】第１の差動コンデンサー及び第２の差動
コンデンサーとの間の容量の差をエンコードし、前記第
１の差動コンデンサーが第１の基準電位と結合した第１
の端子及び第２の端子を有し、前記第２の差動コンデン
サーが前記第１の基準電位に結合した第１の端子及び第
２の端子を有する差動容量性ピックオフ変調器回路であ
り、この回路が、 前記第１の差動コンデンサーの前記第２の端子に結合さ
れ、第１の交番電流信号を前記第１のコンデンサーに提
供する第１の電流源手段であり、前記第１の交番電流信
号が所定のスイッチング速度で第１の電流レベル及び第
２の電流レベルの間を交番し、前記第１の交番電流信号
が前記第１の差動コンデンサーの前記第２の端子に第１
の電圧コンデンサーを発生し、前記第１のコンデンサー
が前記第２の端子に第１の両側帯波、大キャリアー振幅
変調ＤＳＢ−ＬＣ電圧信号を提供する第１の電流源手
段、 前記第２の差動コンデンサーの前記第２の端子に結合
し、第２の交番電流信号を前記第２のコンデンサーに提
供する第２の電流源手段であり、前記第２の電流信号が
所定のスイッチング速度で前記第１の交番電流信号と同
期して第１の電流レベルと第２の電流レベルとの間を交
番し、 前記第２の交番電流信号が前記第２の差動コン
デンサーの前記第２の端子に第２の電圧信号を発生し、
前記第２のコンデンサーが前記第２の端子に第２の両側
帯波、大キャリアー、振幅変調ＤＳＢ−ＬＣ電圧信号を
提供する第２の電流源手段からなることを特徴とする変
調回路。 - 【請求項１８】前記第２の端子の前記第１の電圧信号の
平均値を所定のレベルに調節するための第１の手段、及
び前記第２の端子の前記第２の電圧信号の平均値を所定
のレベルに調節するための手段を含むことを特徴とする
請求項１７記載の回路。 - 【請求項１９】前記第１の電流源手段が、 電流Ｉを前記第１の差動コンデンサーの前記第２の端子
に与える第１の電流発生器、 前記電流発生器を前記第１の差動コンデンサーの前記第
２の端子に断続的に接続し、電流−２Ｉを前記第１の差
動コンデンサーの前記第２の端子に提供する第１のスイ
ッチ手段、 電流Ｉを前記差動コンデンサーの第２の端子提供する第
３の電流発生器、 第４の電流発生器を前記第２の差動コンデンサーの前記
第２の端子に断続的に結合して電流−２Ｉを前記第２の
差動コンデンサーの前記第２の端子に提供する第２のス
イッチ手段からなることを特徴とする請求項１７記載の
回路。 - 【請求項２０】前記第１のスイッチ手段が、前記第２の
電流発生器及び前記第４の電流発生器を前記第１の差動
コンデンサーの前記第２の端子に断続的に接続する手段
を含み、前記第２のスイッチ手段が前記第４の電流発生
器及び前記第２の電流発生器を交互に断続して前記第２
の差動コンデンサーの前記第２の端子に接続する手段を
含むことを特徴とする請求項１９記載の回路。 - 【請求項２１】前記第１の電圧信号の平均値を調節する
ための前記第１の手段が、 前記第１の差動コンデンサーの前記第２の端子に接続さ
れる入力端子及び前記第１の差動コンデンサーの前記第
２の端子の電圧レベルの平均値に比例する第１の低周波
数制御信号を提供する出力端子を有する第１のローパス
フィルター、 前記第１の交番電流信号を前記第１の低周波数制御信号
で制御するための手段を含み、 前記第２の電圧信号の平均値を調節する前記第２の手段
が、 前記第２の差動コンデンサーの前記第２の端子に接続さ
れる入力端子及び前記第２の差動コンデンサーの前記第
２の端子の電圧レベルの平均値に比例する第２の低周波
数制御信号を提供する出力端子を有する第２のローパス
フィルター、 前記第２の交番電流信号を前記第２の低周波数制御信号
で制御するための手段からなることを特徴とする請求項
１８記載の回路。 - 【請求項２２】前記第１のＤＳＢ−ＬＣ電圧信号を前記
第２のＤＳＢ−ＬＣ電圧信号と同期して結合し、振幅変
調両側帯波、抑圧キャリアーＤＳＢ−ＬＣ信号を提供す
る結合手段を含むことを特徴とする請求項１７記載の回
路。 - 【請求項２３】前記結合手段が第１のＤＳＢ−ＬＣ電圧
信号及び第２のＤＳＢ−ＬＣ電圧信号間の差をとるため
の差回路を含むことを特徴とする請求項２２記載の回
路。 - 【請求項２４】前記差回路が、 前記第１のＤＳＢ−ＬＣ電圧信号及び前記第２のＤＳＢ
−ＬＣ電圧信号を対応する電流信号に変換する手段、及
び前記対応する電流信号を結合して、差信号電流を与え
る差手段を含むことを特徴とする請求項２３記載の回
路。 - 【請求項２５】変換するための前記手段が、共通のイン
ピーダンス素子を含むことを特徴とする請求項２３記載
の回路。 - 【請求項２６】前記差動回路が、 ベース、エミッタ及びコレクタ端子を有し、前記ベース
端子が前記第１の差動コンデンサーの前記第２の端子に
接続され、前記エミッタ端子が第１の差電流源に結合し
ている第１のトランジスタ、 ベース、エミッタ及びコレクタ端子を有し、前記ベース
端子が前記第２の差動コンデンサーの前記第２の端子に
接続され、前記エミッタ端子が第２の差電流源に結合し
ている第２のトランジスタ、 前記第１のトランジスタのエミッタ端子に結合される第
１の端子及び前記第２のトランジスタのエミッタ端子に
結合される第２の端子を有する抵抗器からなり、前記抵
抗器を通過する信号電流が前記第１のＤＳＢ−ＬＣ電圧
信号及び前記第２のＤＳＢ−ＬＣ電圧信号間の差に比例
することを特徴とする請求項２５記載の回路。 - 【請求項２７】前記第１のトランジスタの前記コレクタ
端子が第１の電流ミラー回路の基準入力端子に結合して
おり、前記第２のトランジスタのコレクタ端子が第２の
電流ミラー回路の基準入力端子に結合しており、第１の
電流ミラー回路の出力電流に結合する基準入力端子を有
している第３の電流ミラー回路を有し、前記第３の電流
ミラー回路の出力端子が前記第２の電流ミラー回路の出
力端子に結合しており、前記第２の電流ミラー回路の出
力電流及び第３の電流ミラー回路の出力電流が、第１の
ＤＳＢ−ＬＣ電圧信号と第２のＤＳＢ−ＬＣ電圧信号と
の差に比例する出力電流を提供することを特徴とする請
求項２６記載の回路。 - 【請求項２８】前記ＤＳＢ−ＬＣ電圧信号のピークトゥ
ーピークレベルを所定の平均値に維持するための手段を
含む請求項１７記載の回路。 - 【請求項２９】両側帯波、抑圧キャリアーＤＳＢ−ＳＣ
信号を同期して復調するための回路であり、 電流ＤＳＢ−ＳＣ信号を受信するための入力端子、 第１の端子及び第２の端子を有する負荷インピーダン
ス、 前記入力端子を負荷インピーダンスの前記第１の端子に
結合するための第１のスイッチ手段、 前記負荷インピーダンスの前記第２の端子を基準電圧に
結合するための第２のスイッチ手段であり、前記第１及
び第２のスイッチ手段が基準キャリアークロック信号の
或る位相で同期して開放し、基準キャリアークロック信
号の他の位相で同期して閉鎖される第２のスイッチ手
段、 前記入力端子を負荷インピーダンスの前記第２の端子に
接続する第３のスイッチ手段、 前記負荷インピーダンスの前記第１の端子を基準電圧に
接続する第４のスイッチ手段であり、前記第３の及び第
４のスイッチ手段が基準キャリアークロック信号の前記
他の位相で同期して開放され、基準キャリアークロック
信号の前記或る位相で同期して閉鎖される第４のスイッ
チ手段からなり、 ＤＳＢ−ＳＣ信号が同期して復調され、前記負荷インピ
ーダンスに復調信号を発生することを特徴とする回路。 - 【請求項３０】前記負荷インピーダンスが前記復調され
た信号を積分するための積分コンデンサーを含む請求項
２９記載の回路。 - 【請求項３１】前記負荷インピーダンスの前記第１及び
第２の電圧差に比例する差信号を提供する差手段、 差信号の半分に等しい半差信号を前記第４のスイッチ手
段を介して負荷インピーダンスコンデンサーの前記第１
の端子に供給する手段、 反転半差信号を前記第２のスイッチ手段を介して負荷イ
ンピーダンスコンデンサーの前記第２の端子に供給する
手段を含み、 前記第１及び第２のスイッチ手段及び第３及び第４のス
イッチ手段が基準キャリアークロック信号によって開放
及び閉鎖されることを特徴とする請求項２９項記載の回
路。 - 【請求項３２】第１及び第２の差動コンデンサー間の容
量差をモニターする回路において、コンデンサーの各々
に両側帯波大キャリアー振幅変調信号を発生する様に電
流をコンデンサーに加え、信号を同期して組み合わせて
復調してコンデンサー間の容量差を決める手段を含むこ
とを特徴とする回路。 - 【請求項３３】電流を加える前記手段が、Ｉ及び−２Ｉ
のレベルを有する電流を交互にコンデンサーに加える手
段を含むことを特徴とする請求項３２記載の回路。 - 【請求項３４】信号を同期して組み合わせて復調する前
記手段が、両側帯波、抑圧キャリアー信号を発生する手
段、及び両側帯波、抑圧キャリアー信号を同期して復調
する手段を含む請求項３２記載の回路。 - 【請求項３５】コンデンサーの各々の信号を所定の平均
レベルに調節するための手段を含む請求項３２記載の回
路。 - 【請求項３６】コンデンサーの各々の信号を調節する前
記手段が、コンデンサーの信号の平均電圧レベルに対応
する低周波数信号を与える、コンデンサーに結合したロ
ーパスフィルター及び、制御信号に応答してコンデンサ
ーに加えられた電流を制御するための手段からなること
を特徴とする請求項３５記載の回路。 - 【請求項３７】コンデンサーの各々の信号を所定のピー
クトゥーピーク電圧に維持する手段を含むことを特徴す
る請求項３２記載の回路。 - 【請求項３８】コンデンサーの各々の信号を所定のピー
クトゥーピーク電圧に維持する前記手段が、コンデンサ
ーの信号の和に対応する和信号を提供する手段、和信号
をモニターし和信号のピーク振幅に対応するピーク信号
を提供する手段、及びピーク信号に応答してコンデンサ
ーに加えられた電流を調整するための手段を含むことを
特徴とする請求項３７記載の回路。 - 【請求項３９】コンデンサーの信号を同期して組み合わ
せて復調する前記手段が、負荷インピーダンス、基準ク
ロック信号の第１の位相期間に基準クロック信号に応答
して第１のコンデンサーからの信号をロードインピーダ
ンスに加える手段、及び基準クロック信号の第２の位相
期間に基準クロック信号に応答して第２のコンデンサー
からの信号をロードインピーダンスに加える手段を含む
ことを特徴とする請求項３２記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US52225190A | 1990-05-11 | 1990-05-11 | |
| US522251 | 1990-05-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05113457A true JPH05113457A (ja) | 1993-05-07 |
| JP3133778B2 JP3133778B2 (ja) | 2001-02-13 |
Family
ID=24080099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03107032A Expired - Fee Related JP3133778B2 (ja) | 1990-05-11 | 1991-05-13 | 容量性位置検出器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5122755A (ja) |
| EP (1) | EP0457515B1 (ja) |
| JP (1) | JP3133778B2 (ja) |
| AT (1) | ATE108896T1 (ja) |
| DE (1) | DE69102940T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001033330A (ja) * | 1999-07-26 | 2001-02-09 | Yamatake Corp | センサ信号処理回路 |
| JP2010281716A (ja) * | 2009-06-05 | 2010-12-16 | Nippon Telegr & Teleph Corp <Ntt> | センサ回路およびセンサノード |
| JP2017509959A (ja) * | 2014-01-27 | 2017-04-06 | 日本テキサス・インスツルメンツ株式会社 | ドリフトが低く抑えられ固有のオフセットがキャンセルされた改善された弛緩発振器 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5421213A (en) | 1990-10-12 | 1995-06-06 | Okada; Kazuhiro | Multi-dimensional force detector |
| US6314823B1 (en) * | 1991-09-20 | 2001-11-13 | Kazuhiro Okada | Force detector and acceleration detector and method of manufacturing the same |
| DE4313344A1 (de) * | 1993-04-23 | 1994-11-03 | Roch Pierre Ets | Kapazitive Meßeinrichtung |
| JP3216455B2 (ja) * | 1994-12-22 | 2001-10-09 | 株式会社村田製作所 | 容量型静電サーボ加速度センサ |
| DE19513022C1 (de) * | 1995-04-06 | 1996-08-14 | Siemens Ag | Schaltungsanordnung und Verfahren zur Bestimmung von Kapazitätsdifferenzen |
| US5659262A (en) * | 1996-03-15 | 1997-08-19 | Analog Devices, Inc. | Offset trimming for a micromachined sensing device |
| US6181142B1 (en) * | 1998-07-21 | 2001-01-30 | Ade Corporation | Nonlinear current mirror for loop-gain control |
| US6606353B1 (en) * | 1999-07-20 | 2003-08-12 | Agere Systems Inc. | Multi-position switch for single digital I/O pin |
| US9500686B1 (en) * | 2007-06-29 | 2016-11-22 | Cypress Semiconductor Corporation | Capacitance measurement system and methods |
| US8089289B1 (en) | 2007-07-03 | 2012-01-03 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
| US8570053B1 (en) | 2007-07-03 | 2013-10-29 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
| US7570066B2 (en) | 2007-11-01 | 2009-08-04 | Seagate Technology Llc | Simultaneous detection of in-plane and out-of-plane position displacement with capacitive sensors |
| US8358142B2 (en) | 2008-02-27 | 2013-01-22 | Cypress Semiconductor Corporation | Methods and circuits for measuring mutual and self capacitance |
| US8319505B1 (en) | 2008-10-24 | 2012-11-27 | Cypress Semiconductor Corporation | Methods and circuits for measuring mutual and self capacitance |
| US9279336B2 (en) | 2012-09-05 | 2016-03-08 | United Technologies Corporation | High temperature split-face probe |
| US20150145536A1 (en) * | 2013-11-27 | 2015-05-28 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods and Systems for Production Testing of Capacitors |
| CN113155012B (zh) * | 2021-01-25 | 2022-11-01 | 上海兰宝传感科技股份有限公司 | 一种电容接近开关传感器 |
| CN113934132B (zh) * | 2021-10-12 | 2022-05-27 | 湖南师范大学 | 一种基于北斗时钟信号的高精度时间同步系统及同步方法 |
| CN114543644B (zh) * | 2022-02-18 | 2022-11-15 | 广州市欧智智能科技有限公司 | 一种头部位置检测方法、装置、终端和介质 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4122708A (en) * | 1976-03-31 | 1978-10-31 | Simmonds Precision Products, Inc. | Capacitive proximity sensors |
| US4206400A (en) * | 1976-07-06 | 1980-06-03 | Sundstrand Data Control, Inc. | Accelerometer |
| US4165483A (en) * | 1978-01-31 | 1979-08-21 | Sundstrand Data Control, Inc. | Capacitive pick-off circuit |
| CH642461A5 (fr) * | 1981-07-02 | 1984-04-13 | Centre Electron Horloger | Accelerometre. |
| JPS6093311A (ja) * | 1983-10-27 | 1985-05-25 | Mitsutoyo Mfg Co Ltd | 容量式変位測定機 |
| DE3542030A1 (de) * | 1985-05-06 | 1986-10-09 | Haberland, Rüdiger, Prof. Dr.-Ing., 6750 Kaiserslautern | Auswerteelektronik fuer differentialkondensatoren |
| DE3528416C2 (de) * | 1985-08-08 | 1996-04-18 | Envec Mess Und Regeltechn Gmbh | Auswerteschaltung für einen kapazitiven Sensor |
| DE3732756A1 (de) * | 1986-11-27 | 1988-06-09 | Weinert E Messgeraetewerk | Schaltungsanordnung zur messung kleiner kapazitaetsdifferenzen |
-
1991
- 1991-05-02 US US07/697,926 patent/US5122755A/en not_active Expired - Lifetime
- 1991-05-10 AT AT91304234T patent/ATE108896T1/de not_active IP Right Cessation
- 1991-05-10 DE DE69102940T patent/DE69102940T2/de not_active Expired - Fee Related
- 1991-05-10 EP EP91304234A patent/EP0457515B1/en not_active Expired - Lifetime
- 1991-05-13 JP JP03107032A patent/JP3133778B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001033330A (ja) * | 1999-07-26 | 2001-02-09 | Yamatake Corp | センサ信号処理回路 |
| JP2010281716A (ja) * | 2009-06-05 | 2010-12-16 | Nippon Telegr & Teleph Corp <Ntt> | センサ回路およびセンサノード |
| JP2017509959A (ja) * | 2014-01-27 | 2017-04-06 | 日本テキサス・インスツルメンツ株式会社 | ドリフトが低く抑えられ固有のオフセットがキャンセルされた改善された弛緩発振器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0457515A1 (en) | 1991-11-21 |
| EP0457515B1 (en) | 1994-07-20 |
| JP3133778B2 (ja) | 2001-02-13 |
| ATE108896T1 (de) | 1994-08-15 |
| DE69102940T2 (de) | 1995-01-12 |
| US5122755A (en) | 1992-06-16 |
| DE69102940D1 (de) | 1994-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133778B2 (ja) | 容量性位置検出器 | |
| US4205267A (en) | High speed electrostatic voltmeter | |
| EP0529836A1 (en) | Integrating phase detector | |
| US4246497A (en) | Phase measuring circuit | |
| JPH01129607A (ja) | 精密電圧−デューティサイクル・コンバータ及び低リプル高帯域幅電荷平衡復調器を含む絶縁増幅器 | |
| JPH0862248A (ja) | 容量型加速度センサ | |
| US6316948B1 (en) | Charge balance network with floating ground capacitive sensing | |
| JPS6123300A (ja) | 信号変換器 | |
| US3656065A (en) | Bio-potential isolated amplifier | |
| KR880002499B1 (ko) | 선형 전파 정류기 회로 | |
| JP2003043078A (ja) | 容量検出装置 | |
| JPS63158903A (ja) | 変調器 | |
| US4134076A (en) | Pulse width modulated signal amplifier | |
| US4814695A (en) | Measurement method for an electrical signal, series-parallel negative-feedback measuring circuit, as well as use of the method of the measuring circuit for measuring voltage sources with very-high-ohmage internal impedances | |
| US4694248A (en) | Magnetic field sensor compensated for offset error | |
| JP3378971B2 (ja) | 抵抗ブリッジ出力検出装置 | |
| JPH0127602B2 (ja) | ||
| US5459417A (en) | Apparatus for detecting DC content of an AC waveform | |
| JPS63133069A (ja) | 直流差電圧の測定装置 | |
| KR970024613A (ko) | 주파수 변조 신호를 복조하기 위한 위상 동기 루프 타입 장치 | |
| JPS58142620A (ja) | 波形整形回路 | |
| RU1796883C (ru) | Преобразователь перемещений | |
| JP3265807B2 (ja) | 容量型センサ | |
| RU2246735C1 (ru) | Компенсационный акселерометр | |
| JPS6024009Y2 (ja) | 同期検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |