JPH05114657A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05114657A JPH05114657A JP27556791A JP27556791A JPH05114657A JP H05114657 A JPH05114657 A JP H05114657A JP 27556791 A JP27556791 A JP 27556791A JP 27556791 A JP27556791 A JP 27556791A JP H05114657 A JPH05114657 A JP H05114657A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- amorphous silicon
- semiconductor device
- contact hole
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 21
- 239000002184 metal Substances 0.000 abstract description 21
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 230000035882 stress Effects 0.000 abstract description 4
- 230000008646 thermal stress Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000003870 refractory metal Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】異なる導電層間の電気的接続をおこなうための
半導体装置の製造方法において、コンタクトホール開孔
部が微細化されても導電層間の電気的接続の信頼性が高
く、電流ストレスや熱ストレスなどに対して安定で、か
つ低抵抗のコンタクトを形成し、かつ製造工程としてで
きる限り簡単な工程でそれを実現する。 【構成】上下に積層された複数の異なる導電層間の電気
的接続をおこなうために、第1導電層3,4 上の絶縁膜5
の所望の部分に形成したコンタクトホール6 を非晶質シ
リコン7 で穴埋めした後、前記非晶質シリコンと導電層
を形成する金属8,3,4 を加熱処理により反応させる工程
からなることを特徴とする半導体装置の製造方法。
半導体装置の製造方法において、コンタクトホール開孔
部が微細化されても導電層間の電気的接続の信頼性が高
く、電流ストレスや熱ストレスなどに対して安定で、か
つ低抵抗のコンタクトを形成し、かつ製造工程としてで
きる限り簡単な工程でそれを実現する。 【構成】上下に積層された複数の異なる導電層間の電気
的接続をおこなうために、第1導電層3,4 上の絶縁膜5
の所望の部分に形成したコンタクトホール6 を非晶質シ
リコン7 で穴埋めした後、前記非晶質シリコンと導電層
を形成する金属8,3,4 を加熱処理により反応させる工程
からなることを特徴とする半導体装置の製造方法。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方
法、詳しくは上下に積層された複数の導電層を有する半
導体装置の異なる導電層間を電気的に接続する部分(以
下コンタクトと称す)を形成するための半導体装置の製
造方法に関するものである。
法、詳しくは上下に積層された複数の導電層を有する半
導体装置の異なる導電層間を電気的に接続する部分(以
下コンタクトと称す)を形成するための半導体装置の製
造方法に関するものである。
【0002】
【従来の技術】半導体装置が高集積化、微細化が進むに
伴いコンタクトの微細化も進んでいるが、こうした中で
微細なコンタクトにおいても導電層間の電気的接続の信
頼性が高く、電流ストレスや熱ストレスなどに対して安
定で、かつ低抵抗のコンタクトを形成する技術が必須の
ものになってきている。これにともない従来技術におけ
る半導体装置の製造方法としては、特開昭61−166
143や特開昭61−97825で述べられているよう
なコンタクトホール開孔部を化学気相成長法による高融
点金属で埋める方法や、特開昭61−97826で述べ
られているようにコンタクトホールを含む絶縁膜の全面
に金属膜を形成後エッチバックすることによりコンタク
ト開孔部を金属で埋める方法などによる製造方法が用い
られていた。
伴いコンタクトの微細化も進んでいるが、こうした中で
微細なコンタクトにおいても導電層間の電気的接続の信
頼性が高く、電流ストレスや熱ストレスなどに対して安
定で、かつ低抵抗のコンタクトを形成する技術が必須の
ものになってきている。これにともない従来技術におけ
る半導体装置の製造方法としては、特開昭61−166
143や特開昭61−97825で述べられているよう
なコンタクトホール開孔部を化学気相成長法による高融
点金属で埋める方法や、特開昭61−97826で述べ
られているようにコンタクトホールを含む絶縁膜の全面
に金属膜を形成後エッチバックすることによりコンタク
ト開孔部を金属で埋める方法などによる製造方法が用い
られていた。
【0003】ここで以上述べたような方法のような高融
点金属でコンタクトホールの開孔部を埋めることにより
導電層間の電気的導通をとる方法によると高融点金属と
導電層との接触部分が形成された構造となる。
点金属でコンタクトホールの開孔部を埋めることにより
導電層間の電気的導通をとる方法によると高融点金属と
導電層との接触部分が形成された構造となる。
【0004】
【発明が解決しようとする課題】したがって、前述の従
来技術の半導体装置の製造方法では、高融点金属でコン
タクトホールの開孔部を埋めることにより導電層間の電
気的導通をとる方法によると高融点金属と導電層との接
触部分が形成されることにより、シリコンと高融点金
属、高融点金属とアルミニウム配線などの接触界面での
電気抵抗が直列に形成され半導体装置の能力低下の原因
となっていた。また金属膜を形成した後エッチバックに
よりコンタクトホールの開孔部を金属で埋める技術によ
ると工程が増える上に金属をエッチングする膜厚の制御
が難しいという問題を有していた。また半導体装置の微
細化にともなって導電層間の絶縁膜が平坦化されること
により、下層の導電層に高さの違いがあると絶縁膜の膜
厚が変化し、このためコンタクトホール開孔部の深さが
異なってくる。このため従来技術のホール開孔部の金属
穴埋め技術では穴埋めのための金属膜厚の制御が難しく
なることも問題となってきた。
来技術の半導体装置の製造方法では、高融点金属でコン
タクトホールの開孔部を埋めることにより導電層間の電
気的導通をとる方法によると高融点金属と導電層との接
触部分が形成されることにより、シリコンと高融点金
属、高融点金属とアルミニウム配線などの接触界面での
電気抵抗が直列に形成され半導体装置の能力低下の原因
となっていた。また金属膜を形成した後エッチバックに
よりコンタクトホールの開孔部を金属で埋める技術によ
ると工程が増える上に金属をエッチングする膜厚の制御
が難しいという問題を有していた。また半導体装置の微
細化にともなって導電層間の絶縁膜が平坦化されること
により、下層の導電層に高さの違いがあると絶縁膜の膜
厚が変化し、このためコンタクトホール開孔部の深さが
異なってくる。このため従来技術のホール開孔部の金属
穴埋め技術では穴埋めのための金属膜厚の制御が難しく
なることも問題となってきた。
【0005】そこで、本発明はこのような課題を解決し
ようとするもので、その目的とするところは、上下に積
層された複数の導電層を有する半導体装置において異な
る導電層間の電気的接続をおこなうための半導体装置の
製造方法において、コンタクトホール開孔部が微細化さ
れても導電層間の電気的接続の信頼性が高く、電流スト
レスや熱ストレスなどに対して安定で、かつ低抵抗のコ
ンタクトを形成し、かつ製造工程としてできる限り簡単
な工程でそれを実現する半導体装置の製造方法を提供す
るところにある。
ようとするもので、その目的とするところは、上下に積
層された複数の導電層を有する半導体装置において異な
る導電層間の電気的接続をおこなうための半導体装置の
製造方法において、コンタクトホール開孔部が微細化さ
れても導電層間の電気的接続の信頼性が高く、電流スト
レスや熱ストレスなどに対して安定で、かつ低抵抗のコ
ンタクトを形成し、かつ製造工程としてできる限り簡単
な工程でそれを実現する半導体装置の製造方法を提供す
るところにある。
【0006】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、上下に積層された複数の導電層を有する半導
体装置の製造方法において、第1導電層上に絶縁膜を形
成する工程と、該第1導電層上の該絶縁膜の所望の箇所
にコンタクトホールを形成する工程と、該コンタクトホ
ールの開孔部分および前記絶縁膜上に非晶質シリコンを
形成する工程と、該非晶質シリコン上に第2導電層を形
成する工程と、該第2導電層形成後、熱処理する事によ
り前記非晶質シリコンと前記第1導電層もしくは前記第
2導電層とを反応させ第1導電層と第2導電層との電気
的接続をおこなう工程からなることを特徴とするとこる
にあり、前記の第1および第2導電層の少なくとも片方
はアルミニウムを主成分とする導電物質を導電材料とし
て用いて導電層を形成する工程を有することを特徴とす
る。また前記の非晶質シリコンの形成膜厚は該コンタク
トホールの開孔部の大きさの短径の2分の1以上の膜厚
で形成する工程を特徴とする点にある。
造方法は、上下に積層された複数の導電層を有する半導
体装置の製造方法において、第1導電層上に絶縁膜を形
成する工程と、該第1導電層上の該絶縁膜の所望の箇所
にコンタクトホールを形成する工程と、該コンタクトホ
ールの開孔部分および前記絶縁膜上に非晶質シリコンを
形成する工程と、該非晶質シリコン上に第2導電層を形
成する工程と、該第2導電層形成後、熱処理する事によ
り前記非晶質シリコンと前記第1導電層もしくは前記第
2導電層とを反応させ第1導電層と第2導電層との電気
的接続をおこなう工程からなることを特徴とするとこる
にあり、前記の第1および第2導電層の少なくとも片方
はアルミニウムを主成分とする導電物質を導電材料とし
て用いて導電層を形成する工程を有することを特徴とす
る。また前記の非晶質シリコンの形成膜厚は該コンタク
トホールの開孔部の大きさの短径の2分の1以上の膜厚
で形成する工程を特徴とする点にある。
【0007】
【実施例】図1(a)〜図1(e)は本発明の半導体装
置の製造方法を実施例として製造工程を追って示した半
導体装置の断面図である。以下この図にしたがって本発
明を実施例として説明する。
置の製造方法を実施例として製造工程を追って示した半
導体装置の断面図である。以下この図にしたがって本発
明を実施例として説明する。
【0008】図1(a)に示すように半導体基板1 上に
第1導電層を形成する。本実施例の第1導電層の例とし
て、図1(a)ではシリコン単結晶基板に不純物を拡散
して導電性をもたせた不純物拡散層3 と素子分離絶縁膜
2上に形成したシリコンを主成分とする配線4 を用いた
場合を示す。この第1導電層上に配線との短絡を防ぐた
めの絶縁膜5 を形成する。この絶縁膜の例として科学的
気相成長法(CVD法)によるSiO2が挙げられる。
さらに図1(b)で示すように前記の第1導電層上の絶
縁膜の所望の部分に配線を引き出すための開孔部6 (以
下コンタクトホールと称す)を形成する。このコンタク
トホールの深さは、第1導電層の段差に対する平坦化に
よる絶縁膜の膜厚の違いにより異なっており、従来技術
によるコンタクトホール穴埋め技術では、このコンタク
トホール上に均一性よく配線を形成することが難しかっ
た。このコンタクトホールを有する絶縁膜上に非晶質シ
リコン7 (アモルファスシリコン)を形成する。アモル
ファスシリコンを形成する条件として、約550℃の温
度で減圧した状態での科学的気相成長法(以下減圧CV
Dと称す)をもちいて一定膜厚に形成する。非晶質シリ
コン7 を形成する膜厚の一例として、例えば前記のコン
タクトホール6 の開孔部の大きさとして500nmの正
方形であったとすると、非晶質シリコンはコンタクトホ
ールの底および側壁から等方的に成長するため250n
mの膜厚の非晶質シリコンを形成することによりコンタ
クトホール開孔部の穴埋めができることがわかる。従っ
て本実施例では、図1(c)で示すように開孔部の寸法
のばらつきも加味して、300nmの膜厚のアモルファ
スシリコンを形成することにより、コンタクトホール開
孔部の穴埋めを行うものとする。次に非晶質シリコンを
形成した半導体基板上の全面に第2導電層として金属膜
8 を形成する。本実施例でとしては、アルミニウムを主
成分とする金属膜を500nm形成する。絶縁膜上の前
記非晶質シリコン7 と金属8 の二層膜を、図1(d)に
示すようにフォトリソグラフィー技術およびエッチング
技術により所望の部分のみ残すことにより配線として形
成する。不純物を含まない非晶質シリコンは、導電性が
ほとんどないため第1導電層との電気的接触は取れてい
ない。この工程の後、半導体基板全面を加熱処理するこ
とにより非晶質シリコンと導電層を反応させ非晶質シリ
コンの部分を導電物質9 に変える。本実施例では、第2
導電層としてアルミニウムを用いたので400℃程度の
熱を加えることにより非晶質シリコンとアルミニウムが
反応し、図1(e)で示すようにコンタクトホール開孔
部および絶縁膜上にアルミニウムが主成分でシリコンを
含む配線9 (第2導電層)が形成される。この加熱処理
による反応においては、コンタクトホールの開孔部中に
埋め込まれた非晶質シリコンが反応するので従来技術で
は均一な配線を形成することが困難であった微細なコン
タクトホールでも第1導電層との電気的接続を均一な配
線で引き出すことが可能となった。
第1導電層を形成する。本実施例の第1導電層の例とし
て、図1(a)ではシリコン単結晶基板に不純物を拡散
して導電性をもたせた不純物拡散層3 と素子分離絶縁膜
2上に形成したシリコンを主成分とする配線4 を用いた
場合を示す。この第1導電層上に配線との短絡を防ぐた
めの絶縁膜5 を形成する。この絶縁膜の例として科学的
気相成長法(CVD法)によるSiO2が挙げられる。
さらに図1(b)で示すように前記の第1導電層上の絶
縁膜の所望の部分に配線を引き出すための開孔部6 (以
下コンタクトホールと称す)を形成する。このコンタク
トホールの深さは、第1導電層の段差に対する平坦化に
よる絶縁膜の膜厚の違いにより異なっており、従来技術
によるコンタクトホール穴埋め技術では、このコンタク
トホール上に均一性よく配線を形成することが難しかっ
た。このコンタクトホールを有する絶縁膜上に非晶質シ
リコン7 (アモルファスシリコン)を形成する。アモル
ファスシリコンを形成する条件として、約550℃の温
度で減圧した状態での科学的気相成長法(以下減圧CV
Dと称す)をもちいて一定膜厚に形成する。非晶質シリ
コン7 を形成する膜厚の一例として、例えば前記のコン
タクトホール6 の開孔部の大きさとして500nmの正
方形であったとすると、非晶質シリコンはコンタクトホ
ールの底および側壁から等方的に成長するため250n
mの膜厚の非晶質シリコンを形成することによりコンタ
クトホール開孔部の穴埋めができることがわかる。従っ
て本実施例では、図1(c)で示すように開孔部の寸法
のばらつきも加味して、300nmの膜厚のアモルファ
スシリコンを形成することにより、コンタクトホール開
孔部の穴埋めを行うものとする。次に非晶質シリコンを
形成した半導体基板上の全面に第2導電層として金属膜
8 を形成する。本実施例でとしては、アルミニウムを主
成分とする金属膜を500nm形成する。絶縁膜上の前
記非晶質シリコン7 と金属8 の二層膜を、図1(d)に
示すようにフォトリソグラフィー技術およびエッチング
技術により所望の部分のみ残すことにより配線として形
成する。不純物を含まない非晶質シリコンは、導電性が
ほとんどないため第1導電層との電気的接触は取れてい
ない。この工程の後、半導体基板全面を加熱処理するこ
とにより非晶質シリコンと導電層を反応させ非晶質シリ
コンの部分を導電物質9 に変える。本実施例では、第2
導電層としてアルミニウムを用いたので400℃程度の
熱を加えることにより非晶質シリコンとアルミニウムが
反応し、図1(e)で示すようにコンタクトホール開孔
部および絶縁膜上にアルミニウムが主成分でシリコンを
含む配線9 (第2導電層)が形成される。この加熱処理
による反応においては、コンタクトホールの開孔部中に
埋め込まれた非晶質シリコンが反応するので従来技術で
は均一な配線を形成することが困難であった微細なコン
タクトホールでも第1導電層との電気的接続を均一な配
線で引き出すことが可能となった。
【0009】ここで上記の実施例として第1の導電層の
例として半導体基板中へ不純物拡散層を形成した導電層
3 やシリコンを主成分とする配線4 を例にとって説明し
たが、第1の導電層としてこれ以外に高融点金属やアル
ミニウムなどであってもかまわない。
例として半導体基板中へ不純物拡散層を形成した導電層
3 やシリコンを主成分とする配線4 を例にとって説明し
たが、第1の導電層としてこれ以外に高融点金属やアル
ミニウムなどであってもかまわない。
【0010】また上記の実施例で形成されたアルミニウ
ムを主成分としシリコンを含む配線は従来技術で取り上
げた高融点金属による穴埋め技術に比べ異なる導電層間
の接続を低抵抗でおこなうことができる。このような長
所の反面アルミニウムの融点は低いため、第2導電層形
成後、高い温度で半導体装置を加熱することが出来ない
という問題もある。この問題を解決するための本発明の
実施例として、導電層を形成する金属8 の他の例とし
て、チタン、コバルト、プラチナなどの高融点金属が挙
げられる。一例としてチタンは、800℃程度の加熱処
理で非晶質シリコンと反応し、シリコン金属化合物(シ
リサイド)を形成する。コンタクトホールの開孔部中に
おいても前記のアルミニウムを用いたとき同様に均一性
よく配線接続を行うことができる。そしてこの方法によ
れば形成される導電層がシリサイドであるため、これら
の配線形成後1000℃程度の高温処理に対しても安定
である。
ムを主成分としシリコンを含む配線は従来技術で取り上
げた高融点金属による穴埋め技術に比べ異なる導電層間
の接続を低抵抗でおこなうことができる。このような長
所の反面アルミニウムの融点は低いため、第2導電層形
成後、高い温度で半導体装置を加熱することが出来ない
という問題もある。この問題を解決するための本発明の
実施例として、導電層を形成する金属8 の他の例とし
て、チタン、コバルト、プラチナなどの高融点金属が挙
げられる。一例としてチタンは、800℃程度の加熱処
理で非晶質シリコンと反応し、シリコン金属化合物(シ
リサイド)を形成する。コンタクトホールの開孔部中に
おいても前記のアルミニウムを用いたとき同様に均一性
よく配線接続を行うことができる。そしてこの方法によ
れば形成される導電層がシリサイドであるため、これら
の配線形成後1000℃程度の高温処理に対しても安定
である。
【0011】ところで前記の実施例で述べた非晶質シリ
コン7 の形成膜厚は、コンタクトホール開孔部をすべて
埋めることを目的とするため、コンタクトホール開孔部
の短経の2分の1以上の膜厚であることを要求する。例
えば横2ミクロン縦0.5ミクロンの長方形のコンタク
トホールでは短経が0.5ミクロンであるため、非晶質
シリコンの膜厚は0.25ミクロンすなわち250nm
以上であることが必要である。これ以下の膜厚では、コ
ンタクトホール開孔部の中央に隙間ができ、第2導電層
のつきまわりが悪く、コンタクトホール部分での配線の
均一性が悪くなる。
コン7 の形成膜厚は、コンタクトホール開孔部をすべて
埋めることを目的とするため、コンタクトホール開孔部
の短経の2分の1以上の膜厚であることを要求する。例
えば横2ミクロン縦0.5ミクロンの長方形のコンタク
トホールでは短経が0.5ミクロンであるため、非晶質
シリコンの膜厚は0.25ミクロンすなわち250nm
以上であることが必要である。これ以下の膜厚では、コ
ンタクトホール開孔部の中央に隙間ができ、第2導電層
のつきまわりが悪く、コンタクトホール部分での配線の
均一性が悪くなる。
【0012】以上述べてきた本発明の半導体装置の製造
方法により、上下に異なる導電層間を微細なコンタクト
ホールで接続する場合において第2導電層の配線物質と
同一の物質であるため、コンタクトホールの開孔部での
第2導電層と穴埋め物質との間で接触抵抗が発生するこ
とはない。また導電層の金属として第1導電層か第2導
電層の少なくともどちらか片方にアルミニウム金属を用
いることにより、低抵抗の配線接続をおこなえる。さら
に本発明の半導体装置の製造方法においてコンタクトホ
ールは非晶質シリコンにより等方的に穴埋めするため、
第1導電層上に形成した絶縁膜の膜厚がコンタクトホー
ル毎に異なってもどのコンタクトホールも同様に穴埋め
でき、この非晶質シリコンと金属が反応するため絶縁膜
の膜厚が異なる微細コンタクトホールにおいても均一で
信頼性の高い配線接続がおこなえる半導体装置の製造方
法を提供される。
方法により、上下に異なる導電層間を微細なコンタクト
ホールで接続する場合において第2導電層の配線物質と
同一の物質であるため、コンタクトホールの開孔部での
第2導電層と穴埋め物質との間で接触抵抗が発生するこ
とはない。また導電層の金属として第1導電層か第2導
電層の少なくともどちらか片方にアルミニウム金属を用
いることにより、低抵抗の配線接続をおこなえる。さら
に本発明の半導体装置の製造方法においてコンタクトホ
ールは非晶質シリコンにより等方的に穴埋めするため、
第1導電層上に形成した絶縁膜の膜厚がコンタクトホー
ル毎に異なってもどのコンタクトホールも同様に穴埋め
でき、この非晶質シリコンと金属が反応するため絶縁膜
の膜厚が異なる微細コンタクトホールにおいても均一で
信頼性の高い配線接続がおこなえる半導体装置の製造方
法を提供される。
【0013】また以上述べた本発明の製造方法は、従来
技術であげた半導体装置の製造方法に比べ製造工程が簡
単で制御し易いものであることも本発明の特筆すべき点
である。
技術であげた半導体装置の製造方法に比べ製造工程が簡
単で制御し易いものであることも本発明の特筆すべき点
である。
【0014】
【発明の効果】以上述べたように、本発明の半導体装置
の製造方法によれば、上下に積層された複数の異なる導
電層間の電気的接続をおこなうために、コンタクトホー
ルを非晶質シリコンで穴埋めした後、非晶質シリコンと
導電層を形成する金属を加熱処理により反応させるた
め、コンタクトホール開孔部が微細化されてもコンタク
トホール開孔部での配線膜厚が薄くなることもなく、ま
た穴埋めした高融点金属と導電層の接触抵抗も発生しな
い。この結果導電層間の電気的接続の信頼性が高く、電
流ストレスや熱ストレスなどに対して安定で、かつ低抵
抗のコンタクトを形成し、かつ製造工程としてできる限
り簡単な工程でそれを実現する事ができるとゆう効果を
有する。
の製造方法によれば、上下に積層された複数の異なる導
電層間の電気的接続をおこなうために、コンタクトホー
ルを非晶質シリコンで穴埋めした後、非晶質シリコンと
導電層を形成する金属を加熱処理により反応させるた
め、コンタクトホール開孔部が微細化されてもコンタク
トホール開孔部での配線膜厚が薄くなることもなく、ま
た穴埋めした高融点金属と導電層の接触抵抗も発生しな
い。この結果導電層間の電気的接続の信頼性が高く、電
流ストレスや熱ストレスなどに対して安定で、かつ低抵
抗のコンタクトを形成し、かつ製造工程としてできる限
り簡単な工程でそれを実現する事ができるとゆう効果を
有する。
【図1】本発明の半導体装置の製造方法を実施例として
工程をおって示した半導体装置の断面図である。
工程をおって示した半導体装置の断面図である。
1 半導体基板 2 素子分離絶縁膜 3 不純物拡散により形成した第1の導電層 4 シリコンを主成分とする配線として形成した第1の
導電層 5 絶縁膜 6 コンタクトホール 7 非晶質シリコン膜 8 第2導電層の配線金属 9 配線金属とシリコンの化合物からなる第2導電層
導電層 5 絶縁膜 6 コンタクトホール 7 非晶質シリコン膜 8 第2導電層の配線金属 9 配線金属とシリコンの化合物からなる第2導電層
Claims (3)
- 【請求項1】 上下に積層された複数の導電層を有する
半導体装置の製造方法において、 (a)第1導電層上に絶縁膜を形成する工程と、 (b)該第1導電層上の該絶縁膜の所望の箇所にコンタ
クトホールを形成する工程と、 (c)該コンタクトホールの開孔部分および前記絶縁膜
上に非晶質シリコンを形成する工程と、 (d)該非晶質シリコン上に第2導電層を形成する工程
と、 (e)該第2導電層形成後、熱処理する事により前記非
晶質シリコンと前記第1導電層もしくは前記第2導電層
とを反応させ第1導電層と第2導電層との電気的接続を
おこなう工程からなることを特徴とする半導体装置の製
造方法。 - 【請求項2】 前記請求項1記載の第1および第2導電
層の少なくとも片方はアルミニウムを主成分とする導電
物質を導電材料として用いて導電層を形成する工程を有
することを特徴とする請求項1記載の半導体装置の製造
方法。 - 【請求項3】 前記請求項1記載の非晶質シリコンの形
成膜厚は該コンタクトホールの開孔部の大きさの短径の
2分の1以上の膜厚で形成する工程を特徴とする請求項
1記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27556791A JPH05114657A (ja) | 1991-10-23 | 1991-10-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27556791A JPH05114657A (ja) | 1991-10-23 | 1991-10-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114657A true JPH05114657A (ja) | 1993-05-07 |
Family
ID=17557250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27556791A Pending JPH05114657A (ja) | 1991-10-23 | 1991-10-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05114657A (ja) |
-
1991
- 1991-10-23 JP JP27556791A patent/JPH05114657A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0249780B1 (en) | Semiconductor device with a wiring layer having a good step coverage at contact holes | |
| US4398335A (en) | Multilayer metal silicide interconnections for integrated circuits | |
| KR0140379B1 (ko) | 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법 | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPH09232422A (ja) | 半導体装置およびその製造方法 | |
| US5093710A (en) | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same | |
| US6404058B1 (en) | Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof | |
| JPH05114657A (ja) | 半導体装置の製造方法 | |
| KR940003606B1 (ko) | 반도체장치 | |
| CN100362636C (zh) | 具多晶硅发射极双极性晶体管的制造方法 | |
| US20020036350A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH1092764A (ja) | 半導体素子のポリサイド層形成方法 | |
| JPH05114658A (ja) | 半導体装置の製造方法 | |
| JPS58215055A (ja) | 半導体集積回路装置 | |
| JPH11214504A (ja) | 半導体装置およびその製造方法 | |
| JPH0342837A (ja) | 半導体装置の製造方法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| EP0315980A2 (en) | Semiconductor device having conductive layers | |
| US6207521B1 (en) | Thin-film resistor employed in a semiconductor wafer and its method formation | |
| KR100199526B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR20000015664A (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100790248B1 (ko) | 반도체 소자 제조 방법 | |
| JP2586705B2 (ja) | 半導体装置およびその製造方法 | |
| KR970007835B1 (ko) | 반도체 장치의 금속 배선층 형성방법 | |
| JPH0342834A (ja) | 半導体装置 |