JPH05114776A - ベアチツプｌｓｉの実装構造 - Google Patents
ベアチツプｌｓｉの実装構造Info
- Publication number
- JPH05114776A JPH05114776A JP3266596A JP26659691A JPH05114776A JP H05114776 A JPH05114776 A JP H05114776A JP 3266596 A JP3266596 A JP 3266596A JP 26659691 A JP26659691 A JP 26659691A JP H05114776 A JPH05114776 A JP H05114776A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- circuit
- conductor
- chip lsi
- inner layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 直接ベアチップＬＳＩを多層構成の回路基板
に密封実装するベアチップＬＳＩの実装構造に関し、小
形化、高密度実装化及び高放熱化が図れ、ＥＭＩ対策も
講じられるベアチップＬＳＩの実装構造を提供すること
を目的とする。 【構成】 多層構成の回路基板１のベアチップＬＳＩ９
の搭載部が段付凹部２を成し、底面には内層の広範囲に
広がり面を有し、ベアチップＬＳＩ９をダイボンディン
グさせる内層導体３が露出し、段部21にはベアチップＬ
ＳＩ９と接続する回路端子４が、対向位置に内層導体に
より配設してあり、段付凹部２の表面縁部には接地回路
に通じる環状の導体パターン11を有し、一面が全導体面
51を成し、他の面に絶縁して回路パターン52を形成させ
たキャップ５にて、段付凹部２を覆い、全導体面51を前
記導体パターン11に密着固定させて段付凹部２内部を密
封し、回路パターン52を回路基板１の表面回路パターン
12に接続させて成るように構成する。
に密封実装するベアチップＬＳＩの実装構造に関し、小
形化、高密度実装化及び高放熱化が図れ、ＥＭＩ対策も
講じられるベアチップＬＳＩの実装構造を提供すること
を目的とする。 【構成】 多層構成の回路基板１のベアチップＬＳＩ９
の搭載部が段付凹部２を成し、底面には内層の広範囲に
広がり面を有し、ベアチップＬＳＩ９をダイボンディン
グさせる内層導体３が露出し、段部21にはベアチップＬ
ＳＩ９と接続する回路端子４が、対向位置に内層導体に
より配設してあり、段付凹部２の表面縁部には接地回路
に通じる環状の導体パターン11を有し、一面が全導体面
51を成し、他の面に絶縁して回路パターン52を形成させ
たキャップ５にて、段付凹部２を覆い、全導体面51を前
記導体パターン11に密着固定させて段付凹部２内部を密
封し、回路パターン52を回路基板１の表面回路パターン
12に接続させて成るように構成する。
Description
【０００１】
【産業上の利用分野】本発明は直接ベアチップＬＳＩを
多層構成の回路基板に密封実装するベアチップＬＳＩの
実装構造に関する。
多層構成の回路基板に密封実装するベアチップＬＳＩの
実装構造に関する。
【０００２】最近、ＬＳＩ（Large Scale Integratedci
rcuit) の高速化、高発熱化に対応した高密度実装構造
（回路基板技術、封止技術、放熱技術の合成による）の
検討が進められており、簡単な構造で要求特性を満足
し、コストパフォーマンスに優れたベアチップＬＳＩの
実装技術を開発することが要望されている。
rcuit) の高速化、高発熱化に対応した高密度実装構造
（回路基板技術、封止技術、放熱技術の合成による）の
検討が進められており、簡単な構造で要求特性を満足
し、コストパフォーマンスに優れたベアチップＬＳＩの
実装技術を開発することが要望されている。
【０００３】
【従来の技術】図２に従来例のベアチップＬＳＩの実装
構造を示し、(a) は樹脂封止、(b) はキャップ封止であ
る。
構造を示し、(a) は樹脂封止、(b) はキャップ封止であ
る。
【０００４】図２の(a) に示す樹脂封止は、一般的なＣ
ＯＢ (Chip on Board)実装であり、ベアチップＬＳＩ９
を回路基板15の表面に固着させ、表面回路パターン12に
接続端子をワイヤボンディングして接続してから、電気
的絶縁性の封止用の樹脂99を盛り上げてベアチップＬＳ
Ｉ９を完全に埋没させて封止して実装する、極めて簡単
なものである。
ＯＢ (Chip on Board)実装であり、ベアチップＬＳＩ９
を回路基板15の表面に固着させ、表面回路パターン12に
接続端子をワイヤボンディングして接続してから、電気
的絶縁性の封止用の樹脂99を盛り上げてベアチップＬＳ
Ｉ９を完全に埋没させて封止して実装する、極めて簡単
なものである。
【０００５】図２の(b) のキャップ封止は、回路モジュ
ールの薄型化に対応した実装例であり、回路基板15に段
付凹部25を設け、底部にベアチップＬＳＩ９を固着さ
せ、段部26に配設した回路端子とワイヤボンディングし
た後に、段付凹部15の開口にキャップ55を覆い、密着接
着して内部を封止して実装する。
ールの薄型化に対応した実装例であり、回路基板15に段
付凹部25を設け、底部にベアチップＬＳＩ９を固着さ
せ、段部26に配設した回路端子とワイヤボンディングし
た後に、段付凹部15の開口にキャップ55を覆い、密着接
着して内部を封止して実装する。
【０００６】
【発明が解決しようとする課題】しかしながら、 前記従来例は何れもベアチップＬＳＩ９の実装領域
が配線上の完全なデッドスペースとなり、高密度実装の
ネックとなる。 又ベアチップＬＳＩ９をＥＭＩ(Electro Magnetic
Interference；電磁波障害）等から守る構造においても
問題がある。 一方、放熱性については、回路基板15が有機系材料
の場合、放熱用にスルーホールを設けて放熱させる構造
があるが、放熱効果は少ない。 等の問題点があった。
が配線上の完全なデッドスペースとなり、高密度実装の
ネックとなる。 又ベアチップＬＳＩ９をＥＭＩ(Electro Magnetic
Interference；電磁波障害）等から守る構造においても
問題がある。 一方、放熱性については、回路基板15が有機系材料
の場合、放熱用にスルーホールを設けて放熱させる構造
があるが、放熱効果は少ない。 等の問題点があった。
【０００７】本発明は、かかる問題点に鑑みて、回路モ
ジュールの小形化、高密度実装化及び高放熱化が図れ、
且つＥＭＩ対策も講じられたベアチップＬＳＩの実装構
造を提供することを目的とする。
ジュールの小形化、高密度実装化及び高放熱化が図れ、
且つＥＭＩ対策も講じられたベアチップＬＳＩの実装構
造を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的は、図１に示す
如く、 [1] 多層構成の回路基板１のベアチップＬＳＩ９の搭載
部が段付凹部２を成し、底面には内層の広範囲に広がり
面を有し、ベアチップＬＳＩ９をダイボンディングさせ
る内層導体３が露出し、段部21にはベアチップＬＳＩ９
の端子と接続する回路端子４が、対向位置に内層導体に
より形成配設してあり、段付凹部２の表面縁部には接地
回路に通じる環状の導体パターン11を有し、一面が全導
体面51を成し、他の面に絶縁して回路パターン52を形成
させたキャップ５にて、段付凹部２を覆い、全導体面51
を前記導体パターン11に密着固定させて段付凹部２内部
を密封し、回路パターン52を回路基板１の表面回路パタ
ーン12に接続させて成る、本発明のベアチップＬＳＩの
実装構造により達成される。 [2] 又、ベアチップＬＳＩ９をダイボンディングする内
層導体３にスルーホール６を設け、スルーホール６に、
回路基板１の金属カバー７又は回路基板１を収容する金
属ケースに突設した金属ピン71を挿入固着させて成る、
上記発明のベアチップＬＳＩの実装構造によっても適え
られる。 [3] 更に、キャップ５の回路パターン52を形成した面に
表面実装型部品91を実装する、上記発明のベアチップＬ
ＳＩの実装構造によっても達成される。
如く、 [1] 多層構成の回路基板１のベアチップＬＳＩ９の搭載
部が段付凹部２を成し、底面には内層の広範囲に広がり
面を有し、ベアチップＬＳＩ９をダイボンディングさせ
る内層導体３が露出し、段部21にはベアチップＬＳＩ９
の端子と接続する回路端子４が、対向位置に内層導体に
より形成配設してあり、段付凹部２の表面縁部には接地
回路に通じる環状の導体パターン11を有し、一面が全導
体面51を成し、他の面に絶縁して回路パターン52を形成
させたキャップ５にて、段付凹部２を覆い、全導体面51
を前記導体パターン11に密着固定させて段付凹部２内部
を密封し、回路パターン52を回路基板１の表面回路パタ
ーン12に接続させて成る、本発明のベアチップＬＳＩの
実装構造により達成される。 [2] 又、ベアチップＬＳＩ９をダイボンディングする内
層導体３にスルーホール６を設け、スルーホール６に、
回路基板１の金属カバー７又は回路基板１を収容する金
属ケースに突設した金属ピン71を挿入固着させて成る、
上記発明のベアチップＬＳＩの実装構造によっても適え
られる。 [3] 更に、キャップ５の回路パターン52を形成した面に
表面実装型部品91を実装する、上記発明のベアチップＬ
ＳＩの実装構造によっても達成される。
【０００９】
【作用】即ち、ベアチップＬＳＩ９は回路基板１の段付
凹部２に収容し、キャップ５にて蓋して密封実装し、ダ
イボンディングした内層導体３と、キャップ５の全導体
面51とにより上下両面が導体にて覆われ、外側の全導体
面51は導体パターン11を介して回路基板１の接地回路に
接地されるので、ＥＭＩに対する遮蔽効果を有する。
凹部２に収容し、キャップ５にて蓋して密封実装し、ダ
イボンディングした内層導体３と、キャップ５の全導体
面51とにより上下両面が導体にて覆われ、外側の全導体
面51は導体パターン11を介して回路基板１の接地回路に
接地されるので、ＥＭＩに対する遮蔽効果を有する。
【００１０】又、キャップ５の表側面には、回路基板１
の表面回路パターン12と接続する回路パターン52が形成
されるので、ベアチップＬＳＩ９の実装領域にも配線が
行われることとなり、更には、表面実装型部品91も実装
できるので、実装密度が高められる。
の表面回路パターン12と接続する回路パターン52が形成
されるので、ベアチップＬＳＩ９の実装領域にも配線が
行われることとなり、更には、表面実装型部品91も実装
できるので、実装密度が高められる。
【００１１】ベアチップＬＳＩ９の放熱性は、ダイボン
ディングした内層導体３が広範囲に広がり面を有してお
り、その導体厚及び面積を増やすことにより放熱性を高
める効果が有る。
ディングした内層導体３が広範囲に広がり面を有してお
り、その導体厚及び面積を増やすことにより放熱性を高
める効果が有る。
【００１２】より高放熱性を要するものには、更に、内
層導体３にスルーホール６を設け、これに金属カバー７
や金属ケースに突設した金属ピン71を挿着させて、スル
ーホール６から金属ピン71を介して金属カバー７に伝熱
させ、外部に放熱させる。金属カバー７や金属ケース
は、回路基板１と同じ大きさ以上と十分に大きく、放熱
量を十分に大きく得ることができる。
層導体３にスルーホール６を設け、これに金属カバー７
や金属ケースに突設した金属ピン71を挿着させて、スル
ーホール６から金属ピン71を介して金属カバー７に伝熱
させ、外部に放熱させる。金属カバー７や金属ケース
は、回路基板１と同じ大きさ以上と十分に大きく、放熱
量を十分に大きく得ることができる。
【００１３】かくして、本発明により、回路モジュール
の小形化、高密度実装化及び高放熱化が図れ、且つＥＭ
Ｉ対策も講じられたベアチップＬＳＩの実装構造を提供
することが可能となる。
の小形化、高密度実装化及び高放熱化が図れ、且つＥＭ
Ｉ対策も講じられたベアチップＬＳＩの実装構造を提供
することが可能となる。
【００１４】
【実施例】以下図面に示す実施例によって本発明を具体
的に説明する。全図を通し同一符号は同一対象物を示
す。図１に本発明の一実施例の構造断面図を示す。
的に説明する。全図を通し同一符号は同一対象物を示
す。図１に本発明の一実施例の構造断面図を示す。
【００１５】図１に示す如く、セラミック基材の多層構
成の回路基板１には、ベアチップＬＳＩ９の実装位置に
段付凹部２が設けられ、底面には内層の略回路基板１の
全面に広がり、回路配線より厚手の内層導体３を露出さ
せており、段部21にはベアチップＬＳＩ９の端子と接続
する回路端子４が、対向位置に内層導体により形成され
配設してある。更に、段付凹部２の表面縁部には、接地
回路に通じる環状の導体パターン11が形成してある。
成の回路基板１には、ベアチップＬＳＩ９の実装位置に
段付凹部２が設けられ、底面には内層の略回路基板１の
全面に広がり、回路配線より厚手の内層導体３を露出さ
せており、段部21にはベアチップＬＳＩ９の端子と接続
する回路端子４が、対向位置に内層導体により形成され
配設してある。更に、段付凹部２の表面縁部には、接地
回路に通じる環状の導体パターン11が形成してある。
【００１６】更に、段付凹部２の周りに近く、ベアチッ
プＬＳＩ９をダイボンディングした内層導体３に通じる
スルーホール６が設けてある。回路基板１を覆う金属カ
バー７には、このスルーホール６に挿入させる銅の金属
ピン71が、対応位置毎に鑞付けして垂設してある。
プＬＳＩ９をダイボンディングした内層導体３に通じる
スルーホール６が設けてある。回路基板１を覆う金属カ
バー７には、このスルーホール６に挿入させる銅の金属
ピン71が、対応位置毎に鑞付けして垂設してある。
【００１７】段付凹部２を覆うキャップ８は、銅薄板の
一面に合成樹脂の絶縁層、導体層を積層させたもので、
裏面が全導体面51を成し、表面に絶縁して回路パターン
52を形成させており、更に、表面実装型部品91を搭載実
装している。
一面に合成樹脂の絶縁層、導体層を積層させたもので、
裏面が全導体面51を成し、表面に絶縁して回路パターン
52を形成させており、更に、表面実装型部品91を搭載実
装している。
【００１８】ベアチップＬＳＩ９を段付凹部２の底面の
内層導体３にダイボンディングし、その端子と、段部21
の回路端子４とをワイヤボンディングして接続する。次
に、キャップ５を段付凹部２にあてがい、全導体面51を
縁部の導体パターン11に半田付けして段付凹部２内部を
密封する。
内層導体３にダイボンディングし、その端子と、段部21
の回路端子４とをワイヤボンディングして接続する。次
に、キャップ５を段付凹部２にあてがい、全導体面51を
縁部の導体パターン11に半田付けして段付凹部２内部を
密封する。
【００１９】最後に、キャップ５の回路パターン52の端
部と、回路基板１の対向する表面回路パターン12とを、
ワイヤボンディングして回路接続する。上記実施例は一
例を示し、各部の形状、材料は上記のものに限定するも
のではない。
部と、回路基板１の対向する表面回路パターン12とを、
ワイヤボンディングして回路接続する。上記実施例は一
例を示し、各部の形状、材料は上記のものに限定するも
のではない。
【００２０】ベアチップＬＳＩ９と回路端子４、キャッ
プ５の回路パターン52と回路基板１の表面回路パターン
12とのワイヤボンディングを、ＴＡＢ(Tape Automated
Bon-ding) による接続でも差支えない。
プ５の回路パターン52と回路基板１の表面回路パターン
12とのワイヤボンディングを、ＴＡＢ(Tape Automated
Bon-ding) による接続でも差支えない。
【００２１】回路基板１はセラミック基材としたが、紙
や布、ガラス等の繊維と合成樹脂から成る積層基材でも
良く、又、キャップ５も銅薄板の基材としたが回路基板
１と同基材でも良い。
や布、ガラス等の繊維と合成樹脂から成る積層基材でも
良く、又、キャップ５も銅薄板の基材としたが回路基板
１と同基材でも良い。
【００２２】
【発明の効果】以上の如く、本発明のベアチップＬＳＩ
の実装構造により、回路モジュールの小形化、高密度実
装化が行え、且つ放熱特性の向上が図れ、更に、ＥＭＩ
対策も講じられた実装構造が得られ、電気特性及び信頼
性の向上が可能となる。
の実装構造により、回路モジュールの小形化、高密度実
装化が行え、且つ放熱特性の向上が図れ、更に、ＥＭＩ
対策も講じられた実装構造が得られ、電気特性及び信頼
性の向上が可能となる。
【図１】 本発明の一実施例の構造断面図
【図２】 従来例のベアチップＬＳＩの実装構造 (a) 樹脂封止 (b) キャップ封止
1,15 回路基板 2,25 段付凹部 ３
内層導体 ４ 回路端子 5,55 キャップ ６
スルーホール ７ 金属カバー ９ ベアチップＬＳＩ 11
導体パターン 12 表面回路パターン 21,26 段部 51
全導体面 52 回路パターン 71 金属ピン 91
表面実装型部品 99 樹脂
内層導体 ４ 回路端子 5,55 キャップ ６
スルーホール ７ 金属カバー ９ ベアチップＬＳＩ 11
導体パターン 12 表面回路パターン 21,26 段部 51
全導体面 52 回路パターン 71 金属ピン 91
表面実装型部品 99 樹脂
Claims (3)
- 【請求項１】 多層構成の回路基板(1) のベアチップＬ
ＳＩ(9) の搭載部が段付凹部(2) を成し、 底面には内層の広範囲に広がり面を有し、該ベアチップ
ＬＳＩ(9) をダイボンディングさせる内層導体(3) が露
出し、 段部(21)には該ベアチップＬＳＩ(9) の端子と接続する
回路端子(4) が、対向位置に内層導体により形成配設し
てあり、 該段付凹部(2) の表面縁部には接地回路に通じる環状の
導体パターン(11)を有し、 一面が全導体面(51)を成し、他の面に絶縁して回路パタ
ーン(52)を形成させたキャップ(5) にて、該段付凹部
(2) を覆い、該全導体面(51)を前記導体パターン(11)に
密着固定させて段付凹部(2) 内部を密封し、該回路パタ
ーン(52)を該回路基板(1) の表面回路パターン(12)に接
続させて成ることを特徴とするベアチップＬＳＩの実装
構造。 - 【請求項２】 ベアチップＬＳＩ(9) をダイボンディン
グする内層導体(3)にスルーホール(6) を設け、該スル
ーホール(6) に、回路基板(1) の金属カバー(7) 又は該
回路基板(1)を収容する金属ケースに突設した金属ピン
(71)を挿入固着させて成ることを特徴とする請求項１記
載のベアチップＬＳＩの実装構造。 - 【請求項３】 キャップ(5) の回路パターン(52)を形成
した面に表面実装型部品(91)を実装することを特徴とす
る請求項１記載のベアチップＬＳＩの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3266596A JP2973646B2 (ja) | 1991-10-16 | 1991-10-16 | ベアチップｌｓｉの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3266596A JP2973646B2 (ja) | 1991-10-16 | 1991-10-16 | ベアチップｌｓｉの実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05114776A true JPH05114776A (ja) | 1993-05-07 |
| JP2973646B2 JP2973646B2 (ja) | 1999-11-08 |
Family
ID=17433010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3266596A Expired - Fee Related JP2973646B2 (ja) | 1991-10-16 | 1991-10-16 | ベアチップｌｓｉの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2973646B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148800A (ja) * | 1994-11-16 | 1996-06-07 | Nec Corp | 回路部品の実装構造 |
| JPH09199824A (ja) * | 1995-11-16 | 1997-07-31 | Matsushita Electric Ind Co Ltd | プリント配線板とその実装体 |
| JPH10270604A (ja) * | 1997-03-25 | 1998-10-09 | Mitsumi Electric Co Ltd | 電子部品モジュール |
| US5875100A (en) * | 1996-05-31 | 1999-02-23 | Nec Corporation | High-density mounting method and structure for electronic circuit board |
| JP2001015678A (ja) * | 1999-06-29 | 2001-01-19 | Mitsubishi Electric Corp | 高周波モジュール |
| WO2001065604A3 (en) * | 2000-02-28 | 2002-01-31 | Ericsson Inc | Functional lid for rf power package |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267449A (ja) | 2000-03-15 | 2001-09-28 | Nec Corp | Ｌｓｉパッケ−ジ及びそれに用いる内部接続工法 |
-
1991
- 1991-10-16 JP JP3266596A patent/JP2973646B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148800A (ja) * | 1994-11-16 | 1996-06-07 | Nec Corp | 回路部品の実装構造 |
| JPH09199824A (ja) * | 1995-11-16 | 1997-07-31 | Matsushita Electric Ind Co Ltd | プリント配線板とその実装体 |
| US5875100A (en) * | 1996-05-31 | 1999-02-23 | Nec Corporation | High-density mounting method and structure for electronic circuit board |
| JPH10270604A (ja) * | 1997-03-25 | 1998-10-09 | Mitsumi Electric Co Ltd | 電子部品モジュール |
| JP2001015678A (ja) * | 1999-06-29 | 2001-01-19 | Mitsubishi Electric Corp | 高周波モジュール |
| WO2001065604A3 (en) * | 2000-02-28 | 2002-01-31 | Ericsson Inc | Functional lid for rf power package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2973646B2 (ja) | 1999-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| JP3538045B2 (ja) | Ｒｆ回路モジュール | |
| US6093960A (en) | Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance | |
| KR19980024076A (ko) | 촬상장치 및 그 제조방법 | |
| US7411278B2 (en) | Package device with electromagnetic interference shield | |
| JP3500335B2 (ja) | 高周波回路装置 | |
| JP2848068B2 (ja) | 半導体装置 | |
| US6037656A (en) | Semiconductor integrated circuit device having short signal paths to terminals and process of fabrication thereof | |
| JPH05114776A (ja) | ベアチツプｌｓｉの実装構造 | |
| CN1331228C (zh) | 混合型模块 | |
| KR100618759B1 (ko) | 하이브리드 모듈 | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JP2677213B2 (ja) | 半導体集積回路装置 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPH08250651A (ja) | 半導体パッケージ | |
| JP2001053222A (ja) | 半導体装置 | |
| JP2946361B2 (ja) | 電子部品搭載用基板 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP2000133745A (ja) | 半導体装置 | |
| JPH06112361A (ja) | 混成集積回路 | |
| JPH01246857A (ja) | 半導体装置 | |
| JP2513416B2 (ja) | 半導体装置 | |
| JP3088420U (ja) | 絶縁基板実装型赤外線リモコン受光モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |