JPH05119221A - 光導波路の製造方法 - Google Patents
光導波路の製造方法Info
- Publication number
- JPH05119221A JPH05119221A JP30691491A JP30691491A JPH05119221A JP H05119221 A JPH05119221 A JP H05119221A JP 30691491 A JP30691491 A JP 30691491A JP 30691491 A JP30691491 A JP 30691491A JP H05119221 A JPH05119221 A JP H05119221A
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- dielectric layer
- silicon oxide
- wiring
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 光導波路を誘電体層の内部の任意の深さの位
置に形成し、それにより、デバイス、チップ内における
光導波路の３次元配線を可能にする。 【構成】 基板表面に形成した誘電体層に、その誘電体
の屈折率を上昇させる不純物イオンを高エネルギで注入
する。これにより、不純物元素の高濃度域により構成さ
れる光導波路（コア）は、誘電体層の表面ではなく、内
部に形成される。この高濃度域（コア）の深さは注入エ
ネルギを変えることにより制御することができる。
置に形成し、それにより、デバイス、チップ内における
光導波路の３次元配線を可能にする。 【構成】 基板表面に形成した誘電体層に、その誘電体
の屈折率を上昇させる不純物イオンを高エネルギで注入
する。これにより、不純物元素の高濃度域により構成さ
れる光導波路（コア）は、誘電体層の表面ではなく、内
部に形成される。この高濃度域（コア）の深さは注入エ
ネルギを変えることにより制御することができる。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理、通信、セン
サ等のデバイス或いはチップの内部に形成される光導波
路に関する。
サ等のデバイス或いはチップの内部に形成される光導波
路に関する。
【０００２】
【従来の技術】光ファイバは、ファイバの中心部（コ
ア）の屈折率を周辺部よりも大きくすることにより、光
をコアに閉じ込めて伝送するものであり、伝送損失が非
常に低いことやノイズに強いこと等の特長から、電話網
等の遠距離通信はもとより、ビル内通信や機器間通信に
まで利用範囲が拡大している。また、光通信は単位時間
当たりの情報伝送量を飛躍的に増加させることができる
ことから、コンピュータ等の情報処理装置の処理データ
の大容量化及び処理の高速化に応じて、装置の内部、さ
らには１つのデバイス（或いはチップ）の内部において
も光を用いた通信が試みられている。
ア）の屈折率を周辺部よりも大きくすることにより、光
をコアに閉じ込めて伝送するものであり、伝送損失が非
常に低いことやノイズに強いこと等の特長から、電話網
等の遠距離通信はもとより、ビル内通信や機器間通信に
まで利用範囲が拡大している。また、光通信は単位時間
当たりの情報伝送量を飛躍的に増加させることができる
ことから、コンピュータ等の情報処理装置の処理データ
の大容量化及び処理の高速化に応じて、装置の内部、さ
らには１つのデバイス（或いはチップ）の内部において
も光を用いた通信が試みられている。
【０００３】しかし、１つのデバイス或いはチップの内
部で光通信を行なう場合、ファイバ型では取り扱いに不
便であり、また、集積化にも限界があるため、基板上に
形成する薄膜型光導波路が主流となる。これまで、薄膜
型の光導波路としては、（ａ）屈折率の異なる異種の誘
電体薄膜を積層したもの（ステップインデックス型光導
波路）、（ｂ）誘電体薄膜の表面部分にイオン交換や金
属拡散により不純物を導入し、表面部分の誘電率を変化
させたもの、（ｃ）誘電体の表面に凹凸又は埋込層を形
成し、その表面形状により光導波路を構成したもの、等
が考えられている。
部で光通信を行なう場合、ファイバ型では取り扱いに不
便であり、また、集積化にも限界があるため、基板上に
形成する薄膜型光導波路が主流となる。これまで、薄膜
型の光導波路としては、（ａ）屈折率の異なる異種の誘
電体薄膜を積層したもの（ステップインデックス型光導
波路）、（ｂ）誘電体薄膜の表面部分にイオン交換や金
属拡散により不純物を導入し、表面部分の誘電率を変化
させたもの、（ｃ）誘電体の表面に凹凸又は埋込層を形
成し、その表面形状により光導波路を構成したもの、等
が考えられている。
【０００４】
【発明が解決しようとする課題】上記従来の薄膜型光導
波路はいずれも誘電体薄膜の表面に形成するものである
ため、表面上の２次元配線に限定される。一方、取り扱
いデータの大容量化及び処理内容の高度化に伴い、デー
タ処理デバイス或いはチップに登載すべき素子の数は近
年飛躍的に増加している。このような素子数の増大及び
集積度の向上に対応するために、素子及び配線を３次元
的に配置する設計が行なわれ始めているが、このような
３次元デバイス或いはチップにおいて高速・大容量通信
を行なうためには、光導波路の３次元配線を可能にする
必要がある。
波路はいずれも誘電体薄膜の表面に形成するものである
ため、表面上の２次元配線に限定される。一方、取り扱
いデータの大容量化及び処理内容の高度化に伴い、デー
タ処理デバイス或いはチップに登載すべき素子の数は近
年飛躍的に増加している。このような素子数の増大及び
集積度の向上に対応するために、素子及び配線を３次元
的に配置する設計が行なわれ始めているが、このような
３次元デバイス或いはチップにおいて高速・大容量通信
を行なうためには、光導波路の３次元配線を可能にする
必要がある。
【０００５】本発明はこのような課題を解決するために
成されたものであり、その目的とするところは、基板表
面の誘電体層に形成する薄膜型光導波路に関して、光導
波路を誘電体層の内部の任意の深さの位置に形成するこ
とを可能にし、それにより、デバイス、チップ内におけ
る光導波路の３次元配線を可能にする光導波路の製造方
法を提供することにある。
成されたものであり、その目的とするところは、基板表
面の誘電体層に形成する薄膜型光導波路に関して、光導
波路を誘電体層の内部の任意の深さの位置に形成するこ
とを可能にし、それにより、デバイス、チップ内におけ
る光導波路の３次元配線を可能にする光導波路の製造方
法を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に成された本発明に係る光導波路の製造方法は、誘電体
層に、該誘電体の屈折率を上昇させる不純物イオンを高
エネルギで注入し、不純物イオンの高濃度領域により構
成される光導波路を誘電体層の内部に形成するものであ
る。
に成された本発明に係る光導波路の製造方法は、誘電体
層に、該誘電体の屈折率を上昇させる不純物イオンを高
エネルギで注入し、不純物イオンの高濃度領域により構
成される光導波路を誘電体層の内部に形成するものであ
る。
【０００７】
【作用】基板上の誘電体層の表面から高いエネルギで不
純物イオンを注入すると、誘電体層の表面直下では不純
物イオンは未だ非常に大きなエネルギを持っているため
に誘電体層を構成する分子又は原子と衝突しても停止せ
ず、ある程度の深さにまで達した時点で（内部で）はじ
めて停止する。すなわち、不純物イオンの濃度の高い部
分は誘電体層の表面ではなく、内部に形成される。従っ
て、高エネルギイオン注入を誘電体層の表面から線状に
行なうことにより、誘電体層の内部で不純物濃度の高い
部分をトンネル状に形成することができる。不純物イオ
ンは誘電体層の屈折率を上昇させるものを選択している
ため、この高濃度部分は誘電体層中において光導波路と
なる。そして、この光導波路の表面からの深さは不純物
イオンの注入エネルギを変化させることにより制御する
ことができるため、光導波路を誘電体層の内部の任意の
深さの位置に形成することができる。
純物イオンを注入すると、誘電体層の表面直下では不純
物イオンは未だ非常に大きなエネルギを持っているため
に誘電体層を構成する分子又は原子と衝突しても停止せ
ず、ある程度の深さにまで達した時点で（内部で）はじ
めて停止する。すなわち、不純物イオンの濃度の高い部
分は誘電体層の表面ではなく、内部に形成される。従っ
て、高エネルギイオン注入を誘電体層の表面から線状に
行なうことにより、誘電体層の内部で不純物濃度の高い
部分をトンネル状に形成することができる。不純物イオ
ンは誘電体層の屈折率を上昇させるものを選択している
ため、この高濃度部分は誘電体層中において光導波路と
なる。そして、この光導波路の表面からの深さは不純物
イオンの注入エネルギを変化させることにより制御する
ことができるため、光導波路を誘電体層の内部の任意の
深さの位置に形成することができる。
【０００８】
【実施例】本発明の一実施例である光導波路の製造方法
を図１及び図２により説明する。本実施例の製造方法で
は、まず、シリコン（Ｓｉ）基板１０上に、熱酸化又は
ＣＶＤにより誘電体薄膜であるシリコン酸化膜（ＳｉＯ
2）１１を形成する（図１（ａ））。次に、このシリコ
ン酸化膜１１上にフォトレジスト１２を塗布し、フォト
リソグラフィにより光導波路を形成すべき箇所（線状）
に開口１３を設ける（図１（ｂ））。
を図１及び図２により説明する。本実施例の製造方法で
は、まず、シリコン（Ｓｉ）基板１０上に、熱酸化又は
ＣＶＤにより誘電体薄膜であるシリコン酸化膜（ＳｉＯ
2）１１を形成する（図１（ａ））。次に、このシリコ
ン酸化膜１１上にフォトレジスト１２を塗布し、フォト
リソグラフィにより光導波路を形成すべき箇所（線状）
に開口１３を設ける（図１（ｂ））。
【０００９】そして、フォトレジスト１２の上から、不
純物イオンであるリンイオン（Ｐ+）１４を１ＭｅＶ程
度の高いエネルギで打ち込む（図２（ｃ））。リンイオ
ンはフォトレジスト１２が残っている部分ではフォトレ
ジスト１２によりブロックされてシリコン酸化膜１１に
は達しない。フォトレジスト１２の開口部分１３ではリ
ンイオン１４はシリコン酸化膜１１に注入されるが、そ
のエネルギが非常に高いために表面直下では停止せず、
ある程度の深さに達したところではじめて酸化シリコン
（シリコン酸化膜）１１の結晶格子にトラップされる。
このため、この高エネルギイオン注入によるシリコン酸
化膜１１中のリンイオンの濃度分布の断面形状は図２
（ｃ）のようになり、高濃度部分はシリコン酸化膜１１
の内部に形成される。これを３次元的に見れば、リンイ
オンの高濃度部分はシリコン酸化膜１１中においてトン
ネル状となっている。以下、この高濃度部分をコア１５
と呼ぶ。
純物イオンであるリンイオン（Ｐ+）１４を１ＭｅＶ程
度の高いエネルギで打ち込む（図２（ｃ））。リンイオ
ンはフォトレジスト１２が残っている部分ではフォトレ
ジスト１２によりブロックされてシリコン酸化膜１１に
は達しない。フォトレジスト１２の開口部分１３ではリ
ンイオン１４はシリコン酸化膜１１に注入されるが、そ
のエネルギが非常に高いために表面直下では停止せず、
ある程度の深さに達したところではじめて酸化シリコン
（シリコン酸化膜）１１の結晶格子にトラップされる。
このため、この高エネルギイオン注入によるシリコン酸
化膜１１中のリンイオンの濃度分布の断面形状は図２
（ｃ）のようになり、高濃度部分はシリコン酸化膜１１
の内部に形成される。これを３次元的に見れば、リンイ
オンの高濃度部分はシリコン酸化膜１１中においてトン
ネル状となっている。以下、この高濃度部分をコア１５
と呼ぶ。
【００１０】ここで、リンイオン（Ｐ+）は酸化シリコ
ン（ＳｉＯ2）の屈折率を上昇させる作用を有するた
め、このコア１５はシリコン酸化膜１１中において光導
波路となる。すなわち、このコア１５に光を通せば、光
は周辺の低濃度部分（シリコン酸化膜１１）との境界で
反射されてコア１５の方に戻されるため、光はコア１５
中を通って行く。なお、酸化シリコン１１の屈折率を上
昇させる不純物としてはリンイオン以外にも、３価のホ
ウ素（Ｂ）や５価のヒ素（Ａｓ）等、種々の元素のイオ
ンを用いることができる。
ン（ＳｉＯ2）の屈折率を上昇させる作用を有するた
め、このコア１５はシリコン酸化膜１１中において光導
波路となる。すなわち、このコア１５に光を通せば、光
は周辺の低濃度部分（シリコン酸化膜１１）との境界で
反射されてコア１５の方に戻されるため、光はコア１５
中を通って行く。なお、酸化シリコン１１の屈折率を上
昇させる不純物としてはリンイオン以外にも、３価のホ
ウ素（Ｂ）や５価のヒ素（Ａｓ）等、種々の元素のイオ
ンを用いることができる。
【００１１】次に、上記配線パターンのフォトレジスト
１２を除去し、別の開口パターンを有するフォトレジス
ト１６をシリコン酸化膜１１上に形成する（図２
（ｄ））。この配線パターン上からは、より高いエネル
ギ（例えば３ＭｅＶ程度）でシリコン酸化膜１１にリン
イオン１７を注入する。このため、今回のイオン注入に
より形成されるリンイオンの高濃度部分（コア）１８は
先に形成したものよりも深い位置に形成されることとな
り、図３（ａ）に示すように両コア１５、１８は立体交
差することになる。
１２を除去し、別の開口パターンを有するフォトレジス
ト１６をシリコン酸化膜１１上に形成する（図２
（ｄ））。この配線パターン上からは、より高いエネル
ギ（例えば３ＭｅＶ程度）でシリコン酸化膜１１にリン
イオン１７を注入する。このため、今回のイオン注入に
より形成されるリンイオンの高濃度部分（コア）１８は
先に形成したものよりも深い位置に形成されることとな
り、図３（ａ）に示すように両コア１５、１８は立体交
差することになる。
【００１２】このように、本実施例の製造方法によれ
ば、基板１０上の誘電体薄膜（シリコン酸化膜）１１の
内部で、高屈折率のコア１５、１８を任意の深さの所に
形成することができる。そのため、図３（ａ）に示すよ
うな立体交差配線以外にも種々の３次元配線を行なうこ
とができる。例えば図３（ｂ）に示すように、隣接する
平行な光導波路を交互に深い位置と浅い位置に区分して
配置することにより、高密度配線を行なうこともでき
る。図３（ｂ）のような狭ピッチ配線は、多数の素子を
アレイ化して構成したデバイスの高集積化に特に有効で
ある。
ば、基板１０上の誘電体薄膜（シリコン酸化膜）１１の
内部で、高屈折率のコア１５、１８を任意の深さの所に
形成することができる。そのため、図３（ａ）に示すよ
うな立体交差配線以外にも種々の３次元配線を行なうこ
とができる。例えば図３（ｂ）に示すように、隣接する
平行な光導波路を交互に深い位置と浅い位置に区分して
配置することにより、高密度配線を行なうこともでき
る。図３（ｂ）のような狭ピッチ配線は、多数の素子を
アレイ化して構成したデバイスの高集積化に特に有効で
ある。
【００１３】なお、上記実施例ではフォトレジスト１
２、１６により光導波路の配線パターンを形成したが、
細く絞ったイオンビームを線状に振らせることにより
（ベクタスキャン）、或いは逆に、イオンビームを細く
絞って固定したまま基板１０（及び誘電体層１１）の方
を移動させることにより、フォトレジストマスク１２、
１６を使用することなく任意のパターンのコア配線を形
成することもできる。また誘電体層としては、上記実施
例のような酸化シリコン以外にも、窒化シリコン等を用
いることも可能である。
２、１６により光導波路の配線パターンを形成したが、
細く絞ったイオンビームを線状に振らせることにより
（ベクタスキャン）、或いは逆に、イオンビームを細く
絞って固定したまま基板１０（及び誘電体層１１）の方
を移動させることにより、フォトレジストマスク１２、
１６を使用することなく任意のパターンのコア配線を形
成することもできる。また誘電体層としては、上記実施
例のような酸化シリコン以外にも、窒化シリコン等を用
いることも可能である。
【００１４】
【発明の効果】本発明では不純物イオンを高エネルギで
注入するため、不純物イオンの高濃度域すなわち光導波
路は誘電体層の内部に形成される。そして、この光導波
路の表面からの深さは、不純物イオンの注入エネルギを
変化させることにより変えることができる。従って、異
なる注入エネルギにより誘電体層の内部に２本以上の光
導波路を形成することにより、これらの光導波路を誘電
体層の内部で互いに交わることなく、上下に立体交差し
て配線することができる。また、平行配線の場合には、
隣接する配線の深さを交互に変えることにより配線ピッ
チを狭くすることができる。このような光導波路の３次
元配線（すなわち、立体交差配線や細ピッチ配線）によ
り、３次元デバイスにおいてもチップ内光通信を行なう
ことができるようになる。また、通常の２次元デバイス
においても、このような３次元配線を使用することによ
り、集積度の上昇をはかることができ、デバイス（チッ
プ）内通信時間の短縮及び処理速度の向上を実現するこ
とができる。また、３次元配線により配線設計の自由度
が向上するため、設計の負荷が大きく軽減される。
注入するため、不純物イオンの高濃度域すなわち光導波
路は誘電体層の内部に形成される。そして、この光導波
路の表面からの深さは、不純物イオンの注入エネルギを
変化させることにより変えることができる。従って、異
なる注入エネルギにより誘電体層の内部に２本以上の光
導波路を形成することにより、これらの光導波路を誘電
体層の内部で互いに交わることなく、上下に立体交差し
て配線することができる。また、平行配線の場合には、
隣接する配線の深さを交互に変えることにより配線ピッ
チを狭くすることができる。このような光導波路の３次
元配線（すなわち、立体交差配線や細ピッチ配線）によ
り、３次元デバイスにおいてもチップ内光通信を行なう
ことができるようになる。また、通常の２次元デバイス
においても、このような３次元配線を使用することによ
り、集積度の上昇をはかることができ、デバイス（チッ
プ）内通信時間の短縮及び処理速度の向上を実現するこ
とができる。また、３次元配線により配線設計の自由度
が向上するため、設計の負荷が大きく軽減される。
【図１】 本発明の一実施例である薄膜型光導波路の製
造工程の各段階を示す説明図であり、（ａ）は基板上に
誘電体層を設けたチップの斜視図、（ｂ）は誘電体層の
上にフォトレジストを設けた状態のチップの斜視図。
造工程の各段階を示す説明図であり、（ａ）は基板上に
誘電体層を設けたチップの斜視図、（ｂ）は誘電体層の
上にフォトレジストを設けた状態のチップの斜視図。
【図２】 実施例の図１以降の製造工程の各段階を示す
説明図であり、（ｃ）はフォトレジスト上から高エネル
ギイオン注入を行なっている状態のチップの斜視図、
（ｄ）は別のフォトレジストパターン、別の高エネルギ
でイオン注入を行なっている状態のチップの斜視図。
説明図であり、（ｃ）はフォトレジスト上から高エネル
ギイオン注入を行なっている状態のチップの斜視図、
（ｄ）は別のフォトレジストパターン、別の高エネルギ
でイオン注入を行なっている状態のチップの斜視図。
【図３】 （ａ）は誘電体層内で光導波路の立体交差配
線を行なったチップの斜視図、（ｂ）は高密度平行配線
を行なったチップの斜視図。
線を行なったチップの斜視図、（ｂ）は高密度平行配線
を行なったチップの斜視図。
１０…シリコン基板 １１…誘電体層
（シリコン酸化膜） １２、１６…フォトレジストマスク １３…開口部 １４、１７…高エネルギイオン １５、１８…不純物高濃度部分（コア、光導波路）
（シリコン酸化膜） １２、１６…フォトレジストマスク １３…開口部 １４、１７…高エネルギイオン １５、１８…不純物高濃度部分（コア、光導波路）
Claims (1)
- 【請求項１】 誘電体層に、該誘電体の屈折率を上昇さ
せる不純物イオンを高エネルギで注入し、不純物イオン
の高濃度領域により構成される光導波路を誘電体層の内
部に形成することを特徴とする光導波路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30691491A JPH05119221A (ja) | 1991-10-25 | 1991-10-25 | 光導波路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30691491A JPH05119221A (ja) | 1991-10-25 | 1991-10-25 | 光導波路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05119221A true JPH05119221A (ja) | 1993-05-18 |
Family
ID=17962797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30691491A Pending JPH05119221A (ja) | 1991-10-25 | 1991-10-25 | 光導波路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05119221A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7378050B2 (en) | 2000-12-20 | 2008-05-27 | Murata Manufacturing Co., Ltd. | Method of producing translucent ceramic |
-
1991
- 1991-10-25 JP JP30691491A patent/JPH05119221A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7378050B2 (en) | 2000-12-20 | 2008-05-27 | Murata Manufacturing Co., Ltd. | Method of producing translucent ceramic |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8165437B2 (en) | Semiconductor integrated circuits including grating coupler for optical communication and methods of forming the same | |
| US10007061B2 (en) | Three-dimensional (3D) photonic chip-to-fiber interposer | |
| US4789642A (en) | Method for fabricating low loss crystalline silicon waveguides by dielectric implantation | |
| US6898362B2 (en) | Three-dimensional photonic crystal waveguide structure and method | |
| US7054534B1 (en) | Light scattering structures formed in silicon strip loaded waveguides | |
| US4585299A (en) | Process for fabricating optical wave-guiding components and components made by the process | |
| DE60015961T2 (de) | Wellenleiter-array-gitter | |
| DE102021109561B4 (de) | Struktur umfassend Wellenleiter und Isolationsraum und Verfahren zur Herstellung der Struktur | |
| DE102021129493A1 (de) | Silizium-auf-isolator-chipstruktur mit substrat-eingebettetem optischen wellenleiter und verfahren | |
| US6993236B1 (en) | Polysilicon and silicon dioxide light scatterers for silicon waveguides on five layer substrates | |
| JP2001013337A (ja) | 温度無依存アレイ導波路格子素子 | |
| TW540096B (en) | Fabrication of optical waveguides for reduction of minimum waveguide spacing | |
| JP4195992B2 (ja) | スポットサイズ変換器の製造方法 | |
| US20210278742A1 (en) | Reconfigurable optical grating/coupler | |
| US6614952B2 (en) | Programmable optical cross-connector using an array of intersecting waveguides | |
| Barbarossa et al. | Vertically integrated high-silica channel waveguides on Si | |
| JPH09292540A (ja) | 光導波路装置の製造方法 | |
| JP3112114B2 (ja) | 半導体光導波路の製造方法 | |
| JP4150344B2 (ja) | 三次元フォトニック結晶導波路構造形成方法 | |
| US20060093298A1 (en) | Integrated optical waveguide and process for fabrication | |
| CN116609881A (zh) | 一种xy方向均为锥形的光波导制备方法 | |
| Nakamura et al. | New optical waveguide structure: a trench-channel-type high-density waveguide in Si | |
| JPH05224049A (ja) | 方向性結合器およびその製造方法 | |
| JPH05224050A (ja) | 方向性結合器およびその製造方法 | |
| JPH11295543A (ja) | 光導波路作製方法 |