JPH05119882A - 終端抵抗回路および終端抵抗の着脱方法 - Google Patents
終端抵抗回路および終端抵抗の着脱方法Info
- Publication number
- JPH05119882A JPH05119882A JP4081511A JP8151192A JPH05119882A JP H05119882 A JPH05119882 A JP H05119882A JP 4081511 A JP4081511 A JP 4081511A JP 8151192 A JP8151192 A JP 8151192A JP H05119882 A JPH05119882 A JP H05119882A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- termination resistance
- terminating resistor
- line
- regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Small-Scale Networks (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】外部のスイッチ信号によって、終端抵抗の着脱
を可能とし、保管や取り付け、取り外しのメンテナンス
フリーを実現することができる終端抵抗回路および終端
抵抗の着脱方法を提供する。 【構成】コンピュータ機器１、２間の信号ライン４ｂに
電源ライン４ａ側に設けられたレギュレータ６が終端抵
抗５を介して接続される終端抵抗回路において、終端抵
抗５と直列に能動素子からなる単方向スイッチング８を
設け、外部のスイッチ信号によって単方向スイッチング
素子８をオン、オフさせることにより、バスライン３に
対する終端抵抗５の着脱をおこなう。
を可能とし、保管や取り付け、取り外しのメンテナンス
フリーを実現することができる終端抵抗回路および終端
抵抗の着脱方法を提供する。 【構成】コンピュータ機器１、２間の信号ライン４ｂに
電源ライン４ａ側に設けられたレギュレータ６が終端抵
抗５を介して接続される終端抵抗回路において、終端抵
抗５と直列に能動素子からなる単方向スイッチング８を
設け、外部のスイッチ信号によって単方向スイッチング
素子８をオン、オフさせることにより、バスライン３に
対する終端抵抗５の着脱をおこなう。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＣＳＩ（Ｓｍａｌｌ
Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃ
ｅ）システム、特にバージョンアップされたＳＣＳＩ−
２システムを用いたコンピュータ機器間のバスラインの
終端抵抗回路および終端抵抗の着脱方法に関する。
Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃ
ｅ）システム、特にバージョンアップされたＳＣＳＩ−
２システムを用いたコンピュータ機器間のバスラインの
終端抵抗回路および終端抵抗の着脱方法に関する。
【０００２】
【従来の技術】まず、コンピュータ機器のインターフェ
ースについて簡単に説明する。従来、小型コンピュータ
の標準的なインターフェースとして、自動計測用のＧＰ
−ＩＢ、通信用のＲＳ−２３２Ｃなどが知られている。
これらは、ホストコンピュータに組み込まれたり、また
はオプションとしてボ−ドに付加された形で使用され
る。各々のインターフェースは、その要求される機能に
よって、電気的な仕様と実行手順が決められており、ホ
ストとの接続は後述するバスラインで電気的なレベルが
同一になる部分で構成されている。
ースについて簡単に説明する。従来、小型コンピュータ
の標準的なインターフェースとして、自動計測用のＧＰ
−ＩＢ、通信用のＲＳ−２３２Ｃなどが知られている。
これらは、ホストコンピュータに組み込まれたり、また
はオプションとしてボ−ドに付加された形で使用され
る。各々のインターフェースは、その要求される機能に
よって、電気的な仕様と実行手順が決められており、ホ
ストとの接続は後述するバスラインで電気的なレベルが
同一になる部分で構成されている。
【０００３】ＳＣＳＩ仕様のインターフェースもホスト
との接続は同様であり、ホストアダプタを介してＳＣＳ
Ｉバスラインにアクセスするものである。ＳＣＳＩで
は、ホストコンピュータなどのコマンドを送出する装置
をイニシエータと呼び、ハードディスク、プリンタなど
のコマンドを実行する装置をターゲットと呼んでいる。
しかし、ＳＣＳＩシステムにおいては、ある場合にはイ
ニシエータがターゲットになり、逆にターゲットがイニ
シエータになることも許容されている。イニシエータと
ターゲットはＳＣＳＩバスと呼ばれるバスラインによっ
て接続される。このＳＣＳＩバス上に存在する機器は、
イニシエータ、ターゲットの区別無くＳＣＳＩデバイス
と呼ばれるが、ＳＣＳＩバス上には８台までのＳＣＳＩ
デバイスが接続可能である。
との接続は同様であり、ホストアダプタを介してＳＣＳ
Ｉバスラインにアクセスするものである。ＳＣＳＩで
は、ホストコンピュータなどのコマンドを送出する装置
をイニシエータと呼び、ハードディスク、プリンタなど
のコマンドを実行する装置をターゲットと呼んでいる。
しかし、ＳＣＳＩシステムにおいては、ある場合にはイ
ニシエータがターゲットになり、逆にターゲットがイニ
シエータになることも許容されている。イニシエータと
ターゲットはＳＣＳＩバスと呼ばれるバスラインによっ
て接続される。このＳＣＳＩバス上に存在する機器は、
イニシエータ、ターゲットの区別無くＳＣＳＩデバイス
と呼ばれるが、ＳＣＳＩバス上には８台までのＳＣＳＩ
デバイスが接続可能である。
【０００４】ＳＣＳＩバスの信号は、シングルエンデッ
トＴＹＰＥの場合の例で図５のように構成されている。
この図において、２１はイニシエータ、２２はターゲッ
トである。この図に示すように、ＳＣＳＩバスの信号
は、上側９本のデータ信号（奇数パリティビット１本を
含む）と下側９本の制御信号の合わせて１８本の信号ラ
インから構成されている。これらの信号はすべて０、１
信号で扱われている。
トＴＹＰＥの場合の例で図５のように構成されている。
この図において、２１はイニシエータ、２２はターゲッ
トである。この図に示すように、ＳＣＳＩバスの信号
は、上側９本のデータ信号（奇数パリティビット１本を
含む）と下側９本の制御信号の合わせて１８本の信号ラ
インから構成されている。これらの信号はすべて０、１
信号で扱われている。
【０００５】イニシエータ２１とターゲット２２との接
続例を図６に示す。この図に示すものは、一般にＳＣＳ
ＩのシングルエンデットＴＹＰＥと呼ばれるものであ
る。この図に示すように、イニシエータ２１とターゲッ
ト２２はＳＣＳＩのバスライン２３で接続されている。
この図において、２４ａは電源ラインで、通常５Ｖが印
加される。２４ｂは図５に示す信号ラインで、一本のラ
インしか図示していないが、実際は１８本のラインが存
在する。２４ｃはアースラインで、これも実際は複数本
存在する。この電源ライン２４ａ、信号ライン２４ｂ、
アースライン２４ｃを合わせてバスラインと呼んでい
る。２５は終端抵抗（ターミネータ）であり、これは、
イニシエータ２１およびターゲット２２等のＳＣＳＩデ
バイス間の０、１信号を正確な矩形波として転送するた
めにバスラインケーブルとのインピーダンスの整合を取
る必要があり、末端のＳＣＳＩデバイスにそれぞれ設け
る必要があるものである。ＳＣＳＩシステムにおいて
は、この終端抵抗２５は、各デバイスにつき信号ライン
の数、すなわち１８セット設ける必要があり、また、そ
の抵抗値は図６の回路の場合で、２５ａは２２０Ω、２
５ｂは３３０Ωと規定されている。
続例を図６に示す。この図に示すものは、一般にＳＣＳ
ＩのシングルエンデットＴＹＰＥと呼ばれるものであ
る。この図に示すように、イニシエータ２１とターゲッ
ト２２はＳＣＳＩのバスライン２３で接続されている。
この図において、２４ａは電源ラインで、通常５Ｖが印
加される。２４ｂは図５に示す信号ラインで、一本のラ
インしか図示していないが、実際は１８本のラインが存
在する。２４ｃはアースラインで、これも実際は複数本
存在する。この電源ライン２４ａ、信号ライン２４ｂ、
アースライン２４ｃを合わせてバスラインと呼んでい
る。２５は終端抵抗（ターミネータ）であり、これは、
イニシエータ２１およびターゲット２２等のＳＣＳＩデ
バイス間の０、１信号を正確な矩形波として転送するた
めにバスラインケーブルとのインピーダンスの整合を取
る必要があり、末端のＳＣＳＩデバイスにそれぞれ設け
る必要があるものである。ＳＣＳＩシステムにおいて
は、この終端抵抗２５は、各デバイスにつき信号ライン
の数、すなわち１８セット設ける必要があり、また、そ
の抵抗値は図６の回路の場合で、２５ａは２２０Ω、２
５ｂは３３０Ωと規定されている。
【０００６】しかしながら、信号ライン２４ｂの特性イ
ンピーダンスは、一般には１１０Ωであるが、終端抵抗
２５は、上記の例ではトータルで１３２Ωであり、それ
ぞれのインピーダンスが異なるため、バスラインケーブ
ルとのインピーダンスのミスマッチングを起こしやすい
という欠点があり、ケーブルの長さをあまり長くとれな
かったり、信号の転送スピードもある程度までに押さえ
なければならないという不都合があった。
ンピーダンスは、一般には１１０Ωであるが、終端抵抗
２５は、上記の例ではトータルで１３２Ωであり、それ
ぞれのインピーダンスが異なるため、バスラインケーブ
ルとのインピーダンスのミスマッチングを起こしやすい
という欠点があり、ケーブルの長さをあまり長くとれな
かったり、信号の転送スピードもある程度までに押さえ
なければならないという不都合があった。
【０００７】そこで、上記の不都合を改善するためにバ
ージョンアップされたＳＣＳＩ−２が開発された。その
例を図７に示す。この図において、図６と符号の同じも
のは同じ部材を示しているため、詳細な説明を省略し、
相違点のみ説明する。この図において、２５ｃは信号ラ
イン２４ｂ側に接続された終端抵抗であり、その抵抗値
は１１０Ωである。２６は電源ライン２４ａ側に接続さ
れたレギュレータであり、電源ライン２４ａの通常５Ｖ
電圧を２．８５Ｖに調節し、終端抵抗２５ｃに定電圧を
供給するためのものである。この終端抵抗２５ｃとレギ
ュレータ２６は直列接続されている。２７はレギュレー
タ２６の近傍とアースライン２４ｃとの間に設けられた
コンデンサであり、電源ライン２４ａ上やレギュレータ
２７の出力側のノイズやリップルを除去するためのもの
である。
ージョンアップされたＳＣＳＩ−２が開発された。その
例を図７に示す。この図において、図６と符号の同じも
のは同じ部材を示しているため、詳細な説明を省略し、
相違点のみ説明する。この図において、２５ｃは信号ラ
イン２４ｂ側に接続された終端抵抗であり、その抵抗値
は１１０Ωである。２６は電源ライン２４ａ側に接続さ
れたレギュレータであり、電源ライン２４ａの通常５Ｖ
電圧を２．８５Ｖに調節し、終端抵抗２５ｃに定電圧を
供給するためのものである。この終端抵抗２５ｃとレギ
ュレータ２６は直列接続されている。２７はレギュレー
タ２６の近傍とアースライン２４ｃとの間に設けられた
コンデンサであり、電源ライン２４ａ上やレギュレータ
２７の出力側のノイズやリップルを除去するためのもの
である。
【０００８】次に、ＳＣＳＩシステムの構成例を図８に
示す。この図において、２２ａ、２２ｂ、２２ｃ、２２
ｄは、たとえばＣＤ−ＲＯＭ装置、光ディスク装置、ス
キャナー、プリンター等のターゲットである。この図に
示すようにＳＣＳＩデバイス（ターゲット２２）を複数
個接続する場合は、ＳＣＳＩシステムの規格上、ＳＣＳ
Ｉバスに接続された両端のデバイス（この図の場合、イ
ニシエータ２１、ターゲット２２ｄ）間に接続されたデ
バイス（この図の場合、ターゲット２２ａ、２２ｂ、２
２ｃ）の終端抵抗を取り外さなければならないことにな
っている。従来、この終端抵抗の取り付け、または取り
外しについては、たとえば以下の２つの方法が考えられ
る。 図７のターゲット２２を図８のターゲット２２ａ、２
２ｂ、２２ｃとした場合、そのＡの位置にＤＩＰスイッ
チ等の機械式スイッチを設け、そのスイッチのオン、オ
フによって行う。 終端抵抗（図７のターゲット２２を図８のターゲット
２２ａ、２２ｂ、２２ｃとした場合、そのＡ−Ａ´間）
を内蔵したコネクタ、あるいは抵抗モジュールのデバイ
スへの取り付けおよび取り外しによって行う。
示す。この図において、２２ａ、２２ｂ、２２ｃ、２２
ｄは、たとえばＣＤ−ＲＯＭ装置、光ディスク装置、ス
キャナー、プリンター等のターゲットである。この図に
示すようにＳＣＳＩデバイス（ターゲット２２）を複数
個接続する場合は、ＳＣＳＩシステムの規格上、ＳＣＳ
Ｉバスに接続された両端のデバイス（この図の場合、イ
ニシエータ２１、ターゲット２２ｄ）間に接続されたデ
バイス（この図の場合、ターゲット２２ａ、２２ｂ、２
２ｃ）の終端抵抗を取り外さなければならないことにな
っている。従来、この終端抵抗の取り付け、または取り
外しについては、たとえば以下の２つの方法が考えられ
る。 図７のターゲット２２を図８のターゲット２２ａ、２
２ｂ、２２ｃとした場合、そのＡの位置にＤＩＰスイッ
チ等の機械式スイッチを設け、そのスイッチのオン、オ
フによって行う。 終端抵抗（図７のターゲット２２を図８のターゲット
２２ａ、２２ｂ、２２ｃとした場合、そのＡ−Ａ´間）
を内蔵したコネクタ、あるいは抵抗モジュールのデバイ
スへの取り付けおよび取り外しによって行う。
【０００９】
【発明が解決しようとする課題】しかしながら、の方
法では、スイッチの接点の数は、信号ラインの数（図７
の例の場合は１８個）必要であり、この複数個のスイッ
チを１つ１つ切り替える必要がある。また、の方法で
は、抵抗内蔵コネクタや抵抗モジュールを付属品という
形で保管するというメンテナンスが必要であり、上記コ
ネクタやモジュールが紛失する等の問題が考えられる。
また、人為的にこのコネクタやモジュールの取り付け、
取り外しのメンテナンスも必要であるという不都合も生
ずる。たとえば、ＳＣＳＩシステムにおいては、最大で
８個までのデバイスが接続可能であるが、複数のデバイ
スを複雑に接続しなければならない近年の状況では、上
記のコネクタやモジュールの取り付け、取り外しを頻繁
に行わなければならず、このメンテナンスがシステムの
組み替えの際に大きな支障をきたすことになる。
法では、スイッチの接点の数は、信号ラインの数（図７
の例の場合は１８個）必要であり、この複数個のスイッ
チを１つ１つ切り替える必要がある。また、の方法で
は、抵抗内蔵コネクタや抵抗モジュールを付属品という
形で保管するというメンテナンスが必要であり、上記コ
ネクタやモジュールが紛失する等の問題が考えられる。
また、人為的にこのコネクタやモジュールの取り付け、
取り外しのメンテナンスも必要であるという不都合も生
ずる。たとえば、ＳＣＳＩシステムにおいては、最大で
８個までのデバイスが接続可能であるが、複数のデバイ
スを複雑に接続しなければならない近年の状況では、上
記のコネクタやモジュールの取り付け、取り外しを頻繁
に行わなければならず、このメンテナンスがシステムの
組み替えの際に大きな支障をきたすことになる。
【００１０】本発明は、上記問題点に鑑みてなされたも
のであって、外部のスイッチ信号によって、終端抵抗の
着脱を可能とし、保管や取り付け、取り外しのメンテナ
ンスフリーを実現することができる終端抵抗回路および
終端抵抗の着脱方法を提供することを目的にしている。
のであって、外部のスイッチ信号によって、終端抵抗の
着脱を可能とし、保管や取り付け、取り外しのメンテナ
ンスフリーを実現することができる終端抵抗回路および
終端抵抗の着脱方法を提供することを目的にしている。
【００１１】
【課題を解決するための手段】本発明の終端抵抗回路
は、上記目的を達成するために、コンピュータ機器間の
信号ラインに、電源ライン側に設けられたレギュレータ
が終端抵抗を介して接続される終端抵抗回路において、
終端抵抗と直列に能動素子からなる単方向スイッチング
素子を設けたことを特徴とする。また、本発明の終端抵
抗の着脱方法は、上記終端抵抗回路において、外部のス
イッチ信号によって単方向スイッチング素子をオン、オ
フさせることにより、バスラインに対する終端抵抗の着
脱をおこなうことを特徴とする。また、本発明の終端抵
抗回路は、上記終端抵抗回路において、電源ラインとレ
ギュレータとの間に能動素子からなるスイッチング素子
を設けたことを特徴とする。さらに、本発明の終端抵抗
の着脱方法は、上記の電源ラインとレギュレータとの間
に能動素子からなるスイッチング素子を設けた終端抵抗
回路において、外部のスイッチ信号によって単方向スイ
ッチング素子およびスイッチング素子をオン、オフさせ
ることにより、バスラインに対するレギュレータの着脱
と同時に終端抵抗の着脱をおこなうことを特徴とする。
は、上記目的を達成するために、コンピュータ機器間の
信号ラインに、電源ライン側に設けられたレギュレータ
が終端抵抗を介して接続される終端抵抗回路において、
終端抵抗と直列に能動素子からなる単方向スイッチング
素子を設けたことを特徴とする。また、本発明の終端抵
抗の着脱方法は、上記終端抵抗回路において、外部のス
イッチ信号によって単方向スイッチング素子をオン、オ
フさせることにより、バスラインに対する終端抵抗の着
脱をおこなうことを特徴とする。また、本発明の終端抵
抗回路は、上記終端抵抗回路において、電源ラインとレ
ギュレータとの間に能動素子からなるスイッチング素子
を設けたことを特徴とする。さらに、本発明の終端抵抗
の着脱方法は、上記の電源ラインとレギュレータとの間
に能動素子からなるスイッチング素子を設けた終端抵抗
回路において、外部のスイッチ信号によって単方向スイ
ッチング素子およびスイッチング素子をオン、オフさせ
ることにより、バスラインに対するレギュレータの着脱
と同時に終端抵抗の着脱をおこなうことを特徴とする。
【００１２】
【作用】上記のように、本発明の終端抵抗回路には、信
号ラインとレギュレータとの間に、終端抵抗と直列に能
動素子からなる単方向スイッチング素子を設けているた
め、外部からたとえばローレベルオンの信号が入力され
た場合、上記の単方向スイッチング素子がオンになり、
終端抵抗がバスラインに取り付けられた状態になる。ま
た、外部からハイレベルオフの信号が入力された場合、
上記の単方向スイッチング素子はオフになり、終端抵抗
がバスラインから取り外された状態になる。そのため、
外部のスイッチ信号によって終端抵抗の着脱が可能とな
る。したがって、単方向スイッチング素子をデバイスに
内蔵することにより、抵抗内蔵コネクタや抵抗モジュー
ルの保管および取り付け、取り外しのメンテナンスをす
る必要がなくなる。
号ラインとレギュレータとの間に、終端抵抗と直列に能
動素子からなる単方向スイッチング素子を設けているた
め、外部からたとえばローレベルオンの信号が入力され
た場合、上記の単方向スイッチング素子がオンになり、
終端抵抗がバスラインに取り付けられた状態になる。ま
た、外部からハイレベルオフの信号が入力された場合、
上記の単方向スイッチング素子はオフになり、終端抵抗
がバスラインから取り外された状態になる。そのため、
外部のスイッチ信号によって終端抵抗の着脱が可能とな
る。したがって、単方向スイッチング素子をデバイスに
内蔵することにより、抵抗内蔵コネクタや抵抗モジュー
ルの保管および取り付け、取り外しのメンテナンスをす
る必要がなくなる。
【００１３】さらに、上記終端抵抗回路において、電源
ラインとレギュレータとの間に能動素子からなるスイッ
チング素子を設けた場合には、単方向スイッチング素子
がオンの時はこの電源ラインとレギュレータとの間のス
イッチング素子もオンになり、また、単方向スイッチン
グ素子がオフの時は、電源ラインとレギュレータとの間
のスイッチング素子がオフになり、バスラインに対する
レギュレータの着脱と終端抵抗の着脱が同時に行われる
ことになる。したがって、単方向スイッチング素子がオ
フの時、つまり、終端抵抗がバスラインから取り外され
た状態の時は、電源ラインからレギュレータへ電流が流
れないため、単方向スイッチング素子のみを設ける場合
に比べて省電力化が可能となる。
ラインとレギュレータとの間に能動素子からなるスイッ
チング素子を設けた場合には、単方向スイッチング素子
がオンの時はこの電源ラインとレギュレータとの間のス
イッチング素子もオンになり、また、単方向スイッチン
グ素子がオフの時は、電源ラインとレギュレータとの間
のスイッチング素子がオフになり、バスラインに対する
レギュレータの着脱と終端抵抗の着脱が同時に行われる
ことになる。したがって、単方向スイッチング素子がオ
フの時、つまり、終端抵抗がバスラインから取り外され
た状態の時は、電源ラインからレギュレータへ電流が流
れないため、単方向スイッチング素子のみを設ける場合
に比べて省電力化が可能となる。
【００１４】
【実施例】以下、本発明の実施例を図面を参照しつつ詳
述する。図１にコンピュータ機器の接続例を示す。この
図は、ＳＣＳＩ−２対応のシステムの接続例で、シング
ルエンデットＴＹＰＥと呼ばれている。１はイニシエー
タ、２はＣＤ−ＲＯＭ装置等のターゲット、３はイニシ
エータ１とターゲット２を接続するＳＣＳＩのバスライ
ンである。このバスライン３は端子数５０本又は６８本
のコネクタ付きケーブルが用いられる。このバスライン
３には、電源ライン４ａ、信号ライン４ｂ、アースライ
ン４ｃが通っている。この電源ライン４ａは、一本のラ
インをとおして通常５Ｖが印加される。信号ライン４ｂ
は、図５に示すもので、一本のラインのみしか図示して
いないが、実際は図５に示すように１８本の信号ライン
が存在する。アースライン４ｃも実際は複数本存在す
る。この電源ライン４ａ、信号ライン４ｂ、アースライ
ン４ｃを合わせてバスラインと呼んでいる。
述する。図１にコンピュータ機器の接続例を示す。この
図は、ＳＣＳＩ−２対応のシステムの接続例で、シング
ルエンデットＴＹＰＥと呼ばれている。１はイニシエー
タ、２はＣＤ−ＲＯＭ装置等のターゲット、３はイニシ
エータ１とターゲット２を接続するＳＣＳＩのバスライ
ンである。このバスライン３は端子数５０本又は６８本
のコネクタ付きケーブルが用いられる。このバスライン
３には、電源ライン４ａ、信号ライン４ｂ、アースライ
ン４ｃが通っている。この電源ライン４ａは、一本のラ
インをとおして通常５Ｖが印加される。信号ライン４ｂ
は、図５に示すもので、一本のラインのみしか図示して
いないが、実際は図５に示すように１８本の信号ライン
が存在する。アースライン４ｃも実際は複数本存在す
る。この電源ライン４ａ、信号ライン４ｂ、アースライ
ン４ｃを合わせてバスラインと呼んでいる。
【００１５】５は信号ライン４ｂに接続されている終端
抵抗（ターミネータ）であり、これは、イニシエータ
１、ターゲット２等のＳＣＳＩデバイス間の０、１信号
を正確な矩形波として転送するためにバスケーブルとの
インピーダンスの整合を取るためのものであり、末端の
イニシエータ１およびターゲット２等のＳＣＳＩデバイ
スにそれぞれ設ける必要があるものである。この終端抵
抗５は、シングルエンデットＴＹＰＥの回路の場合で、
各デバイスにつき信号ライン４ｂの数、すなわち１８個
設ける必要があり、また、その抵抗値は、１１０Ωであ
る。６は電源ライン４ａ側に接続されたレギュレータで
あり、電源ライン４ａの通常５Ｖ電圧を２．８５Ｖに調
節し、終端抵抗５に定電圧を供給するためのものであ
る。この終端抵抗５とレギュレータ６は直列接続されて
いる。７はレギュレータ６の近傍とアースライン４ｃと
の間に設けられたコンデンサであり、電源ライン４ａ上
やレギュレータ６の出力側のノイズやリップルを除去す
るためのものである。
抵抗（ターミネータ）であり、これは、イニシエータ
１、ターゲット２等のＳＣＳＩデバイス間の０、１信号
を正確な矩形波として転送するためにバスケーブルとの
インピーダンスの整合を取るためのものであり、末端の
イニシエータ１およびターゲット２等のＳＣＳＩデバイ
スにそれぞれ設ける必要があるものである。この終端抵
抗５は、シングルエンデットＴＹＰＥの回路の場合で、
各デバイスにつき信号ライン４ｂの数、すなわち１８個
設ける必要があり、また、その抵抗値は、１１０Ωであ
る。６は電源ライン４ａ側に接続されたレギュレータで
あり、電源ライン４ａの通常５Ｖ電圧を２．８５Ｖに調
節し、終端抵抗５に定電圧を供給するためのものであ
る。この終端抵抗５とレギュレータ６は直列接続されて
いる。７はレギュレータ６の近傍とアースライン４ｃと
の間に設けられたコンデンサであり、電源ライン４ａ上
やレギュレータ６の出力側のノイズやリップルを除去す
るためのものである。
【００１６】この終端抵抗回路における終端抵抗５のバ
スライン３に対する着脱を行うため、本実施例において
は、終端抵抗５とレギュレータ６との間、すなわちＢ点
に能動素子からなる複数の単方向スイッチング素子（図
示せず。）を設けるが、終端抵抗５は信号ライン４ｂの
数分設ける必要があるため、このスイッチング素子もそ
れに対応した数が設けられている。ここでは、上記終端
抵抗回路を構成する終端抵抗５、レギュレータ６、コン
デンサ７等を単方向スイッチング素子とともに集積化す
る。
スライン３に対する着脱を行うため、本実施例において
は、終端抵抗５とレギュレータ６との間、すなわちＢ点
に能動素子からなる複数の単方向スイッチング素子（図
示せず。）を設けるが、終端抵抗５は信号ライン４ｂの
数分設ける必要があるため、このスイッチング素子もそ
れに対応した数が設けられている。ここでは、上記終端
抵抗回路を構成する終端抵抗５、レギュレータ６、コン
デンサ７等を単方向スイッチング素子とともに集積化す
る。
【００１７】図２は、単方向スイッチング素子を含む集
積化した終端抵抗回路の等価回路図である。この図のＣ
点、Ｄ点、Ｅ点は図１のＣ点、Ｄ点、Ｅ点に対応してい
る。この図において、８は、終端抵抗５とレギュレータ
６との間に設けられた複数の単方向スイッチング素子で
あり、ＰＮＰ型のトランジスタで構成したものである。
９は単方向スイッチング素子８にバイアスをかけるため
のバイアス抵抗であり、１０（点線で囲ってある箇所）
は、スイッチング素子で抵抗内蔵型トランジスタであ
る。このスイッチング素子１０は外部の信号により単方
向スイッチング素子をオン、オフするためのスイッチと
して機能するものである。終端抵抗５は、この図では図
面の簡略化のために９個しか図示していないが、実際は
信号ラインの数、すなわち１８個必要である。
積化した終端抵抗回路の等価回路図である。この図のＣ
点、Ｄ点、Ｅ点は図１のＣ点、Ｄ点、Ｅ点に対応してい
る。この図において、８は、終端抵抗５とレギュレータ
６との間に設けられた複数の単方向スイッチング素子で
あり、ＰＮＰ型のトランジスタで構成したものである。
９は単方向スイッチング素子８にバイアスをかけるため
のバイアス抵抗であり、１０（点線で囲ってある箇所）
は、スイッチング素子で抵抗内蔵型トランジスタであ
る。このスイッチング素子１０は外部の信号により単方
向スイッチング素子をオン、オフするためのスイッチと
して機能するものである。終端抵抗５は、この図では図
面の簡略化のために９個しか図示していないが、実際は
信号ラインの数、すなわち１８個必要である。
【００１８】この図２に示す回路がＳＣＳＩシステムの
バスラインに接続された場合の動作について説明する。
今、Ｆ点よりローレベルオンの信号が入力された（Ｆ点
とアースに接続されたスイッチが閉じた）場合、単方向
スイッチング素子８がオンになり、終端抵抗５がバスラ
イン３に取り付けられた状態になる。また、外部からハ
イレベルオフの信号が入力された（Ｆ点とアースに接続
されたスイッチが開いた）場合、単方向スイッチング素
子８はオフになり、終端抵抗５がバスライン３に取り外
された状態になる。そのため、外部のスイッチ信号によ
って終端抵抗５の着脱が可能となる。この図に示す集積
回路はハイブリッドＩＣ技術を用いて製造されることが
望ましいが、モノルシックＩＣ技術等の他の技術を用い
て製造してもよいことはいうまでもない。
バスラインに接続された場合の動作について説明する。
今、Ｆ点よりローレベルオンの信号が入力された（Ｆ点
とアースに接続されたスイッチが閉じた）場合、単方向
スイッチング素子８がオンになり、終端抵抗５がバスラ
イン３に取り付けられた状態になる。また、外部からハ
イレベルオフの信号が入力された（Ｆ点とアースに接続
されたスイッチが開いた）場合、単方向スイッチング素
子８はオフになり、終端抵抗５がバスライン３に取り外
された状態になる。そのため、外部のスイッチ信号によ
って終端抵抗５の着脱が可能となる。この図に示す集積
回路はハイブリッドＩＣ技術を用いて製造されることが
望ましいが、モノルシックＩＣ技術等の他の技術を用い
て製造してもよいことはいうまでもない。
【００１９】図３は、他の実施例の終端抵抗回路の等価
回路図である。この図において、図２との相違点は、図
１のＤ´点、すなわち、電源ライン４ａとレギュレータ
６との間に抵抗内蔵型トランジスタ（点線で囲ってある
箇所）等のスイッチング素子１１を設けたことである。
このスイッチング素子１１は、スイッチング素子１０に
よって動作し、スイッチング素子１０がオンのときはス
イッチング素子１１もオンになり、スイッチング素子１
０がオフのときはスイッチング素子１１もオフになる。
この様にして、レギュレータ６の着脱と同時に、終端抵
抗５の着脱が可能となる。
回路図である。この図において、図２との相違点は、図
１のＤ´点、すなわち、電源ライン４ａとレギュレータ
６との間に抵抗内蔵型トランジスタ（点線で囲ってある
箇所）等のスイッチング素子１１を設けたことである。
このスイッチング素子１１は、スイッチング素子１０に
よって動作し、スイッチング素子１０がオンのときはス
イッチング素子１１もオンになり、スイッチング素子１
０がオフのときはスイッチング素子１１もオフになる。
この様にして、レギュレータ６の着脱と同時に、終端抵
抗５の着脱が可能となる。
【００２０】図４は、図１のターゲット２において複数
のターゲット２ａ、２ｂ、２ｃ、２ｄを取り付けた時の
外部の概略図である。この図に示すイニシエータ１およ
びターゲット２ａ、２ｂ、２ｃ、２ｄには、図２または
図３に示す終端抵抗回路が内蔵されている。図２、図３
に示す終端抵抗回路において、終端抵抗５の数が９個で
あるため、デバイスにこの終端抵抗回路を２個内蔵する
必要がある。この図４において、１２、１３ａ、１３
ｂ、１３ｃ、１３ｄは、たとえば図２のＦ点への信号を
入力するための外部に取り付けられた切り替えスイッチ
である。この図に示すように、複数のターゲット２ａ、
２ｂ、２ｃ、２ｄを取り付ける場合、たとえば、スイッ
チ１２、１３ｄをオンとし、スイッチ１３ａ、１３ｂ、
１３ｃをオフとするだけで、中間に位置するターゲット
２ａ、２ｂ、２ｃの終端抵抗５が容易に着脱される。ま
た、図３の回路の場合は終端抵抗５とレギュレータ６が
同時に着脱される。
のターゲット２ａ、２ｂ、２ｃ、２ｄを取り付けた時の
外部の概略図である。この図に示すイニシエータ１およ
びターゲット２ａ、２ｂ、２ｃ、２ｄには、図２または
図３に示す終端抵抗回路が内蔵されている。図２、図３
に示す終端抵抗回路において、終端抵抗５の数が９個で
あるため、デバイスにこの終端抵抗回路を２個内蔵する
必要がある。この図４において、１２、１３ａ、１３
ｂ、１３ｃ、１３ｄは、たとえば図２のＦ点への信号を
入力するための外部に取り付けられた切り替えスイッチ
である。この図に示すように、複数のターゲット２ａ、
２ｂ、２ｃ、２ｄを取り付ける場合、たとえば、スイッ
チ１２、１３ｄをオンとし、スイッチ１３ａ、１３ｂ、
１３ｃをオフとするだけで、中間に位置するターゲット
２ａ、２ｂ、２ｃの終端抵抗５が容易に着脱される。ま
た、図３の回路の場合は終端抵抗５とレギュレータ６が
同時に着脱される。
【００２１】なお、図２、図３の終端抵抗回路は一例に
過ぎず、所期の目的が達せられるものであればいかなる
ものでもよい。たとえば、これらの図において、単方向
スイッチング素子８、スイッチング素子１０、および図
３のスイッチング素子１１はトランジスタに代えて、他
のＩＣを用いてもよい。また、スイッチング素子１０は
必ずしも必要としない。また、終端抵抗５および単方向
スイッチング素子８の設ける位置は、実施例に限定され
るものではなく、要は、信号ライン４ｂとレギュレータ
６との間に、終端抵抗５と単方向スイッチング素子８と
の直列回路が設けられていればよい。したがって、単方
向スイッチング素子８は終端抵抗５と信号ライン４ｂと
の間に設けてもよい。また、図２、図３の終端抵抗回路
では、終端抵抗５の数を９個設けているが、１つの終端
抵抗回路における終端抵抗５の数は上記のものに限らな
い。さらに、図４に示すスイッチ１２、１３ａ、１３
ｂ、１３ｃ、１３ｄは本実施例のものに限られるもので
はなく、このスイッチのオン、オフ動作をソフトウェア
等で電子的に行わせてもよい。
過ぎず、所期の目的が達せられるものであればいかなる
ものでもよい。たとえば、これらの図において、単方向
スイッチング素子８、スイッチング素子１０、および図
３のスイッチング素子１１はトランジスタに代えて、他
のＩＣを用いてもよい。また、スイッチング素子１０は
必ずしも必要としない。また、終端抵抗５および単方向
スイッチング素子８の設ける位置は、実施例に限定され
るものではなく、要は、信号ライン４ｂとレギュレータ
６との間に、終端抵抗５と単方向スイッチング素子８と
の直列回路が設けられていればよい。したがって、単方
向スイッチング素子８は終端抵抗５と信号ライン４ｂと
の間に設けてもよい。また、図２、図３の終端抵抗回路
では、終端抵抗５の数を９個設けているが、１つの終端
抵抗回路における終端抵抗５の数は上記のものに限らな
い。さらに、図４に示すスイッチ１２、１３ａ、１３
ｂ、１３ｃ、１３ｄは本実施例のものに限られるもので
はなく、このスイッチのオン、オフ動作をソフトウェア
等で電子的に行わせてもよい。
【００２２】
【発明の効果】本発明の終端抵抗回路においては、信号
ラインとレギュレータとの間に終端抵抗と単方向スイッ
チング素子が設けられているため、外部のスイッチ信号
によって単方向スイッチング素子をオン、オフさせるこ
とにより、終端抵抗の着脱が可能となる。したがって、
単方向スイッチング素子をデバイスに内蔵することによ
り、抵抗内蔵コネクタや抵抗モジュールの保管および取
り付け、取り外しのメンテナンスをする必要がなくな
る。さらに、レギュレータと電源ラインとの間にスイッ
チング素子を設けた場合には、単方向スイッチング素子
のみを設ける場合に比べて省電力化が可能となる。ま
た、複数の終端抵抗と単方向スイッチング素子等をハイ
ブリッドＩＣ技術等を用いて集積化すればＳＣＳＩ等の
装置への取り付けが容易になる。
ラインとレギュレータとの間に終端抵抗と単方向スイッ
チング素子が設けられているため、外部のスイッチ信号
によって単方向スイッチング素子をオン、オフさせるこ
とにより、終端抵抗の着脱が可能となる。したがって、
単方向スイッチング素子をデバイスに内蔵することによ
り、抵抗内蔵コネクタや抵抗モジュールの保管および取
り付け、取り外しのメンテナンスをする必要がなくな
る。さらに、レギュレータと電源ラインとの間にスイッ
チング素子を設けた場合には、単方向スイッチング素子
のみを設ける場合に比べて省電力化が可能となる。ま
た、複数の終端抵抗と単方向スイッチング素子等をハイ
ブリッドＩＣ技術等を用いて集積化すればＳＣＳＩ等の
装置への取り付けが容易になる。
【図１】本発明を適用するコンピュータ機器の接続例を
説明するための内部接続図である。
説明するための内部接続図である。
【図２】本発明を実施するための終端抵抗回路の等価回
路図である。
路図である。
【図３】本発明を実施するための他の終端抵抗回路の等
価回路図である。
価回路図である。
【図４】本発明を適用するコンピュータ機器の接続例の
外部概略図である。
外部概略図である。
【図５】ＳＣＳＩバスの信号の概略図である。
【図６】従来のコンピュータ機器の接続例を説明するた
めの内部接続図である。
めの内部接続図である。
【図７】従来のコンピュータ機器の接続例を説明するた
めの内部接続図である。
めの内部接続図である。
【図８】従来のコンピュータ機器の接続例の外部概略図
である。
である。
１ ターゲット ２ イニシエータ ３ バスライン ４ａ 電源ライン ４ｂ 信号ライン ４ｃ アースライン ５ 終端抵抗 ６ レギュレータ ７ コンデンサ ８ 単方向スイッチング素子 ９ バイアス抵抗 １０ スイッチング素子 １１ スイッチング素子 １２ スイッチ １３ａ スイッチ １３ｂ スイッチ １３ｃ スイッチ １３ｄ スイッチ
Claims (4)
- 【請求項１】コンピュータ機器（１）、（２）間の信号
ライン（４ｂ）に、電源ライン（４ａ）側に設けられた
レギュレータ（６）が終端抵抗（５）を介して接続され
る終端抵抗回路において、終端抵抗（５）と直列に能動
素子からなる単方向スイッチング素子（８）を設けたこ
とを特徴とする終端抵抗回路。 - 【請求項２】請求項１記載の終端抵抗回路における終端
抵抗の着脱方法であって、外部のスイッチ信号によって
単方向スイッチング素子（８）をオン、オフさせること
により、バスライン（３）に対する終端抵抗（５）の着
脱をおこなうことを特徴とする終端抵抗の着脱方法。 - 【請求項３】請求項１記載の終端抵抗回路において、電
源ライン（４ａ）とレギュレータ（６）との間に能動素
子からなるスイッチング素子（１１）を設けたことを特
徴とする終端抵抗回路。 - 【請求項４】請求項３記載の終端抵抗回路における終端
抵抗の着脱方法であって、外部のスイッチ信号によって
単方向スイッチング素子（８）およびスイッチング素子
（１１）をオン、オフさせることにより、バスライン
（３）に対するレギュレータ（６）の着脱と同時に終端
抵抗（５）の着脱をおこなうことを特徴とする終端抵抗
の着脱方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04081511A JP3089804B2 (ja) | 1991-09-05 | 1992-03-02 | 終端抵抗回路および終端抵抗の着脱方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25449991 | 1991-09-05 | ||
| JP3-254499 | 1991-09-05 | ||
| JP04081511A JP3089804B2 (ja) | 1991-09-05 | 1992-03-02 | 終端抵抗回路および終端抵抗の着脱方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05119882A true JPH05119882A (ja) | 1993-05-18 |
| JP3089804B2 JP3089804B2 (ja) | 2000-09-18 |
Family
ID=26422531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04081511A Expired - Fee Related JP3089804B2 (ja) | 1991-09-05 | 1992-03-02 | 終端抵抗回路および終端抵抗の着脱方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3089804B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265912B1 (en) | 1997-08-06 | 2001-07-24 | Nec Corporation | High-speed bus capable of effectively suppressing a noise on a bus line |
-
1992
- 1992-03-02 JP JP04081511A patent/JP3089804B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265912B1 (en) | 1997-08-06 | 2001-07-24 | Nec Corporation | High-speed bus capable of effectively suppressing a noise on a bus line |
| US6531901B2 (en) | 1997-08-06 | 2003-03-11 | Nec Corporation | High-speed bus capable of effectively suppressing a noise on a bus line |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3089804B2 (ja) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5553250A (en) | Bus terminating circuit | |
| US7293124B2 (en) | Storage device with parallel interface connector | |
| KR940001692B1 (ko) | 배선판 | |
| US5586271A (en) | In-line SCSI bus circuit for providing isolation and bi-directional communication between two portions of a SCSI bus | |
| US5313595A (en) | Automatic signal termination system for a computer bus | |
| CN1196280C (zh) | 双向连接线用的带光耦合器的电隔离器件 | |
| US5570037A (en) | Switchable differential terminator | |
| US6378025B1 (en) | Automatic multi-mode termination | |
| US6504725B1 (en) | Topology for PCI bus riser card system | |
| EP0567354A1 (en) | Self-configuring bus termination component | |
| US7107380B1 (en) | Configuration for dockable portable computers using a single ethernet physical layer chip and transformer | |
| US20100064066A1 (en) | KVM switch system and interface adapter for detecting interface of computer | |
| US6420898B2 (en) | Input/output buffer capable of supporting a multiple of transmission logic buses | |
| JP3089804B2 (ja) | 終端抵抗回路および終端抵抗の着脱方法 | |
| JP3089803B2 (ja) | 終端抵抗回路および終端抵抗の着脱方法 | |
| JPH11175208A (ja) | 装置をより高電圧の装置から電気的に分離するシステム及び方法 | |
| WO2001080025A1 (en) | Universal serial bus connecting apparatus | |
| JP3250264B2 (ja) | 終端抵抗回路 | |
| JPH0116186Y2 (ja) | ||
| JPH0546291A (ja) | 終端抵抗の着脱方法 | |
| JP2833310B2 (ja) | 終端抵抗回路および終端抵抗の着脱方法 | |
| JP3245951B2 (ja) | 終端抵抗回路および終端抵抗の着脱方法 | |
| CN116700434A (zh) | 主机板 | |
| US7069364B2 (en) | Automatic status assignment logic circuit apparatus for bay devices | |
| CN1280747C (zh) | 组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |