JPH05120118A

JPH05120118A - アドレス範囲を拡張するための装置及び方法

Info

Publication number: JPH05120118A
Application number: JP4102788A
Authority: JP
Inventors: Richard Bealkowski; リチヤード・ビールコウスキー
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1991-05-24
Filing date: 1992-04-22
Publication date: 1993-05-18
Anticipated expiration: 2010-09-20
Also published as: JPH0786846B2; EP0515046A1; US5873129A; CA2066542A1

Abstract

(57)【要約】【目的】任意のシステムにおいて、プロセッサが物理
的ＲＡＭ領域を越えるアドレスを使用可能とするための
システムの物理的可能メモリを拡張する。【構成】前記目的は、実在しない物理的ランダム・ア
クセス・メモリに対する要求を代行受信する補助記憶サ
ブシステム制御装置により達成される。この要求は低コ
ストの補助記憶サブシステム内に記憶されるデータのた
めの要求に変換される。プロセッサは補助記憶サブシス
テム上のデータ及びプログラムを、システム・メモリ内
のデータ及びプログラムがアクセスされる場合と同様に
アクセスする。補助記憶サブシステムは従来の記憶媒体
としても同時に機能する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はパーソナル・コンピュー
タ・システムに関し、特にシステムのアドレス可能な物
理的メモリ空間を、これを使用するユーザには意識させ
ずに拡張する方法及び装置に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】パーソ
ナル・コンピュータ・システム、特にＩＢＭ社製パーソ
ナル・コンピュータ・システムは、一般に、今日の社会
の多くの分野においてコンピュータの能力を提供するた
めに広範に利用されている。パーソナル・コンピュータ
・システムは通常、デスク・トップ、フロア・スタンデ
ィング、或いはポータブル・コンピュータとして定義さ
れ、システム・プロセッサを有するシステム・ユニッ
ト、表示装置、キーボード、１個或いは複数のディスケ
ット駆動装置、固定ディスク装置、及びオプションのプ
リンタにより構成される。これらのシステムは主に単一
ユーザ或いは小グループのユーザに独立の計算能力を提
供するために設計されており、個人或いは小事業により
購入できるような価格で提供される。こうしたコンピュ
ータ・システムの例として、ＩＢＭの PERSONAL COMPUT
ER、PERSONAL COMPUTER XT（TM）、PERSONAL COMPUTER
AT（TM）及びＩＢＭのPERSONAL SYSTEM／2（TM）（以降
IBM PC、XT（TM）、AT（TM）及び PS／2（TM）としてそ
れぞれ参照される）Model 25、30、50、60、70、80、9
0、95がある。

【０００３】これらのシステムは２つの一般的ファミリ
に分類される。第１のファミリは通常ファミリ１モデル
と称され、ＩＢＭＡＴコンピュータ及び他の "ＩＢＭ
互換"機により代表されるバス・アーキテクチャを使用
する。第２のファミリはファミリ２モデルと称され、Ｉ
ＢＭのＰＳ／２モデル５０から９５により代表されるＩ
ＢＭのマイクロ・チャネル（ＴＭ）・バス・アーキテク
チャを使用する。ファミリ１及びファミリ２で使用され
るバス・アーキテクチャは従来より知られている。

【０００４】ファミリ１モデルの初期のパーソナル・コ
ンピュータ・システム、すなわちＩＢＭＰＣから始ま
りファミリ２モデルまでにおいては、中央処理ユニット
はインテル社製"８６ファミリ"プロセッサから選択され
た。インテルの８６ファミリ・プロセッサは、インテル
社により販売される８０８８、８０８６、８０２８６、
８０３８６及び８０４８６プロセッサを含む。インテル
８６ファミリ・プロセッサのアーキテクチャは、８６フ
ァミリの初期のプロセッサからのソフトウェア投資を保
持するために、上位互換命令セットを提供する。ソフト
ウェア・アプリケーションの基盤を保持するプロセッサ
の上位互換性は、ＩＢＭＰＣ及びそれに続くモデルの
成功に多大な貢献をした。

【０００５】ＩＢＭＰＣ及びＸＴはＩＢＭパーソナル
・コンピュータ・ラインの最初のモデルであり、インテ
ル８０８８プロセッサを使用した。ＩＢＭパーソナル・
コンピュータ・システムの次の重要な遷移は、インテル
８０２８６プロセッサを使用したＩＢＭＡＴであっ
た。ＰＳ／２ラインでは、いくつかのインテルのプロセ
ッサを使用した。ＰＣ及びＡＴに類似するシステムはイ
ンテル８０８６を使用したＰＳ／２モデル３０のバージ
ョンであった。ＰＳ／２モデル５０及び６０では両者と
もインテル８０２８６プロセッサを使用した。インテル
８０３８６プロセッサはＩＢＭＰＳ／２モデル８０及
びＩＢＭＰＳ／２モデル７０の特定のバージョンにお
いて使用されている。ＩＢＭＰＳ／２モデル７０の他
のバージョンは、ＰＳ／２モデル９０ＸＰ４８６及び
モデル９５ＸＰ４８６と同様に、インテル８０４８６
プロセッサを使用する。これらの全てのシステムにおけ
る共通点の１つは、インテル８６ファミリ・プロセッサ
を使用している点である。ＤＯＳ或いはＯＳ／２などの
一般に使用され、またよく知られる様々なソフトウェア
・オペレーティング・システムは、インテル・ファミリ
・プロセッサの種々のメンバ上で動作される。

【０００６】インテル８６ファミリのプロセッサは種々
の"モデル"を支援する。インテル８６ファミリの基本モ
ードは"実"（real）モードである。実モードは８０８８
及び８０８６だけの動作モードである。実モードは１メ
ガバイトのアドレス空間を支援する。８０８８及び８０
８６プロセッサでは保護機構は使用できない。８０２８
６は実モードと"保護"モードの両方の動作を支援す
る。"保護"という名が示すように、保護モードは保護モ
ード動作を提供する。この保護によりアプリケーション
が他のアプリケーション或いはオペレーティング・シス
テムの動作と干渉することが阻止される。８０２８６は
８０８８及び８０８６を越える拡張されたアドレス能力
を提供し、１６メガバイトまでを直接アドレスできる。
下位互換を維持するために、８０２８６は実モードで動
作されることにより、８０８８或いは８０８６の実モー
ドをエミュレートする。８０３８６及び８０４８６は、
４ギガバイトの物理メモリまでをアドレスできる能力を
提供することにより、インテル８６ファミリのアーキテ
クチャを更に拡張する。８０３８６及び８０４８６は共
に"仮想８６"動作モードを支援する。仮想８６モードは
保護モード環境における全ての制限内において、実モー
ドの動作特性を支援する。仮想８６モードは、ＤＯＳオ
ペレーティング・システム下において実行されるが、現
在、全保護モード・オペレーティング・システム内で動
作しなければならないアプリケーションとの高レベルの
互換性を提供するのに有益である。

【０００７】３２本のアドレス・ラインを使用すること
により、８０３８６及び８０４８６はトータル的に２³²
バイトの物理アドレスをアドレスでき、これは４、２９
４、９６７、２９６バイトに相当する。今日、単一のコ
ンピュータ・システム上にこのように多くの物理的ラン
ダム・アクセス・メモリを提供することは現実的ではな
い。しかしながら、ディスクなどの装置上にこのような
記憶空間を提供することは現実的なものとなった。

【０００８】コンピュータ・システムには記憶装置の階
層が存在する。例えば、速度順に配列される記憶階層は
次のものを含む。

【０００９】１．プロセッサ・レジスタ（最高速）２．キャッシュ・メモリ３．システム・ランダム・アクセス・メモリ４．ディスク５．テープ（最低速）

【００１０】一般に、単位記憶当たりのコストは、低速
の記憶装置の場合よりも高速の装置の方が高くなる。

【００１１】プロセッサ・レジスタ及びキャッシュはそ
の容量が小さい傾向を示す。システム・ランダム・アク
セス・メモリ（ＲＡＭ）は典型的にはより大容量であ
り、実行中のプログラムやデータを記憶するために使用
される。ディスク及びテープ記憶装置は非常に大容量で
あるが、これらの装置上のデータ及びプログラムは、シ
ステムがこれらを使用する以前にＲＡＭに移動されなけ
ればならない。ＲＡＭの容量を増加することは、記憶さ
れるプログラム及びデータの量を増し、コンピュータ・
システムの能力を拡張する。なぜならプログラムやデー
タはディスク或いはテープ上に存在する場合よりも高速
にアクセスされるからである。しかし、ＲＡＭはどのコ
ンピュータ・システムにおいても有限な資源であり、典
型的にはディスク或いはテープよりも単位記憶当たりの
コストが高い。従って、実際のＲＡＭ容量を増やすこと
なくＲＡＭの見掛け上の容量を増やすことが所望され
る。

【００１２】

【課題を解決するための手段】任意のシステムにおい
て、プロセッサが物理的ＲＡＭ領域を越えるアドレスを
使用可能とするためのシステムの物理的アドレス可能メ
モリの拡張は、ディスク・アダプタ・カードからエミュ
レートＲＡＭを制御することにより達成される。ディス
ク・アダプタ・カードはアドレス・バスをモニタする。
実際のＲＡＭのアドレス範囲以外のＲＡＭへの要求が検
出されると、アダプタは基板上のキャッシュ・バッファ
記憶及び補助記憶装置を組合せ、コンピュータ・システ
ムの物理的アドレス可能メモリ空間を拡張する。これは
その要求を低コストの補助記憶サブシステム内の要求に
変換することにより達成される。アダプタ・カードによ
るＲＡＭのエミュレーションは、補助記憶装置への読出
し及び書込み要求の通常の処理と並行して実施される。

【００１３】

【実施例】図を参照しながら説明すると、図１は本発明
が実施されるパーソナル・コンピュータ・システム１０
０を示す。図から明らかなように、パーソナル・コンピ
ュータ・システム１００は互いに接続される複数の装置
により構成される。更に詳しくは、システム・ユニット
１０２はオプションのモニタ１０４（従来のビデオ表示
装置など）に接続され、またこれを駆動する。システム
・ユニット１０２はキーボード１１０或いはマウス１１
２などの入力装置にも選択的に接続される。プリンタ１
１４などのオプションの出力装置もまたシステム・ユニ
ット１０２に接続可能である。最終的に、システム・ユ
ニット１０２は、ディスケット駆動装置１０８或いはハ
ード・ディスク装置１０６などの１個或いは複数の大容
量記憶装置を含む。

【００１４】後述されるように、システム・ユニット１
０２はキーボード１１０、マウス１１２或いはローカル
・エリア・ネットワーク通信システム（図示せず）など
の入力装置に応答する。更に、ディスケット駆動装置１
０８、ハード・ディスク装置１０６、表示装置１０４、
プリンタ１１４及びローカル・エリア・ネットワーク通
信システムなどの入出力装置は、既知の方法によりシス
テム・ユニットに接続される。もちろん当業者は他の従
来装置もシステム・ユニット１０２に接続され、これと
対話することを理解されよう。本発明によれば、パーソ
ナル・コンピュータ・システム１００はプロセッサ２０
２（図２参照）を含み、これはダイナミック・ランダム
・アクセス・メモリ（本説明ではＤＲＡＭ或いはＲＡＭ
と称する）２６４（図２参照）、読出し専用メモリ（Ｒ
ＯＭ）２４２（図２参照）、及び複数の入出力装置１０
４、１０６、１０８、１１０、１１２、１１４と相互接
続される。

【００１５】通常では、パーソナル・コンピュータ・シ
ステム１００は小グループのユーザに対しサーバとして
或いは単一ユーザに対し、独立の計算能力を提供するよ
うに設計され、個人或いは小事業により購入できるよう
に安価に設定される。動作においては、プロセッサ２０
２はＩＢＭのＯＳ／２オペレーティング・システム或い
はＤＯＳなどのオペレーティング・システム下で機能す
る。このタイプのオペレーティング・システムは入出力
装置とオペレーティング・システムとの間のＢＩＯＳイ
ンタフェースを含む。ＢＩＯＳは IBM Personal System
／2及びPersonal Computer BIOS Interface Technical
Reference、1988の中で更に明確に定義されており、本
説明において参照される。ＢＩＯＳは最初にマザーボー
ド或いはプレーナ上のＲＯＭに記憶され、ＰＯＳＴと称
されるパワーオン自己診断部分に含まれる診断ルーチン
を含む。

【００１６】図２を参照すると、システム・ユニット１
０２内のプレーナ２００のブロック図が示され、本発明
によるプレーナ２００の種々の装置が表されている。図
２は更にプレーナ２００と入出力スロット２３２及びパ
ーソナル・コンピュータ・システム１００の他のハード
ウェアとの接続を表す。プレーナ２００にはプロセッサ
２０２が接続され、これはバス制御タイミング・ユニッ
ト２１４の制御下で高速ＣＰＵローカル・バス２１０に
よりメモリ制御ユニット２５６に接続され、これは更に
揮発性のランダム・アクセス・メモリ（ＲＡＭ）２６４
に接続される。適切であればどのようなプロセッサ２０
２も使用可能ではあるが、こうしたものの１つとしてイ
ンテル８０３８６が挙げられる。

【００１７】ＣＰＵローカル・バス２１０（データ、ア
ドレス及び制御要素を含む）はプロセッサ２０２、オプ
ションの数理コプロセッサ２０４、キャッシュ制御装置
２０６、及びキャッシュ・メモリ２０８を接続する。Ｃ
ＰＵローカル・バス２１０には、またシステム・バッフ
ァ２１２が接続される。システム・バッファ２１２はそ
れ自身、低速のシステム・バス２１６（ＣＰＵローカル
・バスと比較した場合）に接続される。このバスもアド
レス、データ及び制御要素により構成される。システム
・バス２１６はシステム・バッファ２１２と入出力バッ
ファ２２８との間に拡張される。システム・バス２１６
は更にバス制御及びタイミング・ユニット２１４とＤＭ
Ａユニット２２０とに接続される。ＤＭＡユニット２２
０は中央調停ユニット２２４とＤＭＡ制御装置２２２と
で構成される。入出力バッファ２２８はシステム・バス
２１６と入出力バス２３０との間のインタフェースを提
供する。当業者においては理解されるように、本実施例
はよく知られるＩＢＭＰＳ／２のマイクロ・チャネル
・バス上において実施されるが、別のバス・アーキテク
チャも本発明を実施するために使用可能である。

【００１８】入出力バス２３０には複数の入出力スロッ
ト２３２が接続され、入出力装置或いはメモリに接続さ
れるアダプタ・カード（図示せず）を受ける。２個の入
出力スロット２３２が便宜上示されているが、追加の入
出力スロットは特定のシステムの必要に応じて容易に付
け加えられる。調停制御バス２２６はＤＭＡ制御装置２
２２及び中央調停ユニット２２４を入出力スロット２３
２及びディスケット・アダプタ２４６に結合する。シス
テム・バス２１６にはまた、メモリ制御ユニット２５６
が接続され、これはメモリ制御装置２５８、アドレス・
マルチプレクサ２６０及びデータ・バッファ２６２によ
り構成される。メモリ制御ユニット２５６は更にＲＡＭ
モジュール２６４として表されるランダム・アクセス・
メモリに接続される。メモリ制御装置２５８はプロセッ
サ２０２のアドレスをＲＡＭ２６４の特定の領域へマッ
ピングする論理を含む。パーソナル・コンピュータ・シ
ステム１００は基本１メガバイトのＲＡＭモジュール２
６４を有するように示されているが、追加のメモリが図
２で示されるようにオプションのメモリ・モジュール２
６６から２７０により相互接続されることが理解されよ
う。

【００１９】ラッチ・バッファ２１８はシステム・バス
２１６とプレーナ入出力バス２３４との間に結合され
る。プレーナ入出力バス２３４はアドレス、データ及び
制御要素をそれぞれ含む。プレーナ入出力バス２３４に
沿って、種々の入出力アダプタ及び他の周辺装置が接続
される。これらの装置には表示アダプタ２３６（これは
オプションの表示装置１０４を駆動する）、クロック２
５０、不揮発性ＲＡＭ２４８（以降ＮＶＲＡＭと称
す）、ＲＳ２３２アダプタ２４０、並列アダプタ２３
８、複数のタイマ２５２、ディスケット・アダプタ２４
６、ＰＣキーボード／マウス制御装置２４４、及び読出
し専用メモリ（ＲＯＭ）２４２などが含まれる。ＲＯＭ
２４２はＢＩＯＳを含み、これは更にパーソナル・コン
ピュータ・システム１００の主要装置をテストするため
に使用されるＰＯＳＴを含む。

【００２０】クロック２５０は１日の時刻の計算のため
に使用される。ＮＶＲＡＭ２４８はシステム構成データ
を記憶するために使用される。すなわち、ＮＶＲＡＭ２
４８はシステムの現在の構成を表す値を含む。例えば、
ＮＶＲＡＭ２４８は固定ディスク或いはディスケットの
容量、表示装置のタイプ、メモリ量などを表す情報を含
む。更に、これらのデータは特定の構成プログラムが実
行される度に、ＮＶＲＡＭ２４８に記憶される。構成プ
ログラムの目的は、このシステムの構成を表す値を、シ
ステムの電源が切られた状態でもデータが保管されるＮ
ＶＲＡＭ２４８に記憶することである。

【００２１】キーボード／マウス制御装置２４４にはポ
ートＡ及びＢが接続される。これらのポートはＰＣキー
ボード１１０及びマウス１１２をパーソナル・コンピュ
ータ・システムに接続するために使用される。ＲＳ２３
２アダプタ・ユニット２４０にはＲＳ２３２コネクタが
結合される。モデムなどのオプションの装置（図示せ
ず）がこのコネクタを通じてシステムに結合される。

【００２２】図３を参照すると、入出力バス２３０上に
提供されるアドレス・ラインが示されている。これらの
ラインは１８Ａ、１７Ａ、１６Ａ、１４Ａ、１３Ａ、１
２Ａ、１０Ａ、９Ａ、８Ａ、６Ａ、５Ａ、４Ａ、２０
Ｂ、１９Ｂ、１８Ｂ、１６Ｂ、１５、１４Ｂ、１２Ｂ、
１１Ｂ、１０Ｂ、８Ｂ、７Ｂ、６Ｂ、８１Ｂ、８２Ｂ、
８２Ａ、８３Ａ、８４Ａ、８４Ｂ、８５Ｂ、８６Ｂで示
され、それぞれアドレス・ライン０から３１に対応す
る。これらの全てのアドレス・ラインに接続されるアダ
プタは、システムの全物理アドレス範囲を識別できる。

【００２３】本発明は以降において特に図４を参照して
説明されるが、続く説明の初めに当たり、本発明による
装置及び方法では、拡張メモリ・アドレス空間が所望さ
れ、プレーナ・ボードの他のハードウェア構成を含む種
々のシステムにおいて使用可能であることを述べてお
く。例えば、システム・プロセッサとして、インテル８
０２８６或いは８０４８６プロセッサも使用可能であ
る。

【００２４】システムＲＡＭ２６４の見掛け上の容量を
拡張するために、ディスク駆動制御装置などの補助記憶
制御装置４００の役割は、システムＲＡＭエミュレーシ
ョンの形式を含むように拡張される。この機構はディス
クなどのバイト当たりのコストが安価な補助記憶媒体を
使用することにより、システム内で使用可能なＲＡＭ２
６４の見掛け上の容量を拡張する。

【００２５】システム・レベルの物理アドレス空間（以
降メモリ・マップ４０２とも称される）４０２が補助記
憶サブシステムとの関係において示されており、補助記
憶サブシステムは補助記憶制御装置４００及び補助記憶
装置１０６により構成される。メモリ・マップ４０２は
トータル的に定義されるアドレス空間（すなわちプロセ
ッサによりアドレスされる全空間）を示し、これは物理
ＲＡＭアドレス空間４０４（プロセッサ２０２によりア
クセスされるアドレス範囲０からＮ−１のアドレス空
間）部と、エミュレート化ＲＡＭアドレス空間４０６
（補助記憶制御装置４００によりアクセスされるアドレ
ス範囲ＮからＴのアドレス空間）の補助部と、Ｔ＋１か
らＭまでの残りの空間とから成る。物理ＲＡＭアドレス
空間４０４は、一般にＲＡＭ２６４、及びオプションの
ＲＡＭ２６６−２７０が存在する場合にはこれらの空間
を合わせた容量に等しい。ここでＴをＭと等しく定義す
ることが望ましい。なぜなら、これにより支援される物
理空間容量を最大化できるからである。補助記憶制御装
置４００は入出力スロット２３２のコネクタを介して入
出力バス２３０に接続されるアダプタ・カードとして構
成される。当業者においては入出力バス２３０が本発明
を可能化するために使用されるが、別のバス構造も使用
可能であることを理解されよう。

【００２６】補助記憶制御装置４００はバス・インタフ
ェース４１４を介し、エミュレート化ＲＡＭアドレス空
間４０６用に定義される範囲のメモリ・アドレス参照に
応答する。アドレッシング、制御、及びデータの転送の
ためにバス・インタフェースを使用することはよく知ら
れている。エミュレート化ＲＡＭアドレス空間４０６は
全てが半導体ＲＡＭにより構成される訳ではなく、補助
記憶装置上に置くことも可能である。当業者には理解さ
れるように、本発明は補助ＲＡＭ４２０を用意せずに低
コストで実施することが可能であるが、補助記憶制御装
置４００に補助ＲＡＭ４２０を追加することにより、シ
ステム性能を改善することができる。データの実際の記
憶は、システムＲＡＭ２６４よりも補助ＲＡＭ４２０
（これは物理的なキャッシュ記憶装置である）及び補助
記憶装置１０６（図１のハード・ディスク）上において
実施される。補助記憶制御装置４００は補助ＲＡＭ４２
０を補助記憶装置１０６のオペレーションをバッファす
るための中間記憶装置として使用する。バス・インタフ
ェース４１４により検出されるエミュレート化空間４０
６内のメモリ読出し或いは書込みは、補助記憶制御装置
４００によりサービスされる。

【００２７】層マッピング及び制御４１６は、要求デー
タが現在、制御装置の補助ＲＡＭ４２０にロードされて
いるか、或いは補助記憶装置１０６からロードされなけ
ればならないかを判断する。要求データが既に補助記憶
制御装置４００内にロードされている場合には、それは
補助ＲＡＭ４２０から検索されて使用可能となる。しか
しながら、データがプレロードされていない場合は、参
照データのための要求が補助記憶マネージャ４１８に出
力される。補助記憶マネージャ４１８はデータ・ブロッ
クと共に作用するため、要求は全ブロック用の要求に変
換されねばならない。層マッピング及び制御４１６が補
助ＲＡＭ４２０内に使用可能な十分な空間を配置できな
い場合には、４１６は補助記憶マネージャ４１８を通じ
て単一或いは複数のブロックを補助記憶装置１０６に書
き出し、こうすることにより新たなデータがロードされ
る以前に空間を開放する。層マッピング及び制御４１６
は、既に知られるいくつかの使用可能なキャッシュ機構
を使用することにより実施される。

【００２８】補助記憶制御装置４００はそれと関連する
補助記憶インタフェース４１２と共に、補助記憶要求４
０８を受諾するといった点で、伝統的な補助記憶制御装
置として機能し続ける。これらの要求はファイル・シス
テムのオペレーションと関連する通常のディスク読出し
或いは書込み要求である。補助記憶要求４０８は入出力
バス２３０から受信される。説明の簡略化のため、入出
力バス２３０への接続は図示されていないが、これは既
によく知られるところである。これらのオペレーション
はエミュレート化ＲＡＭアドレス空間４０６に関する読
出し／書込みと区別するために、入出力読出し／書込み
と称される。補助記憶インタフェース４１２は補助記憶
制御装置４００の層マッピング及び制御４１６部による
制御により、補助記憶マネージャ４１８を通じて入出力
読出し／書込みを制御する。層マッピング及び制御４１
６は、要求がバス・インタフェース４１４及び補助記憶
インタフェース４１２上において同時に保留状態の際、
補助記憶装置１０６へのアクセスの優先順位を決定す
る。例えば、多重プロセッサ・システムにおいて、１個
のプロセッサが入出力読出し或いは書込みを試み、別の
プロセッサがエミュレート化ＲＡＭアドレス空間４０６
をアクセスしようと試みる場合が考えられる。補助記憶
マネージャ４１８は補助記憶装置１０６に対するデータ
の転送を制御する責務を負うのである。

【００２９】適切なバッファ作用により、ディスク・ア
クセスの実際の量は参照の局所性（メモリへのアクセス
はしばしば小領域周辺に集中化するという概念）により
減少されている。システム・レベルの物理アドレス空間
４０２を形成するために半導体ＲＡＭ２６４だけを使用
するアプローチに比較して速度的に遅いけれども、エミ
ュレーションは大容量で、比較的希に使用されるデータ
構造或いは集中化参照などの記憶ニーズに対しては理想
的である。プロセッサ２０２はエミュレート化ＲＡＭア
ドレス空間４０６からのプログラム・コード及びデータ
を、システムＲＡＭ２６４からのプログラム・コード及
びデータを使用する場合と同様に、メモリ読出し及びメ
モリ書込みを通じて使用する。コード或いはデータが１
度プロセッサ・キャッシュ２０８に取り込まれると、こ
れら特定の参照における性能への影響はなくなる。

【００３０】単一プロセッサ・システムでは、拡張アド
レス空間の効果は度重なる低速のアクセス、従って避け
られない性能劣化により緩和される。しかしながら、多
重プロセッサ・システムにおいては、性能に関する懸念
は減少される。多重プロセッサ・システムでは、プロセ
ッサの１つがエミュレート化アドレス空間の性質により
メモリ・アクセス遅延を経験していると、他のプロセッ
サはまだ最高速で動作中である。多重プロセッサ・シス
テムのシステム・スループットはシステム内の全てのプ
ロセッサにより達成される作業の合計である。従って、
ユーザに対する見掛け上の遅延は最小化される。

【００３１】更に、大容量のシステム・レベルのアドレ
ス空間４０２を必要とし、また "バッチ" （すなわちユ
ーザが関与しない）モードで実行されるアプリケーショ
ン・プログラムに関しても、補助記憶装置１０６へのア
クセスに起因する見掛け上の性能の劣化を伴わずに、記
憶空間の増加に関連する利点を全て得ることができる。

【００３２】エミュレート化ＲＡＭアドレス空間４０６
は不揮発性の補助記憶装置１０６により支援されるた
め、エミュレート化ＲＡＭアドレス空間４０６は揮発性
のシステムＲＡＭ２６４を越える利点を有する。停電或
いは他のシステムの割込みの際に、標準システムＲＡＭ
２６４内のコード及びデータは失われる。エミュレート
化ＲＡＭアドレス空間４０６の一部として、補助記憶装
置１０６上に記憶されるコード及びデータは保持され
る。アドレス空間の拡張及びエミュレート化空間の不揮
発性の性質により、コンピュータ・システム１００の性
能が大いに拡張される。

【００３３】当業者には理解されるように、補助記憶制
御装置４００が補助記憶装置１０６を従来の記憶装置と
して且つ、エミュレート化ＲＡＭ４０６用の記憶域とし
て制御することにより、補助記憶装置１０６は有効且つ
柔軟に使用され、また補助記憶制御装置４００は通常の
記憶域アクセス要求を処理するのに必要な回路を要さず
に、エミュレート化ＲＡＭ機能に貢献する。これにより
補助記憶制御装置のコストを低減し、貢献するハードウ
ェアを通じ、エミュレート化ＲＡＭ機能の性能を改善す
ることができる。

【００３４】

【発明の効果】以上説明したように、本発明によれば、
補助記憶サブシステムの提供により、ユーザには意識さ
せることなく、また安価なコストにより、コンピュータ
・システムの物理的アドレス空間を拡張することができ
る。

【図面の簡単な説明】

【図１】コンピュータ・システムを表す図である。

【図２】図１のコンピュータ・システムにおいて使用さ
れるプレーナ・ボードのブロック図である。

【図３】３２本のアドレス・ラインを含む３２ビット・
バス信号の図である。

【図４】ランダム・アクセス・メモリ空間を拡張するた
めに使用される補助記憶サブシステムの図である。

Claims

【特許請求の範囲】

【請求項１】物理的ＲＡＭの範囲を越えてＲＡＭのアド
レス範囲を拡張するための装置において、プロセッサ、固定アドレス範囲を有する物理的ＲＡＭ、
及びバスを有するコンピュータと、補助記憶装置と、アダプタとを含み、該アダプタは、物理的ＲＡＭのアドレス範囲を越えるＲＡＭに対するプ
ロセッサの読出し／書込み要求を検出する手段と、補助記憶装置上のエミュレート化ＲＡＭを読出し／書込
みするための読出し／書込み手段と、補助記憶装置上のエミュレート化ＲＡＭのロケーション
を決定し、補助記憶マネージャによるエミュレート化Ｒ
ＡＭの読出し及び書込みを制御するための制御手段とを
含み、物理的ＲＡＭアドレスのアドレス範囲を越えるＲＡＭ記
憶アドレスは、物理的ＲＡＭのアドレス範囲を拡張する
ことにより、プロセッサにより使用されることを特徴と
する前記装置。
【請求項２】前記アダプタは、補助記憶装置に対する入出力読出し／書込み要求を受信
及び制御する手段と、入出力読出し／書込み及びエミュレート化ＲＡＭに対し
同時に要求が受信される場合に、補助記憶装置に対する
要求を優先順位化する手段とを含むことを特徴とする請
求項１記載の装置。
【請求項３】前記アダプタは補助記憶装置に対するエミ
ュレート化ＲＡＭ読出し／書込み要求をキャッシュする
手段を含むことを特徴とする請求項１記載の装置。
【請求項４】物理的ＲＡＭの範囲を越えてＲＡＭのアド
レス範囲を拡張するための装置において、プロセッサ、固定アドレス範囲を有する物理的ＲＡＭ、
及びバスを有するコンピュータと、補助記憶装置と、アダプタとを含み、該アダプタは、バスに接続されてプロセッサからのエミュレート化ＲＡ
Ｍに対する読出し／書込み要求を検出するバス・インタ
ーフェースと、補助記憶装置上のエミュレート化ＲＡＭの読出し／書込
みを行う補助記憶マネージャと、バス・インタフェースに接続され、バス・インタフェー
スにより検出され出力されるエミュレート化ＲＡＭ読出
し／書込み要求を受信する層マッピング及び制御回路と
を含み、前記層マッピング及び制御回路は補助記憶マネ
ージャに接続され、補助記憶装置上のエミュレート化Ｒ
ＡＭのロケーションを決定し、補助記憶マネージャによ
るエミュレート化ＲＡＭの読出し／書込みを制御するこ
とを特徴とする装置。
【請求項５】前記アダプタはバスに接続される補助記憶
インタフェースを含み、補助記憶装置に対する入出力読
出し／書込み要求を受信し、前記補助記憶インタフェー
スは補助記憶マネージャに接続され、補助記憶装置に対
する入出力読出し／書込みオペレーションを制御し、更
に層マッピング及び制御回路に接続されて制御され、入
出力読出し／書込み要求とエミュレート化ＲＡＭ要求が
同時に受信される場合に、補助記憶装置に対する要求を
優先順位化することを特徴とする請求項４記載の装置。
【請求項６】前記アダプタは層マッピング及び制御回路
及び補助記憶マネージャに接続される物理的ＲＡＭを含
み、補助記憶装置に対するエミュレート化ＲＡＭ読出し
／書込み要求をキャッシュすることを特徴とする請求項
４記載の装置。
【請求項７】コンピュータ・システムにおける物理的Ｒ
ＡＭの範囲を越えてＲＡＭのアドレス範囲を拡張するた
めにＲＡＭをエミュレートするアダプタにおいて、前記
コンピュータ・システムはプロセッサ、バス、固定アド
レス範囲を有する物理的ＲＡＭ、及び補助記憶装置を有
し、前記アダプタは、プロセッサからのエミュレート化ＲＡＭに対する読出し
／書込み要求を検出する手段と、補助記憶装置上のエミュレート化ＲＡＭを読出し／書込
みするための読出し／書込み手段と、補助記憶装置上のエミュレート化ＲＡＭのロケーション
を決定し、補助記憶マネージャによるエミュレート化Ｒ
ＡＭの読出し及び書込みを制御するための制御手段とを
含み、物理的ＲＡＭアドレスのアドレス範囲を越えるＲ
ＡＭ記憶アドレスは、ＲＡＭのアドレス範囲を拡張する
ことにより、プロセッサにより使用されることを特徴と
するアダプタ。
【請求項８】コンピュータ・システムにおける物理的Ｒ
ＡＭの範囲を越えてＲＡＭのアドレス範囲を拡張するた
めにＲＡＭをエミュレートするアダプタにおいて、前記
コンピュータ・システムはプロセッサ、バス、固定アド
レス範囲を有する物理的ＲＡＭ、及び補助記憶装置を有
し、前記アダプタは、バスに接続されてプロセッサからのエミュレート化ＲＡ
Ｍに対する読出し／書込み要求を検出するバス・インタ
フェースと、補助記憶装置上のエミュレート化ＲＡＭの読出し／書込
みを行う補助記憶マネージャと、バス・インタフェースに接続され、バス・インタフェー
スにより検出され出力されるエミュレート化ＲＡＭ読出
し／書込み要求を受信する層マッピング及び制御回路と
を含み、前記層マッピング及び制御回路は補助記憶マネ
ージャに接続され、補助記憶装置上のエミュレート化Ｒ
ＡＭのロケーションを決定し、補助記憶マネージャによ
るエミュレート化ＲＡＭの読出し／書込みを制御するこ
とを特徴とするアダプタ。
【請求項９】コンピュータ・システムにおける物理的Ｒ
ＡＭの範囲を越えてＲＡＭのアドレス範囲を拡張するた
めの方法において、前記コンピュータ・システムはプロ
セッサ、固定アドレス範囲を有する物理的ＲＡＭ、及び
補助記憶装置を有し、前記方法は、補助記憶装置上のエミュレート化ＲＡＭのロケーション
を決定し、補助記憶装置上のエミュレート化ＲＡＭを読出し／書込
みし、物理的ＲＡＭアドレスのアドレス範囲を越えるＲＡＭ記
憶アドレスは、物理的ＲＡＭのアドレス範囲を拡張する
ことにより、プロセッサにより使用されることを特徴と
する方法。
【請求項１０】補助記憶装置に対する入出力読出し／書
込み要求を受信し、補助記憶装置に対する入出力読出し／書込み要求を制御
し、入出力読出し／書込み要求及びエミュレート化ＲＡＭに
対する要求が同時に受信される場合に、補助記憶装置に
対する要求を優先順位化することを特徴とする請求項９
記載の方法。