JPH05120375A - 集積回路レイアウトパターン生成装置 - Google Patents

Abstract

(57)【要約】 【目的】 与えられた集積回路の仕様を満足する実用的
なレイアウトパターンを効率的に生成できる集積回路レ
イアウトパターン生成装置を提供することを目的とす
る。 【構成】 集積回路の種々のレイアウトパターンデータ
を蓄積したレイアウトパターンライブラリ３と、入力さ
れた仕様を満足する集積回路を合成して該回路に関する
回路情報を得る回路合成部５と、この回路情報とレイア
ウトパターンライブラリ３からのレイアウトパターンデ
ータを照合し、最適と思われるレイアウトパターンデー
タを選択するレイアウトパターン選択部６と、選択され
たレイアウトパターンデータにおける素子サイズと素子
および配線の位置を変更して、回路合成部５で得られた
回路情報に合致したレイアウトパターンデータを生成す
るパターン変更部７とを有する集積回路レイアウトパタ
ーン生成装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、集積回路の設計自動化
を支援する集積回路レイアウトパターン生成装置に関す
る。

【０００２】

【従来の技術】近年、ＬＳＩ回路規模の増大、アナログ
・デジタル混載ＬＳＩの増加等によって、アナログ回路
の設計期間の短縮化が重要になってきている。それに伴
い、アナログ回路を自動合成するシステムの研究・開発
も、盛んに行われている。

【０００３】アナログ回路の自動合成の方法としては、
まず、合成する回路の仕様が入力されると、仕様を満足
させる回路ブロックのトポロジー（テンプレート）がル
ールベースを用いたＡＩ的な方法などによって選択され
る。回路トポロジーが選択されると、素子値やサブ回路
の仕様などの回路パラメータが決定される。回路パラメ
ータを決定する方法には、手続き的な方法や非線形最適
化手法が一般的に用いられている。

【０００４】アナログ回路の自動合成には、レイアウト
パターンの生成まで行なうシステムも提案されている
（D.J.Garrod et al., "Automatic Layout of Custom A
nalogCells in ANAGRAM," Proc. IEEE ICCAD, Nov. 198
8, pp.544-547）。しかし、このシステムでは生成され
たレイアウトパターンの性能や面積は必ずしも実用レベ
ルに達していない。

【０００５】一方、過去に設計された豊富な設計データ
を利用して設計を行う試みとして、素子サイズのパラメ
タライズ手法が知られている（１９９０年電子情報通信
学会秋季全国大会講演論文集Ａ−５８「アナログ素子の
パラメタライズによる機能セルのレイアウト手法」、川
北他）。この手法は、設計しようとする集積回路に最も
近い既成のレイアウトパターンのデータをライブラリか
ら選び出し、素子のサイズと、素子および配線の位置を
修正することによって、所望のレイアウトパターンを得
ようとするものである。この手法によれば、既成のレイ
アウトパターンを修正するため、面積あるいは性能に関
して実用レベルのレイアウトパターンを得ることができ
ると考えられる。しかし、従来では集積回路の仕様が与
えられた時に、膨大なレイアウトパターンデータの中か
ら最適なものをいかに選択するかの知見が欠けており、
入力された仕様を満足する実用的なレイアウトパターン
を効率的に生成することが難しい。

【０００６】また、実際のアナログ集積回路設計では全
く同じトポロジーの回路を設計することは少なく、部分
的に異なった回路が設計されることが多い。したがっ
て、全てパラメタライズ手法で対応しようとすると、膨
大な種類のレイアウトパターンをライブラリに用意しな
ければならない。

【０００７】さらに、上述したような素子サイズのパラ
メタライズを行なうと、許容範囲に収まっていた寄生素
子の影響が許容範囲を越えてしまい、特性を満足しなく
なる場合がある。

【０００８】

【発明が解決しようとする課題】このように、アナログ
集積回路の自動合成において、合成された回路情報から
新たにレイアウトパターンを生成しようとすると、実用
レベルのパターンを得ることが難しく、またレイアウト
パターンのパラメタライズ手法を利用するには、入力さ
れた仕様に合ったレイアウトパターンをいかに選択する
かの知見がなく、入力された仕様を満足する実用的なレ
イアウトパターンを効率的に生成することが困難であっ
た。

【０００９】また、トポロジーの種々異なる集積回路の
設計に対して全てパラメタライズ手法で対応しようとす
ると、膨大な種類のレイアウトパターンをライブラリに
用意しなければならない。

【００１０】さらに、パラメタライズの結果、寄生素子
の影響で設計された集積回路の特性が満足されなくなる
場合があるが、従来の技術ではその場合の対策について
考慮されていないという問題があった。

【００１１】本発明の目的は、入力された集積回路の仕
様を満足する実用的なレイアウトパターンを効率的に生
成することができる集積回路レイアウトパターン生成装
置を提供することにある。

【００１２】本発明の他の目的は、レイアウトパターン
ライブラリ内のデータ量を必要以上に大きくすることな
く、トポロジーの変化に対応可能な集積回路レイアウト
パターン生成装置を提供することにある。

【００１３】本発明のさらに別の目的は、パラメタライ
ズに際して寄生素子の影響を補償することにより、入力
された仕様に合致した集積回路の特性が得られる集積回
路レイアウトパターン生成装置を提供することにある。

【００１４】

【課題を解決するための手段】本発明は、入力された仕
様から回路情報を生成する回路合成の手法と、レイアウ
トパターンのパラメタライズ手法を結合させることによ
り、入力された仕様を満足する集積回路のレイアウトパ
ターンを生成することを骨子としている。

【００１５】即ち、本発明に係る集積回路レイアウトパ
ターン生成装置は、集積回路の種々のレイアウトパター
ンデータを蓄積するレイアウトパターンライブラリと、
入力された仕様を満足する集積回路を合成して該集積回
路の接続および回路パラメータに関する回路情報を生成
する回路合成部と、この回路合成部で得られた回路情報
とレイアウトパターンライブラリ内のレイアウトパター
ンデータを照合し、面積または性能に関して最適と思わ
れるレイアウトパターンをレイアウトパターンライブラ
リ内のレイアウトパターンデータから選択するレイアウ
トパターン選択部と、この選択部で選択されたレイアウ
トパターンデータにおける素子サイズと素子および配線
の位置を変更して、回路合成部で得られた回路情報に合
致したレイアウトパターンデータを生成するパターン変
更部とを具備することを基本的な特徴とする。

【００１６】本発明の好ましい実施態様においては、レ
イアウトパターンライブラリはレイアウトパターンデー
タの他、該レイアウトパターンデータに対して少なくと
も集積回路の構造情報を含むレイアウトパターンの特徴
データを関係付けて記憶するように構成される。一方、
回路合成部は少なくとも集積回路の構造情報を含む該集
積回路の特徴データを生成し、さらにレイアウトパター
ン選択手段は回路合成部で生成された特徴データとレイ
アウトパターンライブラリ内の特徴データを照合するこ
とにより、最適と思われるレイアウトパターンデータを
レイアウトパターンライブラリ内のレイアウトパターン
データから選択するように構成される。

【００１７】また、レイアウトパターンライブラリは、
好ましくは、蓄積したレイアウトパターンデータのトポ
ロジー修正方法を該レイアウトパターンデータの付属情
報として記述している。そして、レイアウトパターン選
択部は、回路合成部で合成された集積回路のトポロジー
と完全に一致したトポロジーを有するレイアウトパター
ンデータが前記レイアウトパターンライブラリ内に存在
しないか、あるいはレイアウトパターンライブラリ内の
レイアウトパターンデータの特性と掛け離れている場合
に、特性が近くかつトポロジーの類似したレイアウトパ
ターンデータを選択して、その選択されたレイアウトパ
ターンデータのトポロジーを該データに対応するトポロ
ジー修正方法に従って修正するものとする。

【００１８】さらに、パターン変更部は、好ましくは、
集積回路中の寄生素子の影響を無視してレイアウトパタ
ーンデータの変更を行なうパラメタライズ前処理手段
と、このパラメタライズ前処理手段で変更されたレイア
ウトパターンデータから寄生素子の値を求める寄生素子
値抽出手段と、この寄生素子値抽出手段により抽出され
た寄生素子の集積回路の特性に対する感度を求める手段
と、寄生素子値抽出手段により抽出された寄生素子値か
ら、集積回路の特性を満足させるために起こるレイアウ
トパターンの面積の増加の推定量を最小にする寄生素子
値の許容値の組を求める手段と、この手段により求めら
れた寄生素子値の許容値を満足するように、レイアウト
パターン選択部で選択されたレイアウトパターンデータ
を修正するレイアウトパターン修正手段とを有する。

【００１９】

【作用】本発明においては、回路合成部において、入力
された仕様を満足する集積回路の合成によりその回路に
関する回路情報が生成され、この回路情報とレイアウト
パターンライブラリに蓄積されているレイアウトパター
ンデータが照合されることにより、最適と思われるレイ
アウトパターンデータが選択される。そして、選択され
たレイアウトパターンデータと回路合成部で得られた回
路情報を基に、選択されたレイアウトパターンデータが
修正・変更され、入力された仕様を満足するレイアウト
パターンデータが最終的に得られる。

【００２０】このように、レイアウトパターンライブラ
リからの最適と思われるレイアウトパターンデータの選
択を、回路合成部で得られた集積回路の回路情報との照
合により自動的に行うため、その選択は迅速である。

【００２１】また、レイアウトパターンライブラリに蓄
積されているレイアウトパターンデータに、レイアウト
パターンの特徴データを関係付けて記憶させることによ
り、レイアウトパターンのタイプ（種別、機能、構造お
よび特色）を明確にかつデータ的に効率よく表現するこ
とができる。一方、回路合成部において集積回路を合成
する過程で、あるいは合成後に、少なくとも回路の構造
情報を含む合成される集積回路の特徴データを生成する
ことによって、合成された集積回路のタイプを求めるこ
とができる。そして、レイアウトパターンデータを選択
する際に、レイアウトパターンライブラリ内の特徴デー
タと回路合成の結果得られた特徴データが照合され、最
適と思われるレイアウトパターンデータが選択される。
これにより、レイアウトパターンデータの選択がより迅
速かつ適切になされる。

【００２２】また、回路合成部で合成された回路のトポ
ロジーと選択したレイアウトパターンデータのトポロジ
ーとが完全に一致しないか、あるいはレイアウトパター
ンの特性が掛け離れている場合には、特性が近くトポロ
ジーの類似したレイアウトパターンが選択される。その
場合、合成された集積回路の各素子がレイアウトパター
ンの素子に１：１に対応しないため、合成された回路の
素子パラメータをそのまま素子サイズの修正に用いるこ
とは出来ない。そこで、合成された回路のトポロジーに
一致するように、選択されたレイアウトパターンのトポ
ロジー修正方法を該レイアウトパターンデータの付属情
報として記述しておき、素子サイズのパラメタライズ手
法を適用する前に、そのトポロジー修正方法の情報を用
いて、合成された回路と同じトポロジーのレイアウトパ
ターンデータを生成することができる。これにより、ト
ポロジーの種々異なる集積回路の設計に対してパラメタ
ライズ手法を適用することが可能となり、レイアウトパ
ターンライブラリ内のデータ量を膨大にすることなく、
合成された回路の特性を満足し得るレイアウトパターン
を得ることが可能になる。

【００２３】さらに、パターン変更部において寄生素子
の影響を無視してパラメタライズを行なうパラメタライ
ズ前処理によって、寄生素子が生じないと仮定した場合
のレイアウトパターンデータを生成すると、レイアウト
パターンの面積は最も小さくなると考えられる。次に、
寄生素子値抽出手段によって、実際にどのくらいの値の
寄生素子が発生するかが判る。次に、抽出した寄生素子
の集積回路の特性に対する感度を求めることによって、
寄生素子がどの程度、集積回路の特性に影響を与えるか
が判る。すなわち、ある寄生素子の集積回路の特性に対
する感度が大きい場合には、その寄生素子の値が小さく
なるようにレイアウトパターンを変更することが必要に
なる。この時、寄生素子の影響を抑えるために、レイア
ウトパターンの面積は寄生素子を無視した場合の面積よ
りも少し大きくなると考えられるので、面積の増加分
（推定量）を最小にするように寄生素子の許容値の組は
決定される。ここで、寄生素子の許容値の組とは、発生
する寄生素子の取り得る値がそれぞれどの値以下に抑え
られればよいかという寄生素子の最大の許容値の組を示
す。そして、寄生素子の許容値を満足するようにレイア
ウトパターンデータを変更することによって、寄生素子
の影響を受けず、入力された仕様に合致した特性の集積
回路のレイアウトパターンデータが生成されることにな
る。

【００２４】

【実施例】以下、添付の図面を参照しながら本発明の実
施例を説明する。図１は、本発明の一実施例に係る集積
回路レイアウトパターン生成装置の構成を示す図であ
る。この装置は大きく分けて、回路仕様の入力と入力の
確認および回路合成状況のモニターを行なう入出力部
１、データ処理部２、レイアウトパターンライブラリ
３、合成された回路データ、特徴データおよび変更され
たレイアウトパターンデータを蓄積する合成データ蓄積
部４からなる。

【００２５】データ処理部２には、入力された仕様を満
足する集積回路を自動合成する回路合成部５、合成され
た集積回路の情報（接続情報および回路パラメータ情
報）とレイアウトパターンライブラリ３に蓄えられてい
るレイアウトパターンデータとを照合し、面積あるいは
性能に関して最適と思われるレイアウトパターンデータ
を選択するレイアウトパターン選択部６、選択されたレ
イアウトパターンデータにおける素子サイズと素子およ
び配線の位置を変更して、必要な特性を持つレイアウト
パターンデータを生成するパターン変更部７が備えられ
ている。

【００２６】レイアウトパターンライブラリ３には、レ
イアウトパターンデータ８と特徴データ９およびレイア
ウトパターンデータのトポロジー修正方法（パラメタラ
イズ方法）の記述データ１０が含まれる。

【００２７】回路合成部５には、既存の自動合成手法が
適用できる。図２のフローチャートは、回路合成部５の
処理手順の一例を示したものである。まず、合成すべき
集積回路の仕様が入力されると（Ｓ０）、仕様を満足さ
せる回路ブロックのトポロジー（テンプレート）が回路
トポロジーライブラリから選択される（Ｓ１）。回路ト
ポロジーが選択されると、素子値やサブ回路の仕様など
の回路パラメータが決定される（Ｓ２）。回路パラメー
タを決定する方法には、手続き的な方法やオプティマイ
ザを用いた最適化手法が考えられる。決定されたサブ回
路の仕様はＳ１に戻され、そのサブ回路に対して同様の
作業が行われる。このようにトポロジー選択と回路パラ
メータの決定を繰り返して、トップダウンに回路が合成
され、回路トポロジーおよび回路パラメータが出力され
る（Ｓ５）。合成の過程で発生した仕様に対するズレを
修正するために、回路合成の最終段階で回路全体の最適
化を行なっても良い（Ｓ４）。

【００２８】図３は、回路合成部５で合成された回路デ
ータ（回路の接続情報）の一例である。この例では、デ
ータの先頭に回路名があり、以下、回路の外部端子など
のインターフェイス情報（INTERFACE で始まるブロッ
ク）、回路に含まれる素子の情報（MODULEで始まるブロ
ック）、素子の端子間の接続関係を表現した情報（NET
で始まるブロック）が続く。素子の情報には、参照する
素子の名前（REFER で始まるブロック）や素子値などの
回路パラメータ（PROPERTYで始まるブロック）などが含
まれる。素子の情報にはサブ回路を１つの素子として記
述することもできる。その場合、サブ回路にも同様の回
路データが生成されなければならない。

【００２９】図４は、レイアウトパターンライブラリ３
に蓄えられたレイアウトパターンデータの特徴データの
記述例である。特徴データは、データの先頭がレイアウ
トパターンの名称であり、製造プロセス名(PROCESS) 、
回路の用途(USE) 、回路構造を表現する情報(STRUCTUR
E)および、回路の特性を示す情報(PERFORMANCE) が続
く。回路構造を表現するには、回路合成で用いるテンプ
レートの名称を用いた階層記述を用いればよい。

【００３０】図５は、テンプレートの名称を用いた階層
記述を説明するための図であり、テンプレートＴ１の３
つの構成ブロックＢ１，Ｂ２，Ｂ３にそれぞれＴ２，Ｔ
３，Ｔ４という名称のテンプレートを用いていることを
示している。さらに、引用されているテンプレートにも
構成ブロックがあり、Ｔ２にはＡ，Ｂ，Ｃ、Ｔ３には
Ｍ、Ｔ４にはＥ１，Ｅ２がそれぞれ含まれている。この
階層はテンプレートの構成ブロックが素子になるまで続
く。

【００３１】図６に、図５の回路構造の記述例を示す。
図６においては、テンプレートＴ１の名称に続いて、構
成ブロック名を先頭にしたリストが並んでおり、リスト
にはその構成ブロックで引用するテンプレートの記述が
含まれる。このように入れ子式にテンプレートの階層を
記述することで、回路構造を簡潔に表現することができ
る。

【００３２】図７は、回路合成部５で生成された合成回
路の特徴データの一例である。この情報は、レイアウト
パターン名が合成された回路名に置き換わっている以外
は、図４と同じフォーマットである。

【００３３】図８は、レイアウトパターン選択部６の処
理手順の一例を示すフローチャートである。まず、入力
として回路合成部５で生成された特徴データ（回路タイ
プ情報）を取り込む（Ｓ１１）。次に、レイアウトパタ
ーンライブラリ３から特徴データ（レイアウトタイプ情
報）を１つ取り込む（Ｓ１２）。次に、Ｓ１３において
Ｓ１１，Ｓ１２で取り込まれたデータの製造プロセスを
照合し、同じであったら次に進み、違っていたらＳ１２
に戻る。次に、Ｓ１４においてレイアウトパターンライ
ブラリ３からのレイアウトタイプ情報の用途の中に、目
的の用途があるかどうかを調べ、あったら次に進み、な
かったらＳ１２に戻る。次に、Ｓ１５において回路構造
を調べ、同じであったらそのレイアウトパターンデータ
を登録し（Ｓ１６）、違っていたらＳ１２に戻る。次
に、Ｓ１７においてレイアウトタイプ情報がまだあるか
どうかを調べ、なかったら次に進み、まだあったらＳ１
２に戻る。次に、Ｓ１８において登録されているレイア
ウトパターンデータが１つかどうかを調べ、レイアウト
パターンデータが１つしか登録されていなければ、それ
を選択したレイアウトパターンデータとする（Ｓ１
９）。もし、Ｓ１８において登録されているレイアウト
パターンデータが複数個あれば、目的の回路の特性に最
も近い特性を持ったレイアウトパターンデータを選択す
る（Ｓ２０）。複数のレイアウトパターンデータの候補
の中から１つのデータを選択する方法には、この他、合
成された回路の素子値とレイアウトパターンデータの素
子値を比較する方法も考えられる。

【００３４】また、レイアウトパターンデータにレイア
ウトのトポロジー修正方法が対応付けられている場合に
は、図８における回路構造の判定ステップ（Ｓ１５）に
おいて、レイアウトパターンデータに対応付けられたト
ポロジー修正方法の記述に含まれる回路構造も照合し、
同じであったら登録するようにする。これにより、回路
構造の異なるレイアウトパターンデータも選択すること
が可能になる。

【００３５】図９は、レイアウトパターンデータに対応
付けられたレイアウトのトポロジー修正方法の記述例で
ある。先頭にレイアウトパターン名があり、回路構造を
記述したリストと修正方法を記述したリスト(MODIFY)が
続く。

【００３６】今、図１０（ａ）に示す回路のレイアウト
パターンデータがレイアウトパターンライブラリ３にあ
ったとする。図９のトポロジー修正方法の記述では、Ｒ
３とＲ４の素子を取り除き、図１０（ｂ）の回路に対応
するレイアウトパターンデータを用意することになる。
レイアウトパターンデータ変更後は、通常の素子サイズ
のパラメタライズ手法により、必要なレイアウトパター
ンデータを得ることが可能となる。

【００３７】図１１は、レイアウトパターンデータに対
応付けられたレイアウトのトポロジー修正方法の別の記
述例である。今、図１２に示す回路のレイアウトパター
ンデータがレイアウトパターンライブラリ３にあったと
する。このとき、図１２に対応する回路構造の記述は図
１３のようになる。図１１の修正方法記述は、BIASブロ
ックの中の CM ブロックを"CM-W"という名称のレイアウ
トパターンデータに置き換えることを指示しているの
で、"CM-W"というレイアウトパターンデータをレイアウ
トパターンライブラリ３から取り出し、現在の"CM-S"を
取り除いた後に埋め込む作業を行なう。図１４は、"CM-
W"に対応する回路図である。

【００３８】図１５は、特性を満足するレイアウトパタ
ーン生成方法の例を示すフローチャートであり、簡単の
ため、寄生容量のみを考えている。まず、合成された回
路のパラメータに合うように選択されたレイアウトパタ
ーンデータをパラメタライズし、コンパクションするこ
とによって、設計ルールを満足する最も小さい面積のレ
イアウトパターンデータを生成する（Ｓ２１）。次に、
寄生素子の値をレイアウトパターンデータから推定す
る。この時、予め寄生素子の発生箇所をレイアウトパタ
ーンデータと関係付けて指定しておくことによって、効
率的に寄生素子値を求めることができる（Ｓ２２）。次
に、各寄生素子の集積回路の特性に対する感度を求める
（Ｓ２３）。この時、推定した寄生素子の値を用いるこ
とで、より正確な感度を求めることができる。次に、上
記の感度が低い寄生素子は、切り捨てる（Ｓ２４）。こ
れにより計算が簡略化され、短時間に処理ができるよう
になる。次に、寄生素子の許容値の組を回路面積の増加
分が最小になるように決定する（Ｓ２５）。この様にし
て決定した寄生素子の許容値の組を満足するようにレイ
アウトパターンデータを変更して、最終のレイアウトパ
ターンデータが得られる（Ｓ２６）。

【００３９】ステップＳ２５における寄生容量による回
路面積増加分を最小にする方法の一例として、図１６の
ような平行配線の場合を考える。寄生容量の影響を無視
してパラメタライズした時に、この平行配線間に発生す
る寄生容量をＣ_oi、配線間隔を設計ルールに基く最小の
配線間隔ｄ_o とし、平行配線の長さをｌ_i とすれば、
（１）式が得られる。但し、ｋは定数。もし、この平行
配線間の容量をＣ_i とするために平行配線間隔をｄ_i と
すれば、平行配線の間の面積は（２）式のようになり、
ｎ個の配線間の面積は（３）式のようになる。ｄ_o とｋ
は定数なので、特性の制約を満足する範囲で（３）式の
波線部分を最小にするＣ_i の組を求めればよい。Ｃ_i の
組を求める方法の例として（３）式の波線部分を展開し
て２次近似し、ＱＰ問題として解く方法が考えられる。

【００４０】

【数１】 ステップＳ２５における寄生容量による回路面積増加分
を最小にする方法の別の例として、図１７のような平行
部分と交差を含む配線の場合を考える。寄生容量の影響
を無視してパラメタライズした時に、この配線間に発生
する寄生容量をＣ_oi、平行部分の配線間隔を設計ルール
に基づく最小の配線間隔ｄ_o とし、平行部分の配線の長
さをｌ_i 、交差により発生する寄生容量をＣ_ci（固
定）、配線の平行部分に発生する寄生容量をＣ_viとする
と（４）式が得られる。但し、ｋは定数。もし、この平
行配線間の容量をＣ_i とするために平行配線間隔をｄ_i
とすれば、平行配線の間の面積は（５）式のようにな
り、ｎ個の配線間の面積は（６）式のようになる。ｄ_o
とｋは定数なので、特性の制約を満足する範囲で（６）
式の波線部分を最小にするＣ_i の組を求めればよい。こ
の例も、Ｃ_i の組を求めるのにＱＰ問題として解くこと
ができる。この例では、固定量Ｃ_ciを考慮しているの
で、図１６に基づく方法より適切な解が得られる。

【００４１】

【数２】

【００４２】

【発明の効果】本発明によれば、集積回路、特にアナロ
グ回路のレイアウトパターンを生成する場合に、過去に
設計されたレイアウトパターンを有効に活用でき、入力
された仕様により与えられる特性を満足した実用的なレ
イアウトパターンを効率的に生成することができる。こ
の際、少なくとも集積回路の構造を記述したレイアウト
パターンの特徴データをレイアウトパターンデータの選
択に用いることで、より迅速に基準となるレイアウトパ
ターンをライブラリから選択することができる。

【００４３】また、レイアウトパターンと合成した集積
回路のトポロジーが一致しない場合でも、レイアウトパ
ターンにレイアウトのトポロジー修正方法を関連付けて
おくことによって、レイアウトパターンの生成が可能と
なり、ライブラリのデータ量を抑えつつ、トポロジーの
変化に対応することが可能となる。

【００４４】さらに、寄生素子の影響を補償することに
より、容易に所望の集積回路の特性が満足されるように
することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る集積回路レイアウトパ
ターン生成装置の構成図

【図２】回路合成部の処理手順を示すフローチャート

【図３】回路合成部で生成された回路データの一例を示
す図

【図４】ライブラリに蓄えられたレイアウトパターンの
特徴データの一例を示す図

【図５】テンプレートによる回路構造表現を説明するた
めの図

【図６】図５に対応した回路構造の記述例を示す図

【図７】回路合成部で生成された合成回路の特徴データ
の一例を示す図

【図８】レイアウトパターンの選択手順の一例を示す図

【図９】レイアウトのトポロジー修正方法の記述例を示
す図

【図１０】レイアウトのトポロジー修正方法を説明する
回路図の一例を示す図

【図１１】レイアウトのトポロジー修正方法の別の記述
例

【図１２】レイアウトのトポロジー修正方法を説明する
回路図の他の例を示す図

【図１３】図１２に対応した回路構造の記述例を示す図

【図１４】CM-Wのレイアウトパターンに対応する回路図

【図１５】特性を満足するレイアウトパターン生成方法
の一例を示す図

【図１６】面積の増分を最小にする寄生容量の許容値の
組を求める方法を説明するための図

【図１７】面積の増分を最小にする寄生容量の許容値の
組を求める別の方法を説明するための図。

【符号の説明】

１…入出力部 ２…データ処
理部 ３…レイアウトパターンライブラリ ４…合成デー
タ蓄積部 ５…回路合成部 ６…レイアウ
トパターン選択部 ７…パターン変更部 ８…レイアウ
トパターン情報 ９…レイアウトパターンの特徴データ １０…トポロ
ジー修正方法の記述

Claims (4)

【特許請求の範囲】
1. 【請求項１】入力された仕様を満足する集積回路のレイ
   アウトパターンを生成する装置において、 集積回路の種々のレイアウトパターンデータを蓄積する
   レイアウトパターンライブラリと、 前記入力された仕様を満足する集積回路を合成して該集
   積回路の接続および回路パラメータに関する回路情報を
   生成する回路合成部と、 この回路合成部で得られた回路情報と前記レイアウトパ
   ターンライブラリ内のレイアウトパターンデータを照合
   し、面積または性能に関して最適と思われるレイアウト
   パターンデータを前記レイアウトパターンライブラリ内
   のレイアウトパターンデータから選択するレイアウトパ
   ターン選択部と、 この選択部で選択されたレイアウトパターンデータにお
   ける素子サイズと素子および配線の位置を変更して、前
   記回路合成部で得られた回路情報に合致したレイアウト
   パターンデータを生成するパターン変更部とを具備する
   ことを特徴とする集積回路レイアウトパターン生成装
   置。
2. 【請求項２】入力された仕様を満足する集積回路のレイ
   アウトパターンを生成する装置において、 集積回路の種々のレイアウトパターンデータを蓄積する
   と共に、該レイアウトパターンデータに対して少なくと
   も集積回路の構造情報を含むレイアウトパターンの特徴
   データを関係付けて記憶するレイアウトパターンライブ
   ラリと、 前記入力された仕様を満足する集積回路を合成すると共
   に、少なくとも該集積回路の構造情報を含む該集積回路
   の特徴データを生成する回路合成部と、 この回路合成部で生成された特徴データと前記レイアウ
   トパターンライブラリ内の特徴データとを照合すること
   により、最適と思われるレイアウトパターンデータを前
   記レイアウトパターンライブラリ内のレイアウトパター
   ンデータから選択するレイアウトパターン選択手段と、 この選択部で選択されたレイアウトパターンデータの素
   子サイズと素子および配線の位置を変更して、前記回路
   合成部で得られた回路情報に合致したレイアウトパター
   ンデータを生成するパターン変更部とを具備することを
   特徴とする集積回路レイアウトパターン生成装置。
3. 【請求項３】前記レイアウトパターンライブラリは、蓄
   積したレイアウトパターンデータのトポロジー修正方法
   を該レイアウトパターンデータの付属情報として記述し
   たものであり、前記レイアウトパターン選択部は、前記
   回路合成部で合成された集積回路のトポロジーと完全に
   一致したトポロジーを有するレイアウトパターンデータ
   が前記レイアウトパターンライブラリ内に存在しない
   か、あるいは前記レイアウトパターンライブラリ内のレ
   イアウトパターンデータの特性と掛け離れている場合
   に、特性が近くかつトポロジーの類似したレイアウトパ
   ターンデータを選択する手段と、この手段により選択さ
   れたレイアウトパターンデータのトポロジーを該データ
   に対応する前記トポロジー修正方法に従って修正する手
   段とを有することを特徴とする請求項１または２記載の
   集積回路レイアウトパターン生成装置。
4. 【請求項４】前記パターン変更部は、集積回路中の寄生
   素子の影響を無視してレイアウトパターンデータの変更
   を行なうパラメタライズ前処理手段と、このパラメタラ
   イズ前処理手段で変更されたレイアウトパターンデータ
   から寄生素子の値を求める寄生素子値抽出手段と、この
   寄生素子値抽出手段により抽出された寄生素子の前記集
   積回路の特性に対する感度を求める手段と、前記寄生素
   子値抽出手段により抽出された寄生素子値から、前記集
   積回路の特性を満足させるために起こるレイアウトパタ
   ーンの面積の増加の推定量を最小にする寄生素子値の許
   容値の組を求める手段と、この手段により求められた寄
   生素子値の許容値を満足するように前記レイアウトパタ
   ーン選択部で選択されたレイアウトパターンデータを修
   正するレイアウトパターン修正手段とを有することを特
   徴とする請求項１または２記載の集積回路レイアウトパ
   ターン生成装置。