JPH05120870A - Ｄ−ｒａｍのリフレツシユ方式 - Google Patents
Ｄ−ｒａｍのリフレツシユ方式Info
- Publication number
- JPH05120870A JPH05120870A JP3275959A JP27595991A JPH05120870A JP H05120870 A JPH05120870 A JP H05120870A JP 3275959 A JP3275959 A JP 3275959A JP 27595991 A JP27595991 A JP 27595991A JP H05120870 A JPH05120870 A JP H05120870A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- ram
- ambient temperature
- request signal
- refreshing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 244000144992 flock Species 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【目的】 Ｄ−ＲＡＭの周囲温度を判断することにより
リフレッシュ周期を決め、無駄なリフレッシュを行わな
いようにすることを目的とする。 【構成】Ｄ−ＲＡＭメモリ・モジュール３の周囲温度の
センスする温度センサー４からの信号により、リフレッ
シュ要求信号生成回路２はＤ−ＲＡＭの周囲温度を判断
し、予め、設定したＤ−ＲＡＭメモリ・モジュール３の
周囲温度とリフレッシュ時間の関係によりリフレッシュ
周期を求め、Ｄ−ＲＡＭメモリ・モジュール３を制御す
る制御回路１に対しリフレッシュ要求信号を出力するこ
とを特徴とするＤ−ＲＡＭのリフレッシュ方式。
リフレッシュ周期を決め、無駄なリフレッシュを行わな
いようにすることを目的とする。 【構成】Ｄ−ＲＡＭメモリ・モジュール３の周囲温度の
センスする温度センサー４からの信号により、リフレッ
シュ要求信号生成回路２はＤ−ＲＡＭの周囲温度を判断
し、予め、設定したＤ−ＲＡＭメモリ・モジュール３の
周囲温度とリフレッシュ時間の関係によりリフレッシュ
周期を求め、Ｄ−ＲＡＭメモリ・モジュール３を制御す
る制御回路１に対しリフレッシュ要求信号を出力するこ
とを特徴とするＤ−ＲＡＭのリフレッシュ方式。
Description
【０００１】
【産業上の利用分野】本発明はＤ−ＲＡＭのリフレッシ
ュ方式に関する。
ュ方式に関する。
【０００２】
【従来の技術】従来のこの種のＤ−ＲＡＭリフレッシュ
方式は、図２に示すように、リフレッシュ要求信号を発
生するリフレッシュ・タイマー２２と、リフレッシュ要
求信号によりＤ−ＲＡＭメモリ・モジュール２３に対す
るリフレッシュ動作やプロセッサからのデータの書き込
み，読み出し動作を制御する制御回路２１を有してい
る。
方式は、図２に示すように、リフレッシュ要求信号を発
生するリフレッシュ・タイマー２２と、リフレッシュ要
求信号によりＤ−ＲＡＭメモリ・モジュール２３に対す
るリフレッシュ動作やプロセッサからのデータの書き込
み，読み出し動作を制御する制御回路２１を有してい
る。
【０００３】次に、動作について説明する。リフレッシ
ュ・タイマー２２の時間間隔は、Ｄ−ＲＡＭメーカーが
提示する推奨動作条件でのリフレッシュ時間（Ｄ−ＲＡ
Ｍに固有なリフレッシュ用ロウ・アドレス全てを規定さ
れたリフレッシュ時間内に選択してリフレッシュを行わ
なければならないという規定）の規格を満足するように
リフレッシュ周期を固定値として設定しており、その要
求に従って制御回路２１は一定時間毎にＤ−ＲＡＭメモ
リ・モジュール２３に対してリフレッシュ動作の制御を
行っている。
ュ・タイマー２２の時間間隔は、Ｄ−ＲＡＭメーカーが
提示する推奨動作条件でのリフレッシュ時間（Ｄ−ＲＡ
Ｍに固有なリフレッシュ用ロウ・アドレス全てを規定さ
れたリフレッシュ時間内に選択してリフレッシュを行わ
なければならないという規定）の規格を満足するように
リフレッシュ周期を固定値として設定しており、その要
求に従って制御回路２１は一定時間毎にＤ−ＲＡＭメモ
リ・モジュール２３に対してリフレッシュ動作の制御を
行っている。
【０００４】
【発明が解決しようとする課題】上述した従来のＤ−Ｒ
ＡＭのリフレッシュ方式では、Ｄ−ＲＡＭメーカーが提
示する推奨動作条件でのリフレッシュ時間の規格を満足
するようにリフレッシュ周期を決めリフレッシュ・タイ
マーの時間間隔を固定値として設定しているが、Ｄ−Ｒ
ＡＭのリフレッシュ時間の特性は周囲温度の影響を非常
に受け易いため、推奨動作範囲内のリフレッシュ時間が
長い特定の周囲温度範囲でしか使用しない場合は、Ｄ−
ＲＡＭにとっては不必要なリフレッシュを行うことにな
る。ところが、記憶装置にとってリフレッシュ中は通常
のデータを書き読み／読み出しの動作は出来ないので、
不必要なリフレッシュによって記憶装置の性能が下が
り、システム全体の性能まで低下してしまうという問題
があった。
ＡＭのリフレッシュ方式では、Ｄ−ＲＡＭメーカーが提
示する推奨動作条件でのリフレッシュ時間の規格を満足
するようにリフレッシュ周期を決めリフレッシュ・タイ
マーの時間間隔を固定値として設定しているが、Ｄ−Ｒ
ＡＭのリフレッシュ時間の特性は周囲温度の影響を非常
に受け易いため、推奨動作範囲内のリフレッシュ時間が
長い特定の周囲温度範囲でしか使用しない場合は、Ｄ−
ＲＡＭにとっては不必要なリフレッシュを行うことにな
る。ところが、記憶装置にとってリフレッシュ中は通常
のデータを書き読み／読み出しの動作は出来ないので、
不必要なリフレッシュによって記憶装置の性能が下が
り、システム全体の性能まで低下してしまうという問題
があった。
【０００５】
【課題を解決するための手段】本発明のＤ−ＲＡＭのリ
フレッシュ方式は、使用するＤ−ＲＡＭ記憶素子に近接
して設置した温度センサーと、温度センサーの出力より
現状のＤ−ＲＡＭの周囲温度を判断してその温度に最適
なリフレッシュ周期を求め、リフレッシュ要求信号を発
生するリフレッシュ要求信号生成回路と、リフレッシュ
要求信号生成回路からのリフレッシュ要求信号とプロセ
ッサからの書き込み，読み出し要求によりＤ−ＲＡＭに
対するリフレッシュ動作や書き込み，読み出し動作を制
御する制御回路とを有する。
フレッシュ方式は、使用するＤ−ＲＡＭ記憶素子に近接
して設置した温度センサーと、温度センサーの出力より
現状のＤ−ＲＡＭの周囲温度を判断してその温度に最適
なリフレッシュ周期を求め、リフレッシュ要求信号を発
生するリフレッシュ要求信号生成回路と、リフレッシュ
要求信号生成回路からのリフレッシュ要求信号とプロセ
ッサからの書き込み，読み出し要求によりＤ−ＲＡＭに
対するリフレッシュ動作や書き込み，読み出し動作を制
御する制御回路とを有する。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例のブロック図であ
る。
る。
【０００８】図１において、温度センサー４は、Ｄ−Ｒ
ＡＭメモリ・モジュール３の周囲温度を測定するための
ものでありＤ−ＲＡＭメモリ・モジュール３の近くに設
置し、出力を信号線１３へ出力する。
ＡＭメモリ・モジュール３の周囲温度を測定するための
ものでありＤ−ＲＡＭメモリ・モジュール３の近くに設
置し、出力を信号線１３へ出力する。
【０００９】リフレッシュ要求信号生成回路２は、信号
線１３からの信号によりＤ−ＲＡＭメモリ・モジュール
３の周囲温度を判断し、予め設定したＤ−ＲＡＭメモリ
・モジュール３で使用するＤ−ＲＡＭの周囲温度とリフ
レッシュ時間の関係より、その周囲温度に最適なリフレ
ッシュ周期を求めリフレッシュ要求信号を信号線１１へ
出力する。
線１３からの信号によりＤ−ＲＡＭメモリ・モジュール
３の周囲温度を判断し、予め設定したＤ−ＲＡＭメモリ
・モジュール３で使用するＤ−ＲＡＭの周囲温度とリフ
レッシュ時間の関係より、その周囲温度に最適なリフレ
ッシュ周期を求めリフレッシュ要求信号を信号線１１へ
出力する。
【００１０】制御回路１は、信号線１１からのリフレッ
シュ要求信号と要求信号線１０を通してのプロセッサか
らの書き込みや読み出し要求に対して、プロセッサから
の書き込みや読み出し要求に対して、リフレッシュ要求
を優先して処理を行い（リフレッシュ要求とプロセッサ
からの要求が同時であれば、プロセッサからの要求を待
たせリフレッシュを先に行う）、Ｄ−ＲＡＭメモリ・モ
ジュール３に対するリフレッシュ，書き込みや読み出し
のための制御信号を生成し、制御線１２へ出力する。
シュ要求信号と要求信号線１０を通してのプロセッサか
らの書き込みや読み出し要求に対して、プロセッサから
の書き込みや読み出し要求に対して、リフレッシュ要求
を優先して処理を行い（リフレッシュ要求とプロセッサ
からの要求が同時であれば、プロセッサからの要求を待
たせリフレッシュを先に行う）、Ｄ−ＲＡＭメモリ・モ
ジュール３に対するリフレッシュ，書き込みや読み出し
のための制御信号を生成し、制御線１２へ出力する。
【００１１】Ｄ−ＲＡＭメモリ・モジュール３は、制御
線１２からの制御信号の指示に従い、リフレッシュ動作
であれば、同時に与えられるリフレッシュ用ロウ・アド
レス（図示せず）で指定される記憶セル群のリフレッシ
ュを行う。（その他にＤ−ＲＡＭ内部でリフレッシュ用
ロウ・アドレスを自動生成してリフレッシュを行う方法
もある。）書き込み動作であれば、同時に与えられるア
ドレス（図示せず）で指定される記憶セルへ外部から与
えられる書き込みデータ線（図示せず）のデータを記憶
する。また、読み出し動作であれば、同時に与えられる
アドレスで指定される記憶セルのデータを読み出しデー
タ線（図示せず。また、Ｄ−ＲＡＭの種類によっては書
き込みデータ線と読み出しデータ線が共通である場合も
ある。）へ出力する。
線１２からの制御信号の指示に従い、リフレッシュ動作
であれば、同時に与えられるリフレッシュ用ロウ・アド
レス（図示せず）で指定される記憶セル群のリフレッシ
ュを行う。（その他にＤ−ＲＡＭ内部でリフレッシュ用
ロウ・アドレスを自動生成してリフレッシュを行う方法
もある。）書き込み動作であれば、同時に与えられるア
ドレス（図示せず）で指定される記憶セルへ外部から与
えられる書き込みデータ線（図示せず）のデータを記憶
する。また、読み出し動作であれば、同時に与えられる
アドレスで指定される記憶セルのデータを読み出しデー
タ線（図示せず。また、Ｄ−ＲＡＭの種類によっては書
き込みデータ線と読み出しデータ線が共通である場合も
ある。）へ出力する。
【００１２】一般にＤ−ＲＡＭのリフレッシュ時間は周
囲温度が高い程、短い時間になるので推奨動作範囲の最
高周囲温度でリフレッシュ時間が規定されている。周囲
温度７０°Ｃと２５°Ｃを比較すると２５°Ｃのリフレ
ッシュ時間は７０°Ｃの１０倍以上になる。これは、周
囲温度２５°Ｃのリフレッシュ周期は７０°Ｃのリフレ
ッシュ周期より１０倍以上遅くても良いことを示してい
る。
囲温度が高い程、短い時間になるので推奨動作範囲の最
高周囲温度でリフレッシュ時間が規定されている。周囲
温度７０°Ｃと２５°Ｃを比較すると２５°Ｃのリフレ
ッシュ時間は７０°Ｃの１０倍以上になる。これは、周
囲温度２５°Ｃのリフレッシュ周期は７０°Ｃのリフレ
ッシュ周期より１０倍以上遅くても良いことを示してい
る。
【００１３】次に一例を挙げ動作を説明する。推奨動作
条件の周囲温度が０〜７０°Ｃで、リフレッシュ時間８
ｍｓ内に５１２ロウ・アドレスのリフレッシュを行わな
ければならないという規定のＤ−ＲＡＭを使用し、その
Ｄ−ＲＡＭの周囲温度とリフレッシュ時間の特性が直線
的に変化して周囲温度２５°Ｃの時のリフレッシュ時間
が０．８ｍｓであるとする。このＤ−ＲＡＭを使用しＤ
−ＲＡＭの周囲温度２５°Ｃで電源が投入されシステム
の運用が開始された場合、電源投入直後は素子等の発熱
による温度上昇が無視できるので、リフレッシュ要求信
号生成回路２は温度センサー４からの信号より、Ｄ−Ｒ
ＡＭメモリ・モジュール３の周囲温度を２５°Ｃと判断
して、１．６μｓの（０．８ｍｓ÷５１２）の周期でリ
フレッシュ要求信号を出し、制御回路１はリフレッシュ
要求信号に従い、Ｄ−ＲＡＭメモリ・モジュール３のリ
フレッシュ制御をする。
条件の周囲温度が０〜７０°Ｃで、リフレッシュ時間８
ｍｓ内に５１２ロウ・アドレスのリフレッシュを行わな
ければならないという規定のＤ−ＲＡＭを使用し、その
Ｄ−ＲＡＭの周囲温度とリフレッシュ時間の特性が直線
的に変化して周囲温度２５°Ｃの時のリフレッシュ時間
が０．８ｍｓであるとする。このＤ−ＲＡＭを使用しＤ
−ＲＡＭの周囲温度２５°Ｃで電源が投入されシステム
の運用が開始された場合、電源投入直後は素子等の発熱
による温度上昇が無視できるので、リフレッシュ要求信
号生成回路２は温度センサー４からの信号より、Ｄ−Ｒ
ＡＭメモリ・モジュール３の周囲温度を２５°Ｃと判断
して、１．６μｓの（０．８ｍｓ÷５１２）の周期でリ
フレッシュ要求信号を出し、制御回路１はリフレッシュ
要求信号に従い、Ｄ−ＲＡＭメモリ・モジュール３のリ
フレッシュ制御をする。
【００１４】電源投入後、素子等の発熱によりＤ−ＲＡ
Ｍの周囲温度が上昇するに従って、Ｄ−ＲＡＭの周囲温
度とリフレッシュ時間の特性により、リフレッシュ要求
信号生成回路２はリフレッシュ要求信号を出力する周期
を早くする。最終的にＤ−ＲＡＭの周囲温度が周囲の環
境等により、５０°Ｃで一定になったとすると、同様に
以後４．８μｓの周期でリフレッシュを行うことにな
る。ちなみにＤ−ＲＡＭの周囲温度が７０°Ｃとなれば
１６μｓの周期でリフレッシュを行う。
Ｍの周囲温度が上昇するに従って、Ｄ−ＲＡＭの周囲温
度とリフレッシュ時間の特性により、リフレッシュ要求
信号生成回路２はリフレッシュ要求信号を出力する周期
を早くする。最終的にＤ−ＲＡＭの周囲温度が周囲の環
境等により、５０°Ｃで一定になったとすると、同様に
以後４．８μｓの周期でリフレッシュを行うことにな
る。ちなみにＤ−ＲＡＭの周囲温度が７０°Ｃとなれば
１６μｓの周期でリフレッシュを行う。
【００１５】よって、このような構成にすることによ
り、使用するＤ−ＲＡＭに最適な周囲温度に対するリフ
レッシュ周期でリフレッシュを実行することが出来るの
で、リフレッシュにより、プロセッサからの動作要求が
待たされることが少なくなる。
り、使用するＤ−ＲＡＭに最適な周囲温度に対するリフ
レッシュ周期でリフレッシュを実行することが出来るの
で、リフレッシュにより、プロセッサからの動作要求が
待たされることが少なくなる。
【００１６】一般にＤ−ＲＡＭはＣ−ＭＯＳテクノロジ
により作られているので、動作時にしか消費しないとい
う特性を持ち、記憶装置の構成が書き込み／読み出し動
作時に同時に動作するＤ−ＲＡＭが一部分である場合で
も、リフレッシュ動作では全てのＤ−ＲＡＭをリフレッ
シュしなければならないので、リフレッシュ周期は消費
電力の大きな要素の一つとなっているが、最適なリフレ
ッシュを行うことでリフレッシュによる消費電力を低減
できる。
により作られているので、動作時にしか消費しないとい
う特性を持ち、記憶装置の構成が書き込み／読み出し動
作時に同時に動作するＤ−ＲＡＭが一部分である場合で
も、リフレッシュ動作では全てのＤ−ＲＡＭをリフレッ
シュしなければならないので、リフレッシュ周期は消費
電力の大きな要素の一つとなっているが、最適なリフレ
ッシュを行うことでリフレッシュによる消費電力を低減
できる。
【００１７】
【発明の効果】以上説明したように本発明は、使用する
Ｄ−ＲＡＭの付近に設置した温度センサーと、温度セン
サーの出力より現状のＤ−ＲＡＭの周囲温度を判断しそ
の温度に最適なリフレッシュ周期を求めリフレッシュ要
求信号を発生するリフレッシュ要求信号生成回路を持つ
ので、使用するＤ−ＲＡＭの周囲温度に応じて最適なリ
フレッシュ周期でリフレッシュを行うことができ、無駄
なリフレッシュ動作が無くなる。
Ｄ−ＲＡＭの付近に設置した温度センサーと、温度セン
サーの出力より現状のＤ−ＲＡＭの周囲温度を判断しそ
の温度に最適なリフレッシュ周期を求めリフレッシュ要
求信号を発生するリフレッシュ要求信号生成回路を持つ
ので、使用するＤ−ＲＡＭの周囲温度に応じて最適なリ
フレッシュ周期でリフレッシュを行うことができ、無駄
なリフレッシュ動作が無くなる。
【００１８】これにより、Ｄ−ＲＡＭがリフレッシュを
しているためにプロセッサからの書き込みや読み出しの
要求が待たされることが非常に少なくなり、記憶装置の
性能が向上し、システム全体の性能が向上するという効
果とリフレッシュによる消費電力が低減できるという効
果がある。
しているためにプロセッサからの書き込みや読み出しの
要求が待たされることが非常に少なくなり、記憶装置の
性能が向上し、システム全体の性能が向上するという効
果とリフレッシュによる消費電力が低減できるという効
果がある。
【図１】本発明の一実施例のブロック図である。
【図２】従来例のフロック図である。
１ 制御回路 ２ リフレッシュ要求信号生成回路 ３ Ｄ−ＲＡＭメモリ・モジュール ４ 温度センサー １０ 要求信号線 １１，１３ 信号線 １２ 制御線 ２１ 制御回路 ２２ リフレッシュ・タイマー ２３ Ｄ−ＲＡＭメモリ・モジュール
Claims (1)
- 【請求項１】 Ｄ−ＲＡＭ記憶素子に近接して設置した
温度センサーと、 前記温度センサーの出力より現状のＤ−ＲＡＭの周囲温
度を判断してその温度に最適なリフレッシュ周期を求
め、リフレッシュ要求信号を発生するリフレッシュ要求
信号生成回路と、 前記リフレッシュ要求信号生成回路からのリフレッシュ
要求信号とプロセッサからの書き込み，読み出し要求に
よりＤ−ＲＡＭに対するリフレッシュ動作や書き込み，
読み出し動作を制御する制御回路とを有することを特徴
とするＤ−ＲＡＭのリフレッシュ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3275959A JPH05120870A (ja) | 1991-10-24 | 1991-10-24 | Ｄ−ｒａｍのリフレツシユ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3275959A JPH05120870A (ja) | 1991-10-24 | 1991-10-24 | Ｄ−ｒａｍのリフレツシユ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05120870A true JPH05120870A (ja) | 1993-05-18 |
Family
ID=17562811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3275959A Pending JPH05120870A (ja) | 1991-10-24 | 1991-10-24 | Ｄ−ｒａｍのリフレツシユ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05120870A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002298576A (ja) * | 2001-03-29 | 2002-10-11 | Fujitsu Ltd | 半導体記憶装置 |
| KR20030035835A (ko) * | 2001-10-29 | 2003-05-09 | 미쓰비시덴키 가부시키가이샤 | 반도체 기억 장치 |
| US6934210B2 (en) | 2001-08-30 | 2005-08-23 | Renesas Technology Corporation | Semiconductor memory circuit |
| JP2008048384A (ja) * | 2006-06-21 | 2008-02-28 | Intel Corp | トグル制御を有するサーマルセンサ |
-
1991
- 1991-10-24 JP JP3275959A patent/JPH05120870A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002298576A (ja) * | 2001-03-29 | 2002-10-11 | Fujitsu Ltd | 半導体記憶装置 |
| US6934210B2 (en) | 2001-08-30 | 2005-08-23 | Renesas Technology Corporation | Semiconductor memory circuit |
| US7088636B2 (en) | 2001-08-30 | 2006-08-08 | Renesas Technology Corporation | Semiconductor memory circuit |
| US7292496B2 (en) | 2001-08-30 | 2007-11-06 | Renesas Technology Corporation | Semiconductor memory circuit |
| US7821862B2 (en) | 2001-08-30 | 2010-10-26 | Renesas Electronics Corporation | Semiconductor memory circuit |
| US7995417B2 (en) | 2001-08-30 | 2011-08-09 | Renesas Electronics Corporation | Semiconductor memory circuit |
| US8223577B2 (en) | 2001-08-30 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor memory circuit |
| KR20030035835A (ko) * | 2001-10-29 | 2003-05-09 | 미쓰비시덴키 가부시키가이샤 | 반도체 기억 장치 |
| JP2008048384A (ja) * | 2006-06-21 | 2008-02-28 | Intel Corp | トグル制御を有するサーマルセンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4460242B2 (ja) | リフレッシュフラグを発生させる半導体メモリ装置及び半導体メモリシステム | |
| JP2008522345A (ja) | 温度に基づくｄｒａｍリフレッシュ | |
| US7099735B2 (en) | Method and apparatus to control the temperature of a memory device | |
| JP4310544B2 (ja) | 低電力・高ライトレイテンシモードおよび高電力・低ライトレイテンシモードならびに／あるいは独立して選択可能なライトレイテンシを備える記憶装置および方法 | |
| US4313180A (en) | Refresh system for a dynamic memory | |
| JPH10232818A5 (ja) | ||
| US6968436B2 (en) | Memory controller that controls supply timing of read data | |
| JPH05120870A (ja) | Ｄ−ｒａｍのリフレツシユ方式 | |
| JP4700223B2 (ja) | Ｄｒａｍ装置およびｄｒａｍ装置のリフレッシュ方法 | |
| JP2003030985A (ja) | 半導体記憶装置の電源制御回路 | |
| JP2005158224A (ja) | オートリフレッシュ動作時に安定した高電圧を提供する半導体メモリ素子及びその方法 | |
| EP0592688B1 (en) | Microprocessor system having dynamic RAM | |
| JPH07176185A (ja) | リフレッシュ制御装置 | |
| JP2004038705A (ja) | メモリ制御装置およびメモリアクセス方法 | |
| JP2001093278A (ja) | 半導体記憶装置 | |
| JP3066864B2 (ja) | ダイナミック・ランダム・アクセス・メモリ装置 | |
| JP3190121B2 (ja) | 制御装置 | |
| JPH0528760A (ja) | 半導体メモリ | |
| JP2002207541A (ja) | マイクロコンピュータ及びデータ処理装置 | |
| JPH09281940A (ja) | 省電力表示装置およびこれを用いたパーソナルコンピュ ータ | |
| JPH07141861A (ja) | ダイナミックメモリ | |
| JPH08273354A (ja) | Ｄｒａｍセルフリフレッシュ制御回路 | |
| JPH05174575A (ja) | メモリリフレッシュ方法 | |
| JPH08161887A (ja) | メモリリフレッシュ制御方法及び制御装置 | |
| JPH09237195A (ja) | 記憶装置のデータ読出装置、及び記憶装置のデータ読出方法 |